JPH07283724A - 位相同期ループ - Google Patents
位相同期ループInfo
- Publication number
- JPH07283724A JPH07283724A JP6066892A JP6689294A JPH07283724A JP H07283724 A JPH07283724 A JP H07283724A JP 6066892 A JP6066892 A JP 6066892A JP 6689294 A JP6689294 A JP 6689294A JP H07283724 A JPH07283724 A JP H07283724A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- locked loop
- frequency
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】位相ロック時の低雑音化と、周波数切換え時の
高速化を両立させるループフィルタを持つ位相同期ルー
プを提供すること。 【構成】Ｒ１，Ｃ１，Ｒ２からなる第１のフィルタと、
Ｒ３，Ｃ２からなる第２のフィルタとの間にＴｒ１，Ｔ
ｒ２による無バイアスの相補型エミッタホロワ回路を挿
入する。
高速化を両立させるループフィルタを持つ位相同期ルー
プを提供すること。 【構成】Ｒ１，Ｃ１，Ｒ２からなる第１のフィルタと、
Ｒ３，Ｃ２からなる第２のフィルタとの間にＴｒ１，Ｔ
ｒ２による無バイアスの相補型エミッタホロワ回路を挿
入する。
Description
【０００１】
【産業上の利用分野】本発明は、位相同期ループを利用
した周波数シンセサイザで、とりわけ周波数切替え時の
高速応答性と、信号純度が要求される移動無線機の局部
発振回路等に利用出来るものに関する。
した周波数シンセサイザで、とりわけ周波数切替え時の
高速応答性と、信号純度が要求される移動無線機の局部
発振回路等に利用出来るものに関する。
【０００２】
【従来の技術】図２において、一般的な位相同期ループ
を周波数シンセサイザに適用した場合の接続図を示し、
主にループフィルタ６の役割について説明する。基準発
振器３の出力は、その分周比が通常固定の第１分周器４
を経て、位相比較器１へ入力される。電圧制御発振器２
の出力は、端子Ｔ２からの分周信号によって分周比が設
定可能な第２分周器５を経て位相比較器１に入力され
る。ここで基本的には乗算器である位相比較器には各種
の回路形式があるが、近年多用されるディジタル型位相
比較器では、パルス信号を出力し、そのパルス幅は位相
比較器１に入力される位相差に応じて変化する。ループ
フィルタ６は、位相比較器の出力を平滑して直流電圧と
し、電圧制御発振器２の周波数を制御するのであるか
ら、基本的に低域通過フィルタであり、具体的には１次
のラグフィルタ、ラグリードフィルタ、アクティブフィ
ルタ、または、それらを組合せた２次フィルタなどが実
用されている。
を周波数シンセサイザに適用した場合の接続図を示し、
主にループフィルタ６の役割について説明する。基準発
振器３の出力は、その分周比が通常固定の第１分周器４
を経て、位相比較器１へ入力される。電圧制御発振器２
の出力は、端子Ｔ２からの分周信号によって分周比が設
定可能な第２分周器５を経て位相比較器１に入力され
る。ここで基本的には乗算器である位相比較器には各種
の回路形式があるが、近年多用されるディジタル型位相
比較器では、パルス信号を出力し、そのパルス幅は位相
比較器１に入力される位相差に応じて変化する。ループ
フィルタ６は、位相比較器の出力を平滑して直流電圧と
し、電圧制御発振器２の周波数を制御するのであるか
ら、基本的に低域通過フィルタであり、具体的には１次
のラグフィルタ、ラグリードフィルタ、アクティブフィ
ルタ、または、それらを組合せた２次フィルタなどが実
用されている。
【０００３】(引用文献 「わかるＰＬＬの応用テクニ
ック」 日本放送出版協会 )
ック」 日本放送出版協会 )
【０００４】
【発明が解決しようとする課題】低域通過フィルタは、
入力の変化に対して出力には必ず遅延を伴う。また一般
に、遮断周波数を低くしてフィルタ効果を強化すれば遅
延は大きくなり、逆に応答を早めるためには、遮断周波
数を高くしてフィルタ効果を軽減しなければならない。
このことは、この低域通過フィルタをループフィルタと
する位相同期ループを用いた周波数シンセサイザにおい
ては、例えば分周比が変化して位相比較器の出力が変っ
ても、電圧制御発振器の周波数が切替わり安定するまで
には一定時間を要し、また応答を高速にするためにフィ
ルタ効果を軽減すれば、直流制御電圧に重畳する雑音成
分あるいはパルス信号の高周波成分が増加し発振器の出
力信号純度が低下するという二律背反する問題を含んで
いた。
入力の変化に対して出力には必ず遅延を伴う。また一般
に、遮断周波数を低くしてフィルタ効果を強化すれば遅
延は大きくなり、逆に応答を早めるためには、遮断周波
数を高くしてフィルタ効果を軽減しなければならない。
このことは、この低域通過フィルタをループフィルタと
する位相同期ループを用いた周波数シンセサイザにおい
ては、例えば分周比が変化して位相比較器の出力が変っ
ても、電圧制御発振器の周波数が切替わり安定するまで
には一定時間を要し、また応答を高速にするためにフィ
ルタ効果を軽減すれば、直流制御電圧に重畳する雑音成
分あるいはパルス信号の高周波成分が増加し発振器の出
力信号純度が低下するという二律背反する問題を含んで
いた。
【０００５】図５は、従来技術に係るループフィルタの
一実施例を示すものであるが、抵抗Ｒ１、コンデンサＣ
１からなる第１低域通過フィルタと、抵抗Ｒ２、Ｒ３、
コンデンサＣ２、Ｃ３からなる第２低域通過フィルタは
直接接続されており、全ての素子が線形かつ一定である
ので、前記の目的に充分に対応することには限界があっ
た。
一実施例を示すものであるが、抵抗Ｒ１、コンデンサＣ
１からなる第１低域通過フィルタと、抵抗Ｒ２、Ｒ３、
コンデンサＣ２、Ｃ３からなる第２低域通過フィルタは
直接接続されており、全ての素子が線形かつ一定である
ので、前記の目的に充分に対応することには限界があっ
た。
【０００６】また、これを解決する一方法として、例え
ば、図５の抵抗Ｒ２に並列に電子スイッチを接続し、こ
れをオン、オフすることにより遮断周波数を切替えるこ
とも試みられたが、電子スイッチの寄生容量等のために
ショックノイズを発生し、発振周波数が揺らぐという問
題があった。
ば、図５の抵抗Ｒ２に並列に電子スイッチを接続し、こ
れをオン、オフすることにより遮断周波数を切替えるこ
とも試みられたが、電子スイッチの寄生容量等のために
ショックノイズを発生し、発振周波数が揺らぐという問
題があった。
【０００７】
【課題を解決するための手段】第１及び第２の低域通過
フィルタの段間に、非線形回路としてＮＰＮトランジス
タとＰＮＰトランジスタからなり、互いのベースおよび
エミッタ同志が接続された相補型エミッタホロワバッフ
ァ回路を挿入することである。
フィルタの段間に、非線形回路としてＮＰＮトランジス
タとＰＮＰトランジスタからなり、互いのベースおよび
エミッタ同志が接続された相補型エミッタホロワバッフ
ァ回路を挿入することである。
【０００８】
【作用】本発明はトランジスタのエミッタホロワ回路
が、ベース、エミッタ間の直流電圧及び電流の状態によ
って、入出力のインピーダンスが大きく変化することを
応用し、動的状態すなわち周波数切替え時と位相同期ル
ープの静的状態すなわち位相ロック時とでループフィル
タ定数を大きく、かつ円滑に変化させることにより前記
の問題に対応しようとするものである。すなわち位相ロ
ック時には位相比較器の平均出力電圧と電圧制御発振器
入力電圧はほぼ等しく電流はほとんど流れないのでＮＰ
Ｎ及びＰＮＰトランジスタはいずれもオフ状態に近く入
出力インピーダンスは共に非常に高い。このことは特に
後置される第２のフィルタの時定数を大きくし、位相比
較器から出力されるパルス成分と雑音成分の平滑に大き
く寄与することになる。次に周波数切替え時には、位相
比較器は電圧制御発振器の周波数を変化させるべく動作
するから、ループフィルタの前後に直流電位差が発生す
る。これによってベース、エミッタ間に電位差を生じ、
いずれかのトランジスタが順バイアス状態になると、エ
ミッタ側は低インピーダンスとなり、後置第２フィルタ
のコンデンサを急速に充放電する事が出来る。しかも入
力インピーダンスは依然高いので、前段第１フィルタは
高インピーダンス設計とすることが出来、位相比較器の
駆動能力に負担をかけない。これらの効果が相まって高
速応答性を実現する事が出来る。
が、ベース、エミッタ間の直流電圧及び電流の状態によ
って、入出力のインピーダンスが大きく変化することを
応用し、動的状態すなわち周波数切替え時と位相同期ル
ープの静的状態すなわち位相ロック時とでループフィル
タ定数を大きく、かつ円滑に変化させることにより前記
の問題に対応しようとするものである。すなわち位相ロ
ック時には位相比較器の平均出力電圧と電圧制御発振器
入力電圧はほぼ等しく電流はほとんど流れないのでＮＰ
Ｎ及びＰＮＰトランジスタはいずれもオフ状態に近く入
出力インピーダンスは共に非常に高い。このことは特に
後置される第２のフィルタの時定数を大きくし、位相比
較器から出力されるパルス成分と雑音成分の平滑に大き
く寄与することになる。次に周波数切替え時には、位相
比較器は電圧制御発振器の周波数を変化させるべく動作
するから、ループフィルタの前後に直流電位差が発生す
る。これによってベース、エミッタ間に電位差を生じ、
いずれかのトランジスタが順バイアス状態になると、エ
ミッタ側は低インピーダンスとなり、後置第２フィルタ
のコンデンサを急速に充放電する事が出来る。しかも入
力インピーダンスは依然高いので、前段第１フィルタは
高インピーダンス設計とすることが出来、位相比較器の
駆動能力に負担をかけない。これらの効果が相まって高
速応答性を実現する事が出来る。
【０００９】
【実施例】図１に本発明の一実施例を示す。位相比較器
１の出力電圧は、抵抗Ｒ１、Ｒ２、コンデンサＣ１から
なる第１低域通過フィルタ２０で１次の平滑を受ける。
次いで信号はトランジスタＴｒ１、Ｔｒ２からなるバッ
ファアンプに入るが、２つのトランジスタのベースとエ
ミッタは各々直結されて電位差が無ければコレクタ電流
はゼロの状態になっている。また、トランジスタＴｒ１
のコレクタは電源端子Ｔ１に接続され、トランジスタＴ
ｒ２のコレクタは接地されている。また、抵抗Ｒ３、コ
ンデンサＣ３は後置される第２低域通過フィルタ２１で
ある。尚、図３は図１のエミッタフォロワ回路の入出力
インピーダンスをＺin、Ｚoutとした時の近似的等価回
路を示している。ここで、直流電圧源８は位相比較器１
の平均直流電位、交流電圧源７はそれに重畳されるパル
ス成分と雑音成分に相当している。
１の出力電圧は、抵抗Ｒ１、Ｒ２、コンデンサＣ１から
なる第１低域通過フィルタ２０で１次の平滑を受ける。
次いで信号はトランジスタＴｒ１、Ｔｒ２からなるバッ
ファアンプに入るが、２つのトランジスタのベースとエ
ミッタは各々直結されて電位差が無ければコレクタ電流
はゼロの状態になっている。また、トランジスタＴｒ１
のコレクタは電源端子Ｔ１に接続され、トランジスタＴ
ｒ２のコレクタは接地されている。また、抵抗Ｒ３、コ
ンデンサＣ３は後置される第２低域通過フィルタ２１で
ある。尚、図３は図１のエミッタフォロワ回路の入出力
インピーダンスをＺin、Ｚoutとした時の近似的等価回
路を示している。ここで、直流電圧源８は位相比較器１
の平均直流電位、交流電圧源７はそれに重畳されるパル
ス成分と雑音成分に相当している。
【００１０】さて駆動される電圧制御発振器２の入力回
路は一般に可変容量ダイオード等から構成されており、
直流抵抗は非常に高くなっている。従って位相ロック時
にはバッファアンプはわずかなリーク電流等による電圧
変動分を補うだけの電流を供給すれば良いことになる。
すなわち２つのトランジスタは遮断に近い状態になって
おり、エミッタホロワであってもその出力インピーダン
スＺoutは非常に高い。このことは図３に示される様に
後置される第２低域通過フィルタの時定数が実際は、抵
抗Ｒ３と出力インピーダンスＺoutの和とコンデンサＣ
２との積、(Ｒ３＋Ｚout）Ｃ２になり、遮断周波数が低
くなって、そのフィルタ効果が強化されていることを意
味する。次いで周波数切替え時には、位相比較器１の平
均出力電圧が変化しベース、エミッタ間に電位差が生じ
てトランジスタＴｒ１、Ｔｒ２いずれかが能動状態にな
る。この時、直流電流増幅率ｈFE≫１とすれば、出力イ
ンピーダンスＺout≒０となり、第２低域通過フィルタ
の時定数は抵抗Ｒ３とコンデンサＣ２の積、Ｒ３・Ｃ２
に短縮され、コンデンサの急速な充放電が可能となり高
速応答が達成される。また、周波数切替え時からロック
状態に移行するまでのトランジスタの変化に着目する
と、ベース、エミッタ間電圧とエミッタ電流は、初期の
大きな値から序々に減少しながら略ゼロとなるので、ル
ープにショックノイズを与えることは無く、発振周波数
は揺らがない。
路は一般に可変容量ダイオード等から構成されており、
直流抵抗は非常に高くなっている。従って位相ロック時
にはバッファアンプはわずかなリーク電流等による電圧
変動分を補うだけの電流を供給すれば良いことになる。
すなわち２つのトランジスタは遮断に近い状態になって
おり、エミッタホロワであってもその出力インピーダン
スＺoutは非常に高い。このことは図３に示される様に
後置される第２低域通過フィルタの時定数が実際は、抵
抗Ｒ３と出力インピーダンスＺoutの和とコンデンサＣ
２との積、(Ｒ３＋Ｚout）Ｃ２になり、遮断周波数が低
くなって、そのフィルタ効果が強化されていることを意
味する。次いで周波数切替え時には、位相比較器１の平
均出力電圧が変化しベース、エミッタ間に電位差が生じ
てトランジスタＴｒ１、Ｔｒ２いずれかが能動状態にな
る。この時、直流電流増幅率ｈFE≫１とすれば、出力イ
ンピーダンスＺout≒０となり、第２低域通過フィルタ
の時定数は抵抗Ｒ３とコンデンサＣ２の積、Ｒ３・Ｃ２
に短縮され、コンデンサの急速な充放電が可能となり高
速応答が達成される。また、周波数切替え時からロック
状態に移行するまでのトランジスタの変化に着目する
と、ベース、エミッタ間電圧とエミッタ電流は、初期の
大きな値から序々に減少しながら略ゼロとなるので、ル
ープにショックノイズを与えることは無く、発振周波数
は揺らがない。
【００１１】図４は、本発明による他の実施例を示した
もので、段間の相補型エミッタフォロワ回路は図１と同
一であるが、前置される第１低域通過フィルタは、抵抗
Ｒ１、コンデンサＣ１からなるラグフィルタであり、後
置される第２低域通過フィルタは、信号路とグランド間
に抵抗Ｒ２とコンデンサＣ２との並列回路とそれに直列
のコンデンサＣ３を接続し、周波数切替え時の第２低域
通過フィルタのコンデンサの充放電の一層の高速化を計
ったものであるが、基本的動作は図１の実施例と同等で
あり、発明の目的を達することが出来る。
もので、段間の相補型エミッタフォロワ回路は図１と同
一であるが、前置される第１低域通過フィルタは、抵抗
Ｒ１、コンデンサＣ１からなるラグフィルタであり、後
置される第２低域通過フィルタは、信号路とグランド間
に抵抗Ｒ２とコンデンサＣ２との並列回路とそれに直列
のコンデンサＣ３を接続し、周波数切替え時の第２低域
通過フィルタのコンデンサの充放電の一層の高速化を計
ったものであるが、基本的動作は図１の実施例と同等で
あり、発明の目的を達することが出来る。
【００１２】以上の様に、第１低域通過フィルタと第２
低域通過フィルタの形式は、ループが安定である限り、
任意の形式を適用出来ることは明らかである。
低域通過フィルタの形式は、ループが安定である限り、
任意の形式を適用出来ることは明らかである。
【００１３】図６は、本発明による周波数シンセサイザ
の出力を局発信号とする時分割複信方式ディジタル送受
信機の構成を示すもので、受信信号はアンテナ９、スイ
ッチＳＷ１、低雑音増幅器１０、受信ミキサ１２、受信
ＩＦ増幅器１４、信号処理部１７を経てスピーカ １８
より音声に変換される。また、マイク１９からの音声信
号は、信号処理部 １７、送信ＩＦ増幅器１５、送信ミ
キサ１３、送信電力増幅器１１、スイッチＳＷ１を経て
アンテナ９より送信される。ここで、スイッチＳＷ１は
受信信号と送信信号を高速で切替える動作をするが、受
信ＩＦと送信ＩＦが異なる場合、周波数シンセサイザ１
６は、スイッチＳＷ１に同期して局発周波数を切替える
必要がある。本発明はこの様な目的に供することが出来
る。
の出力を局発信号とする時分割複信方式ディジタル送受
信機の構成を示すもので、受信信号はアンテナ９、スイ
ッチＳＷ１、低雑音増幅器１０、受信ミキサ１２、受信
ＩＦ増幅器１４、信号処理部１７を経てスピーカ １８
より音声に変換される。また、マイク１９からの音声信
号は、信号処理部 １７、送信ＩＦ増幅器１５、送信ミ
キサ１３、送信電力増幅器１１、スイッチＳＷ１を経て
アンテナ９より送信される。ここで、スイッチＳＷ１は
受信信号と送信信号を高速で切替える動作をするが、受
信ＩＦと送信ＩＦが異なる場合、周波数シンセサイザ１
６は、スイッチＳＷ１に同期して局発周波数を切替える
必要がある。本発明はこの様な目的に供することが出来
る。
【００１４】
【発明の効果】以上、説明した様に、位相ロック時と切
替え時に応じて、トランジスタの遮断に近い状態と能動
状態とを円滑に移行させることによって、位相同期ルー
プの高速応答性と信号純度とを両立させることが可能と
なる。
替え時に応じて、トランジスタの遮断に近い状態と能動
状態とを円滑に移行させることによって、位相同期ルー
プの高速応答性と信号純度とを両立させることが可能と
なる。
【図１】本発明によるループフィルタの一実施例を示す
図である。
図である。
【図２】一般的な周波数シンセサイザの接続を示す図で
ある。
ある。
【図３】本発明によるループフィルタの等価回路を示す
図である。
図である。
【図４】本発明によるループフィルタの他の実施例を示
す図である。
す図である。
【図５】従来技術に係るループフィルタの一実施例を示
す図である。
す図である。
【図６】本発明によるＰＬＬシンセサイザを用いた時分
割複信方式のディジタル無線送受信機を示す系統図であ
る。
割複信方式のディジタル無線送受信機を示す系統図であ
る。
Ｔｒ１…ＮＰＮトランジスタ、 Ｔｒ２…ＰＮＰトランジスタ、 Ｒ１、Ｒ２、Ｒ３…抵抗、 Ｃ１、Ｃ２…コンデンサ、 Ｔ１…電源端子、 Ｔ２…分周信号入力端子、 Ｔ３…出力端子、 Ｚin…入力インピーダンス、 Ｚout…出力インピーダンス、 ＳＷ１…アンテナスイッチ、 １…位相比較器、 ２…電圧制御発振器、 ３…基準発振器、 ４…第１分周器、 ５…第２分周器、 ６…ループフィルタ、 ７…交流電圧源、 ８…直流電圧源、 ９…アンテナ、 １０…低雑音増幅器、 １１…送信電力増幅器、 １２…受信ミキサ、 １３…送信ミキサ、 １４…受信ＩＦ増幅器、 １５…送信ＩＦ増幅器、 １６…周波数シンセサイザ、 １７…信号処理部、 １８…スピーカ、 １９…マイク、 ２０…第１低域通過フィルタ、 ２１…第２低域通過フィルタ、
Claims (3)
- 【請求項１】基準信号と電圧制御発振器の出力信号、あ
るいはそれを分周した分周器の出力信号との位相を比較
する位相比較器と、その出力を平滑し電圧制御発振器の
制御信号とするループフィルタと、その制御信号により
周波数が変化する電圧制御発振器とから成る位相同期ル
ープにおいて、該ループフィルタは第１、第２の低域通
過フィルタと第１、第２フィルタの段間に設けたＮＰＮ
トランジスタとＰＮＰトランジスタからなる相補型エミ
ッタフォロワ回路からなり、ＮＰＮトランジスタのコレ
クタは第１の電源に接続し、ＰＮＰトランジスタのコレ
クタは第２の電源に接続もしくは接地し、それぞれのト
ランジスタのベースは直結して第１の低域通過フィルタ
の出力に接続し、それぞれのエミッタは直結して第２の
低域通過フィルタの入力に接続することを特徴とする位
相同期ループ。 - 【請求項２】請求項１において、位相比較器から出力さ
れる位相誤差情報が、パルス性であることを特徴とする
位相同期ループ。 - 【請求項３】請求項１又は２の位相同期ループを用いた
周波数シンセサイザの出力を周波数変換のための局部発
振信号とすることを特徴とする無線送受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6066892A JPH07283724A (ja) | 1994-04-05 | 1994-04-05 | 位相同期ループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6066892A JPH07283724A (ja) | 1994-04-05 | 1994-04-05 | 位相同期ループ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283724A true JPH07283724A (ja) | 1995-10-27 |
Family
ID=13329028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6066892A Pending JPH07283724A (ja) | 1994-04-05 | 1994-04-05 | 位相同期ループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19611219A1 (de) * | 1996-03-21 | 1997-09-25 | Fraunhofer Ges Forschung | Phasenregelschleife mit umschaltbarer Schleifenbandbreite |
-
1994
- 1994-04-05 JP JP6066892A patent/JPH07283724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19611219A1 (de) * | 1996-03-21 | 1997-09-25 | Fraunhofer Ges Forschung | Phasenregelschleife mit umschaltbarer Schleifenbandbreite |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2177536A1 (en) | Frequency modulation radio transmission device | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| CN100407579C (zh) | 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器 | |
| US6766154B2 (en) | Fast settling fine stepping phase locked loops | |
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| JP4015793B2 (ja) | 位相比較回路およびｐｌｌ回路 | |
| US6724273B1 (en) | Filter circuitry for voltage controlled oscillator | |
| JP3563678B2 (ja) | 高周波受信装置 | |
| JPH07283724A (ja) | 位相同期ループ | |
| US4881042A (en) | Automatically tunable phase locked loop FM detection system | |
| KR100467002B1 (ko) | 액티브필터회로 | |
| US20060091954A1 (en) | Method and system for common mode feedback circuitry for RF buffers | |
| JP2000332602A (ja) | Ｐｌｌ回路 | |
| JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
| JP2923198B2 (ja) | 位相同期ループ | |
| US5859573A (en) | Circuit for separating the output of an oscillator from the other parts of a mobile communication system | |
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| JP3461905B2 (ja) | デジタル伝送信号受信回路 | |
| JP3492964B2 (ja) | 移相器及びそれを用いた復調器 | |
| US7414675B2 (en) | Television tuner being capable of receiving FM broadcast signal | |
| JP2689653B2 (ja) | 出力インピーダンス切換回路およびそれを用いた電気回路装置 | |
| JP2529542B2 (ja) | 分周回路 | |
| JP2529541B2 (ja) | 分周回路 | |
| JPH061872B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20071121 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20071121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20101121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |