JPH0728429A - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JPH0728429A JPH0728429A JP5168120A JP16812093A JPH0728429A JP H0728429 A JPH0728429 A JP H0728429A JP 5168120 A JP5168120 A JP 5168120A JP 16812093 A JP16812093 A JP 16812093A JP H0728429 A JPH0728429 A JP H0728429A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- gradation
- signal
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 階調用電源の数を減少でき、コストを低廉化
できるようにする。 【構成】 複数の階調電圧の一部を階調用電源Ｖ1〜Ｖ7
によりを作製し、残りの階調電圧を駆動用電源である高
圧側駆動用電源ＶDDおよび低圧側駆動用電源ＶGNDによ
り作製するので、階調用電源の数を少なくすることが可
能となる。
できるようにする。 【構成】 複数の階調電圧の一部を階調用電源Ｖ1〜Ｖ7
によりを作製し、残りの階調電圧を駆動用電源である高
圧側駆動用電源ＶDDおよび低圧側駆動用電源ＶGNDによ
り作製するので、階調用電源の数を少なくすることが可
能となる。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号がディジタル
で与えられる表示装置の駆動回路に関し、特に交流駆動
を必要とする表示装置、例えば直流電圧を印加すると表
示画面を構成する絵素が劣化若しくは破壊される虞れの
ある液晶表示装置等に利用される表示装置の駆動回路に
関する。
で与えられる表示装置の駆動回路に関し、特に交流駆動
を必要とする表示装置、例えば直流電圧を印加すると表
示画面を構成する絵素が劣化若しくは破壊される虞れの
ある液晶表示装置等に利用される表示装置の駆動回路に
関する。
【０００２】
【従来の技術】上述した映像信号がディジタルで与えら
れ交流駆動される表示装置としては、スイッチング素子
に薄膜トランジスタ（ＴＦＴ）を使用したＴＦＴ液晶表
示装置が知られている。かかるＴＦＴ液晶表示装置に、
映像信号をディジタルで与える駆動回路であるソースド
ライバとしては、図８に示すような駆動回路が用いられ
ている。尚、ここでは簡単の為、映像信号データは、２
ビットで構成されているものとする。即ち、映像信号デ
ータは、０〜３の４つの値を持ち、それぞれの値に対応
して、電圧供給部１から供給される階調用電圧Ｖ0〜Ｖ3
が選択されて出力となる。図９は、そのうち第ｎ番目の
出力に対応した部分を示すものであり、この回路は、映
像信号データの各ビット（Ｄ0、Ｄ1）毎に設けられた第
１段目のＤフリップフロップ（サンプリングフリップフ
ロップ）ＭSMP及び第２段目のフリップフロップ（ホー
ルドフリップフロップ）ＭH、１個のデコーダＤＥＣ、
それに４種の階調電圧Ｖ0〜Ｖ3とソースラインＯnとの
間に各々設けられたアナログスイッチＡＳＷ0〜ＡＳＷ3
により構成される。なお、ディジタル映像信号データの
サンプリングは、Ｄフリップフロップ以外にも種々のも
のを用いることができる。 このディジタルソースドラ
イバは次のように動作する。映像信号データＤ0、Ｄ1は
第ｎ番目の絵素に対応するサンプリングパルスＴSMPnの
立ち上がり時点でサンプリングフリップフロップＭSMP
に取り込まれて、そこで保持される。１水平期間のサン
プリングが終了した時点で出力パルスＯＥがホールドフ
リップフロップＭHに与えられ、サンプリングフリップ
フロップＭSMPに保持されていた映像信号データＤ0、Ｄ
1はホールドフリップフロップＭHに取り込まれると共に
デコーダＤＥＣに出力される。デコーダＤＥＣはこの２
ビットの映像信号データ（Ｄ0、Ｄ1）をデコードし、そ
の値（０〜３）に応じてアナログスイッチＡＳＷ0〜Ａ
ＳＷ3のいずれか１個を導通として、４種の階調電圧Ｖ0
〜Ｖ3のいずれかをソースラインＯnに出力する。
れ交流駆動される表示装置としては、スイッチング素子
に薄膜トランジスタ（ＴＦＴ）を使用したＴＦＴ液晶表
示装置が知られている。かかるＴＦＴ液晶表示装置に、
映像信号をディジタルで与える駆動回路であるソースド
ライバとしては、図８に示すような駆動回路が用いられ
ている。尚、ここでは簡単の為、映像信号データは、２
ビットで構成されているものとする。即ち、映像信号デ
ータは、０〜３の４つの値を持ち、それぞれの値に対応
して、電圧供給部１から供給される階調用電圧Ｖ0〜Ｖ3
が選択されて出力となる。図９は、そのうち第ｎ番目の
出力に対応した部分を示すものであり、この回路は、映
像信号データの各ビット（Ｄ0、Ｄ1）毎に設けられた第
１段目のＤフリップフロップ（サンプリングフリップフ
ロップ）ＭSMP及び第２段目のフリップフロップ（ホー
ルドフリップフロップ）ＭH、１個のデコーダＤＥＣ、
それに４種の階調電圧Ｖ0〜Ｖ3とソースラインＯnとの
間に各々設けられたアナログスイッチＡＳＷ0〜ＡＳＷ3
により構成される。なお、ディジタル映像信号データの
サンプリングは、Ｄフリップフロップ以外にも種々のも
のを用いることができる。 このディジタルソースドラ
イバは次のように動作する。映像信号データＤ0、Ｄ1は
第ｎ番目の絵素に対応するサンプリングパルスＴSMPnの
立ち上がり時点でサンプリングフリップフロップＭSMP
に取り込まれて、そこで保持される。１水平期間のサン
プリングが終了した時点で出力パルスＯＥがホールドフ
リップフロップＭHに与えられ、サンプリングフリップ
フロップＭSMPに保持されていた映像信号データＤ0、Ｄ
1はホールドフリップフロップＭHに取り込まれると共に
デコーダＤＥＣに出力される。デコーダＤＥＣはこの２
ビットの映像信号データ（Ｄ0、Ｄ1）をデコードし、そ
の値（０〜３）に応じてアナログスイッチＡＳＷ0〜Ａ
ＳＷ3のいずれか１個を導通として、４種の階調電圧Ｖ0
〜Ｖ3のいずれかをソースラインＯnに出力する。
【０００３】図１０に、階調電圧Ｖ0〜Ｖ3及び、液晶パ
ネルの共通電極に加えられる共通電極電圧Ｖcomの電圧
波形を示す。なお、階調電圧はＶ0〜Ｖ3の順で絵素に印
加される電圧が高くなるものとする。即ち、｜Ｖ0−Ｖc
om｜＜｜Ｖ1−Ｖcom｜＜｜Ｖ2−Ｖcom｜＜｜Ｖ3−Ｖcom
｜の関係を有する。この関係は逆であっても良い。
ネルの共通電極に加えられる共通電極電圧Ｖcomの電圧
波形を示す。なお、階調電圧はＶ0〜Ｖ3の順で絵素に印
加される電圧が高くなるものとする。即ち、｜Ｖ0−Ｖc
om｜＜｜Ｖ1−Ｖcom｜＜｜Ｖ2−Ｖcom｜＜｜Ｖ3−Ｖcom
｜の関係を有する。この関係は逆であっても良い。
【０００４】図示のように、各電圧Ｖ0〜Ｖ3及びＶcom
は、１出力期間ごとに反転する信号ＰＯＬと同期して２
つの電圧レベルの間を交互に変化している。また、各電
圧レベルは、ある適当な電圧である中心電圧ＶMに対し
て対称となるように定められている。
は、１出力期間ごとに反転する信号ＰＯＬと同期して２
つの電圧レベルの間を交互に変化している。また、各電
圧レベルは、ある適当な電圧である中心電圧ＶMに対し
て対称となるように定められている。
【０００５】図１１に電圧Ｖcomが印加される共通電極
から見た階調電圧Ｖ0〜Ｖ3を示す。ある絵素を考える
と、その絵素がゲートドライバ（走査用ドライバ）によ
って選択されている間の図１１の電圧でその絵素が充電
されることになる。今、仮に、その時が図示の正（共通
電極電圧Ｖcomよりも高い）のタイミングであるとする
と、次にその絵素が選択されるタイミングでは、図示の
負（共通電極電圧Ｖcomよりも低い）のタイミングであ
るように制御を行えばよい。このように制御することに
よって、絵素には、１表示期間毎に正負の間を変化する
電圧、即ち交流電圧を与えることができ、絵素に平均値
としての直流電圧をかかるのを防止できる。
から見た階調電圧Ｖ0〜Ｖ3を示す。ある絵素を考える
と、その絵素がゲートドライバ（走査用ドライバ）によ
って選択されている間の図１１の電圧でその絵素が充電
されることになる。今、仮に、その時が図示の正（共通
電極電圧Ｖcomよりも高い）のタイミングであるとする
と、次にその絵素が選択されるタイミングでは、図示の
負（共通電極電圧Ｖcomよりも低い）のタイミングであ
るように制御を行えばよい。このように制御することに
よって、絵素には、１表示期間毎に正負の間を変化する
電圧、即ち交流電圧を与えることができ、絵素に平均値
としての直流電圧をかかるのを防止できる。
【０００６】
【発明が解決しようとする課題】ところで、上述のデー
タドライバによれば、ディジタル映像データのビット数
の増加に応じて必要とされる電圧源の数は２の累乗で増
加する。例えば、ディジタル映像データが４ビットで与
えられ１６階調の表示が行われる場合には、必要とされ
る電圧源の数は、２4＝１６個となる。同様に、ディジ
タル映像データが５ビットの場合には、必要とされる電
圧源の数は２5＝３２個となり、ディジタル映像データ
が６ビットで与えられ６４階調の表示が行われる場合に
は、必要とされる電圧源の数は２6＝６４個となる。
タドライバによれば、ディジタル映像データのビット数
の増加に応じて必要とされる電圧源の数は２の累乗で増
加する。例えば、ディジタル映像データが４ビットで与
えられ１６階調の表示が行われる場合には、必要とされ
る電圧源の数は、２4＝１６個となる。同様に、ディジ
タル映像データが５ビットの場合には、必要とされる電
圧源の数は２5＝３２個となり、ディジタル映像データ
が６ビットで与えられ６４階調の表示が行われる場合に
は、必要とされる電圧源の数は２6＝６４個となる。
【０００７】電圧源は、アナログスイッチを介して液晶
パネルに接続されるため、液晶パネルという重い負荷を
十分に駆動できるだけの性能を備える必要がある。従っ
て、そのような性能を備えた電圧源の数が増加すること
は駆動回路のコストを上昇させる重要な要因となる。ま
た、そのような電圧源を駆動回路のＬＳＩの内部に備え
ることは困難であるので、液晶パネルを駆動するための
信号電圧はＬＳＩの外部の電圧源から供給せざるを得な
い。その結果、電圧源の数が増加すれば、駆動回路を構
成するＬＳＩの入力端子数もそれと同数だけ増加するこ
とになる。従って、実際にはＬＳＩの作製が困難にな
る。仮に、ＬＳＩの作製が可能としても実装上、または
生産上の問題が発生し、実際の量産化は不可能という自
体に立ち至る。
パネルに接続されるため、液晶パネルという重い負荷を
十分に駆動できるだけの性能を備える必要がある。従っ
て、そのような性能を備えた電圧源の数が増加すること
は駆動回路のコストを上昇させる重要な要因となる。ま
た、そのような電圧源を駆動回路のＬＳＩの内部に備え
ることは困難であるので、液晶パネルを駆動するための
信号電圧はＬＳＩの外部の電圧源から供給せざるを得な
い。その結果、電圧源の数が増加すれば、駆動回路を構
成するＬＳＩの入力端子数もそれと同数だけ増加するこ
とになる。従って、実際にはＬＳＩの作製が困難にな
る。仮に、ＬＳＩの作製が可能としても実装上、または
生産上の問題が発生し、実際の量産化は不可能という自
体に立ち至る。
【０００８】本発明は、このような課題を解決すべくな
されたものであり、階調用電源の数を減少でき、コスト
を低廉化できる表示装置の駆動回路を提供することを目
的とする。
されたものであり、階調用電源の数を減少でき、コスト
を低廉化できる表示装置の駆動回路を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明の表示装置の駆動
回路は、外部から与えられるディジタル信号である映像
信号データに応じた階調電圧を表示装置に与える表示装
置の駆動回路であって、複数の階調用電源と複数の駆動
用電源とを備え、該階調用電源により複数の階調電圧の
一部を作製すると共に、該駆動用電源により残りの階調
電圧を作製する構成としてあるので、そのことにより上
記目的が達成される。
回路は、外部から与えられるディジタル信号である映像
信号データに応じた階調電圧を表示装置に与える表示装
置の駆動回路であって、複数の階調用電源と複数の駆動
用電源とを備え、該階調用電源により複数の階調電圧の
一部を作製すると共に、該駆動用電源により残りの階調
電圧を作製する構成としてあるので、そのことにより上
記目的が達成される。
【００１０】上記表示装置の駆動回路において、駆動用
電源により作製する階調電圧は、前記複数の階調電圧の
うちの最大階調電圧及び／又は最小階調電圧とすること
ができる。
電源により作製する階調電圧は、前記複数の階調電圧の
うちの最大階調電圧及び／又は最小階調電圧とすること
ができる。
【００１１】また、駆動用電源により残りの階調電圧を
作製する回路としては、１つの階調電圧作製用に１対の
オンオフ制御手段を前後段に２対備え、前段の１対のオ
ンオフ制御手段の一方がＡＮＤ回路、他方がＮＯＲ回路
からなり、該ＡＮＤ回路により後段の１対のオンオフ制
御手段の一方のオンオフ切り替えを行い、該ＮＯＲ回路
により後段の１対のオンオフ制御手段の他方のオンオフ
切り替えを行う構成としてもよい。
作製する回路としては、１つの階調電圧作製用に１対の
オンオフ制御手段を前後段に２対備え、前段の１対のオ
ンオフ制御手段の一方がＡＮＤ回路、他方がＮＯＲ回路
からなり、該ＡＮＤ回路により後段の１対のオンオフ制
御手段の一方のオンオフ切り替えを行い、該ＮＯＲ回路
により後段の１対のオンオフ制御手段の他方のオンオフ
切り替えを行う構成としてもよい。
【００１２】
【作用】本発明にあっては、複数の階調電圧の一部を階
調用電源によりを作製し、残りの階調電圧を駆動用電源
により作製するので、階調用電源の数を少なくすること
が可能となる。
調用電源によりを作製し、残りの階調電圧を駆動用電源
により作製するので、階調用電源の数を少なくすること
が可能となる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づき具体的
に説明する。以下では、マトリクス型の液晶表示装置を
表示装置の例にとって説明を行うが、本発明は他の種類
の表示装置にも適用可能である。
に説明する。以下では、マトリクス型の液晶表示装置を
表示装置の例にとって説明を行うが、本発明は他の種類
の表示装置にも適用可能である。
【００１４】（実施例１）図１は本発明にかかる表示装
置の駆動回路（ディジタルデータドライバ）の出力側を
示し、例えばＮ個の絵素のうち第ｎ番目の絵素に対応す
る回路５０の構成例を示す。この例では、ディジタル映
像データは３ビットからなるものとする。回路５０は、
ディジタル映像データを受け取り、保持するための第１
段目のサンプリングフリップフロップＭSMP及び第２段
目のホールドフリップフロップＭHと、ホールドフリッ
プフロップＭHからの出力信号を入力する選択制御回路
ＳＣＯＬと、選択制御回路ＳＣＯＬの９つの出力端子Ｓ
0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ5、Ｓ6、Ｓ7から出
力される信号に基づいてオン・オフ制御される９個のア
ナログスイッチＡＳＷ0H、ＡＳＷ0L、ＡＳＷ1、〜、Ａ
ＳＷ7とを備える。
置の駆動回路（ディジタルデータドライバ）の出力側を
示し、例えばＮ個の絵素のうち第ｎ番目の絵素に対応す
る回路５０の構成例を示す。この例では、ディジタル映
像データは３ビットからなるものとする。回路５０は、
ディジタル映像データを受け取り、保持するための第１
段目のサンプリングフリップフロップＭSMP及び第２段
目のホールドフリップフロップＭHと、ホールドフリッ
プフロップＭHからの出力信号を入力する選択制御回路
ＳＣＯＬと、選択制御回路ＳＣＯＬの９つの出力端子Ｓ
0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ5、Ｓ6、Ｓ7から出
力される信号に基づいてオン・オフ制御される９個のア
ナログスイッチＡＳＷ0H、ＡＳＷ0L、ＡＳＷ1、〜、Ａ
ＳＷ7とを備える。
【００１５】上記アナログスイッチのうちＡＳＷ0HとＡ
ＳＷ0Lとには、各々、ディジタルデータドライバを駆動
する駆動電源に共に備わった高圧側駆動用電源ＶDDと低
圧側駆動用電源ＶGNDとからの電圧ｖDD、ｖGNDが与えら
れ、他のＡＳＷ1、〜、ＡＳＷ7の各々には、上記駆動用
電源とは別に設けた階調用電源Ｖ1、〜、Ｖ7からの電圧
ｖ1、〜、ｖ7が与えられる。アナログスイッチＡＳＷ0
H、ＡＳＷ0L、ＡＳＷ1、〜、ＡＳＷ7は、選択制御回路
ＳＣＯＬの出力端子Ｓ0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、
Ｓ5、Ｓ6、Ｓ7から出力される信号に基づいてオンとな
っているときに、各アナログスイッチＡＳＷ0Hなどに与
えられる高圧側駆動用電源ＶDDからの電圧ｖDDなどを、
ソースラインＯnに出力する。なお、ディジタルデータ
ドライバにて駆動される表示装置は、データが０である
ときに最も高い電圧を必要とするノーマリホワイトモー
ドで表示を行う構成であり、ディジタルデータドライバ
もそれを可能とする回路構成としている。
ＳＷ0Lとには、各々、ディジタルデータドライバを駆動
する駆動電源に共に備わった高圧側駆動用電源ＶDDと低
圧側駆動用電源ＶGNDとからの電圧ｖDD、ｖGNDが与えら
れ、他のＡＳＷ1、〜、ＡＳＷ7の各々には、上記駆動用
電源とは別に設けた階調用電源Ｖ1、〜、Ｖ7からの電圧
ｖ1、〜、ｖ7が与えられる。アナログスイッチＡＳＷ0
H、ＡＳＷ0L、ＡＳＷ1、〜、ＡＳＷ7は、選択制御回路
ＳＣＯＬの出力端子Ｓ0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、
Ｓ5、Ｓ6、Ｓ7から出力される信号に基づいてオンとな
っているときに、各アナログスイッチＡＳＷ0Hなどに与
えられる高圧側駆動用電源ＶDDからの電圧ｖDDなどを、
ソースラインＯnに出力する。なお、ディジタルデータ
ドライバにて駆動される表示装置は、データが０である
ときに最も高い電圧を必要とするノーマリホワイトモー
ドで表示を行う構成であり、ディジタルデータドライバ
もそれを可能とする回路構成としている。
【００１６】表１は、選択制御回路ＳＣＯＬの入力と出
力との関係を示す論理表である。
力との関係を示す論理表である。
【００１７】
【表１】
【００１８】表１の第１欄は、選択制御回路ＳＣＯＬの
入力端子ｄ0、ｄ1及びｄ2のそれぞれに入力される各ビ
ットの値を示している。表１の第２欄は、選択制御回路
ＳＣＯＬの出力端子Ｓ0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、
Ｓ5、Ｓ6、Ｓ7から出力される制御信号の値を示してい
る。
入力端子ｄ0、ｄ1及びｄ2のそれぞれに入力される各ビ
ットの値を示している。表１の第２欄は、選択制御回路
ＳＣＯＬの出力端子Ｓ0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、
Ｓ5、Ｓ6、Ｓ7から出力される制御信号の値を示してい
る。
【００１９】制御信号の値が１のとき、その出力端子に
接続されているアナログスイッチはオン状態となる。制
御信号の値が０のとき、その出力端子に接続されている
アナログスイッチはオフ状態となる。表１の第２欄の空
白の部分は、制御信号の値が０であることを示す。ま
た、「ｐ」は、信号ｐの値が１のとき制御信号の値が１
となり、信号ｐの値が０のとき制御信号の値が０となる
ことを示す。「ｐバー」は、信号ｐの値が１のとき制御
信号の値が０となり、信号ｐの値が０のとき制御信号の
値が１となることを示す。なお、本明細書では、「ｐバ
ー」という表記は、ｐの上方に横棒線を付した表記と同
義とする。
接続されているアナログスイッチはオン状態となる。制
御信号の値が０のとき、その出力端子に接続されている
アナログスイッチはオフ状態となる。表１の第２欄の空
白の部分は、制御信号の値が０であることを示す。ま
た、「ｐ」は、信号ｐの値が１のとき制御信号の値が１
となり、信号ｐの値が０のとき制御信号の値が０となる
ことを示す。「ｐバー」は、信号ｐの値が１のとき制御
信号の値が０となり、信号ｐの値が０のとき制御信号の
値が１となることを示す。なお、本明細書では、「ｐバ
ー」という表記は、ｐの上方に横棒線を付した表記と同
義とする。
【００２０】図１において、選択制御回路ＳＣＯＬに与
えられるＰＯＬ信号は、信号ｐを０又は１にするための
パルス信号であり、１出力期間ごとに反転する。
えられるＰＯＬ信号は、信号ｐを０又は１にするための
パルス信号であり、１出力期間ごとに反転する。
【００２１】次に、選択制御回路ＳＣＯＬの動作を説明
する。
する。
【００２２】例えば、選択制御回路ＳＣＯＬの入力端子
ｄ0、ｄ1及びｄ2が総て０のとき、即ち出力すべきデー
タが０のとき、それに対応する論理表の値はｐである。
このとき、ｐが１であれば出力端子Ｓ0Hは入りとなり、
高圧側駆動用電源ＶDDからの電圧ｖDDをソースラインＯ
nに出力する。また、ｐが０であれば出力端子Ｓ0Lは入
りとなり、低圧側駆動用電源ＶGNDからの電圧ｖGNDをソ
ースラインＯnに出力する。
ｄ0、ｄ1及びｄ2が総て０のとき、即ち出力すべきデー
タが０のとき、それに対応する論理表の値はｐである。
このとき、ｐが１であれば出力端子Ｓ0Hは入りとなり、
高圧側駆動用電源ＶDDからの電圧ｖDDをソースラインＯ
nに出力する。また、ｐが０であれば出力端子Ｓ0Lは入
りとなり、低圧側駆動用電源ＶGNDからの電圧ｖGNDをソ
ースラインＯnに出力する。
【００２３】したがって、本実施例１による場合には、
ディジタルデータドライバを駆動するための駆動用電源
である高圧側駆動用電源ＶDDと低圧側駆動用電源ＶGND
とからの２電圧ｖDDとｖGNDにより得られた矩形波形
で、従来の回路における階調用電源Ｖ0と等価な出力を
得ることが可能となる。よって、階調用電源の数を従来
よりも減少させることが可能となる。
ディジタルデータドライバを駆動するための駆動用電源
である高圧側駆動用電源ＶDDと低圧側駆動用電源ＶGND
とからの２電圧ｖDDとｖGNDにより得られた矩形波形
で、従来の回路における階調用電源Ｖ0と等価な出力を
得ることが可能となる。よって、階調用電源の数を従来
よりも減少させることが可能となる。
【００２４】（実施例２）本実施例２は、更に階調用電
源の数を減少させ得るディジタルデータドライバの場合
である。
源の数を減少させ得るディジタルデータドライバの場合
である。
【００２５】図２は、本実施例２に係るディジタルデー
タドライバを示すブロック図である。
タドライバを示すブロック図である。
【００２６】本実施例２に係る回路は、ディジタルデー
タドライバを駆動する駆動用電源である高圧側駆動用電
源ＶDDと低圧側駆動用電源ＶGNDとからの電圧ｖDDとｖG
NDが与えられ、８階調のうちの最も低い階調電圧ｖ0
を、高圧側駆動用電源ＶDDと低圧側駆動用電源ＶGNDと
からの電圧ｖDDとｖGNDにより作製すると共に、中間階
調であるｖ1、ｖ3、ｖ4及びｖ6を、その両側の階調電圧
により作製するものである。 以下に上記回路を詳述に
説明する。この回路は、５つの出力端子Ｓ0H、Ｓ0L、Ｓ
2、Ｓ5、Ｓ7を有する選択制御回路ＳＣＯＬと、この出
力端子Ｓ0H、Ｓ0L、Ｓ2、Ｓ5、Ｓ7からの信号を入力し
てオンオフ制御される５つのアナログスイッチＡＳＷ0
H、ＡＳＷ0L、ＡＳＷ2、ＡＳＷ5、ＡＳＷ7と、アナログ
スイッチＡＳＷ2、ＡＳＷ5及びＡＳＷ7に階調電圧を与
える３つの階調用電源Ｖ2、Ｖ5及びＶ7とを備える。ま
た、この回路のアナログスイッチＡＳＷ0Hには高圧側駆
動用電源ＶDDからの電圧ｖDDが、アナログスイッチＡＳ
Ｗ0Lには低圧側駆動用電源ＶGNDからの電圧ｖGNDが、そ
れぞれディジタルデータドライバを駆動する駆動用電源
から与えられる。
タドライバを駆動する駆動用電源である高圧側駆動用電
源ＶDDと低圧側駆動用電源ＶGNDとからの電圧ｖDDとｖG
NDが与えられ、８階調のうちの最も低い階調電圧ｖ0
を、高圧側駆動用電源ＶDDと低圧側駆動用電源ＶGNDと
からの電圧ｖDDとｖGNDにより作製すると共に、中間階
調であるｖ1、ｖ3、ｖ4及びｖ6を、その両側の階調電圧
により作製するものである。 以下に上記回路を詳述に
説明する。この回路は、５つの出力端子Ｓ0H、Ｓ0L、Ｓ
2、Ｓ5、Ｓ7を有する選択制御回路ＳＣＯＬと、この出
力端子Ｓ0H、Ｓ0L、Ｓ2、Ｓ5、Ｓ7からの信号を入力し
てオンオフ制御される５つのアナログスイッチＡＳＷ0
H、ＡＳＷ0L、ＡＳＷ2、ＡＳＷ5、ＡＳＷ7と、アナログ
スイッチＡＳＷ2、ＡＳＷ5及びＡＳＷ7に階調電圧を与
える３つの階調用電源Ｖ2、Ｖ5及びＶ7とを備える。ま
た、この回路のアナログスイッチＡＳＷ0Hには高圧側駆
動用電源ＶDDからの電圧ｖDDが、アナログスイッチＡＳ
Ｗ0Lには低圧側駆動用電源ＶGNDからの電圧ｖGNDが、そ
れぞれディジタルデータドライバを駆動する駆動用電源
から与えられる。
【００２７】表２は、この回路に備わった選択制御回路
ＳＣＯＬの入力と出力との関係を示す論理表である。
ＳＣＯＬの入力と出力との関係を示す論理表である。
【００２８】
【表２】
【００２９】データ０のときには、出力端子Ｓ0HとＳ0L
には、信号ｐと信号ｐバーが与えられ、アナログスイッ
チＡＳＷ0H、ＡＳＷ0Lの一方が交互に入りとなり、高圧
側駆動用電源ＶDDからの電圧ｖDDと低圧側駆動用電源Ｖ
GNDからの電圧ｖGNDとが交互にソースラインＯnに出力
される。つまり、最も低い階調電圧ｖ0が表示装置に与
えられる。
には、信号ｐと信号ｐバーが与えられ、アナログスイッ
チＡＳＷ0H、ＡＳＷ0Lの一方が交互に入りとなり、高圧
側駆動用電源ＶDDからの電圧ｖDDと低圧側駆動用電源Ｖ
GNDからの電圧ｖGNDとが交互にソースラインＯnに出力
される。つまり、最も低い階調電圧ｖ0が表示装置に与
えられる。
【００３０】データ１のときには、出力端子Ｓ0H、Ｓ0
L、Ｓ2には信号ｐｔバー、信号ｐバーｔバー、信号ｔバ
ーが与えられ、アナログスイッチＡＳＷ0H、ＡＳＷ0L、
ＡＳＷ2が所定のタイミングでオンオフ制御され、最も
低い階調電圧ｖ0と、階調電源Ｖ2からの階調電圧ｖ2と
の一方が交互にソースラインＯnに出力される。つま
り、階調電圧ｖ0と階調電圧ｖ2との中間の階調電圧ｖ1
が表示装置に与えられる。
L、Ｓ2には信号ｐｔバー、信号ｐバーｔバー、信号ｔバ
ーが与えられ、アナログスイッチＡＳＷ0H、ＡＳＷ0L、
ＡＳＷ2が所定のタイミングでオンオフ制御され、最も
低い階調電圧ｖ0と、階調電源Ｖ2からの階調電圧ｖ2と
の一方が交互にソースラインＯnに出力される。つま
り、階調電圧ｖ0と階調電圧ｖ2との中間の階調電圧ｖ1
が表示装置に与えられる。
【００３１】データ２のときには、出力端子Ｓ2には信
号１が与えられ、アナログスイッチＡＳＷ2がオンとな
り、階調電源Ｖ2からの階調電圧ｖ2がそのままソースラ
インＯnに出力される。
号１が与えられ、アナログスイッチＡＳＷ2がオンとな
り、階調電源Ｖ2からの階調電圧ｖ2がそのままソースラ
インＯnに出力される。
【００３２】データ３のときには、出力端子Ｓ2、Ｓ5に
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
2、ＡＳＷ5の一方がオンとなり、階調電源Ｖ2からの階
調電圧ｖ2と階調電源Ｖ5からの階調電圧ｖ5の一方が交
互にソースラインＯnに出力される。つまり、階調電圧
ｖ2と階調電圧ｖ5との中間の階調電圧ｖ3が表示装置に
与えられる。
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
2、ＡＳＷ5の一方がオンとなり、階調電源Ｖ2からの階
調電圧ｖ2と階調電源Ｖ5からの階調電圧ｖ5の一方が交
互にソースラインＯnに出力される。つまり、階調電圧
ｖ2と階調電圧ｖ5との中間の階調電圧ｖ3が表示装置に
与えられる。
【００３３】データ４のときには、出力端子Ｓ2、Ｓ5に
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
2、ＡＳＷ5の一方がオンとなり、階調電源Ｖ2からの階
調電圧ｖ2と階調電源Ｖ5からの階調電圧ｖ5との一方が
交互にソースラインＯnに出力される。つまり、階調電
圧ｖ2と階調電圧ｖ5との中間の階調電圧ｖ4が表示装置
に与えられる。なお、階調電圧ｖ3と階調電圧ｖ4とにお
いては、階調電圧ｖ2と階調電圧ｖ5との中間の電圧であ
り、その電圧値が信号ｔ、ｔバーの各々の１である比率
により左右されるため、信号ｔが０と１である比率を両
者等しいものであるすると、階調電圧ｖ3と階調電圧ｖ4
とが等しくなって、所定の階調電圧を確保することが不
可能となる。このため、信号ｔは、０と１とになる比率
については、高い方の電圧である階調電圧ｖ3が、階調
電圧ｖ2から階調電圧ｖ2と階調電圧ｖ5との差を差し引
いた値にほぼ等しくなるように決定する。
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
2、ＡＳＷ5の一方がオンとなり、階調電源Ｖ2からの階
調電圧ｖ2と階調電源Ｖ5からの階調電圧ｖ5との一方が
交互にソースラインＯnに出力される。つまり、階調電
圧ｖ2と階調電圧ｖ5との中間の階調電圧ｖ4が表示装置
に与えられる。なお、階調電圧ｖ3と階調電圧ｖ4とにお
いては、階調電圧ｖ2と階調電圧ｖ5との中間の電圧であ
り、その電圧値が信号ｔ、ｔバーの各々の１である比率
により左右されるため、信号ｔが０と１である比率を両
者等しいものであるすると、階調電圧ｖ3と階調電圧ｖ4
とが等しくなって、所定の階調電圧を確保することが不
可能となる。このため、信号ｔは、０と１とになる比率
については、高い方の電圧である階調電圧ｖ3が、階調
電圧ｖ2から階調電圧ｖ2と階調電圧ｖ5との差を差し引
いた値にほぼ等しくなるように決定する。
【００３４】データ５のときには、出力端子Ｓ5には信
号１が与えられ、アナログスイッチＡＳＷ5がオンとな
り、階調電源Ｖ5からの階調電圧ｖ5がそのままソースラ
インＯnに出力される。
号１が与えられ、アナログスイッチＡＳＷ5がオンとな
り、階調電源Ｖ5からの階調電圧ｖ5がそのままソースラ
インＯnに出力される。
【００３５】データ６のときには、出力端子Ｓ5、Ｓ7に
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
5、ＡＳＷ7の一方がオンとなり、階調電源Ｖ5からの階
調電圧ｖ5と階調電源Ｖ7からの階調電圧ｖ7の一方が交
互にソースラインＯnに出力される。つまり、階調電圧
ｖ5と階調電圧ｖ7の中間の階調電圧ｖ6が表示装置に与
えられる。
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
5、ＡＳＷ7の一方がオンとなり、階調電源Ｖ5からの階
調電圧ｖ5と階調電源Ｖ7からの階調電圧ｖ7の一方が交
互にソースラインＯnに出力される。つまり、階調電圧
ｖ5と階調電圧ｖ7の中間の階調電圧ｖ6が表示装置に与
えられる。
【００３６】データ７のときには、出力端子Ｓ7には信
号１が与えられ、アナログスイッチＡＳＷ7がオンとな
り、階調電源Ｖ7からの階調電圧ｖ7がそのままソースラ
インＯnに出力される。
号１が与えられ、アナログスイッチＡＳＷ7がオンとな
り、階調電源Ｖ7からの階調電圧ｖ7がそのままソースラ
インＯnに出力される。
【００３７】したがって、本実施例２による場合には、
実施例１よりも更に階調用電源の数を減少させることが
できる。
実施例１よりも更に階調用電源の数を減少させることが
できる。
【００３８】（実施例３）本実施例３は、実施例２とは
異なり、中間の階調電圧ｖ1を、ディジタルデータドラ
イバを駆動する駆動用電源である高圧側駆動用電源ＶDD
および低圧側駆動用電源ＶGNDからの電圧ｖDDとｖGNDに
よらず、階調電圧ｖ1の両側の階調電圧ｖ0と階調電圧ｖ
2とから形成する場合である。
異なり、中間の階調電圧ｖ1を、ディジタルデータドラ
イバを駆動する駆動用電源である高圧側駆動用電源ＶDD
および低圧側駆動用電源ＶGNDからの電圧ｖDDとｖGNDに
よらず、階調電圧ｖ1の両側の階調電圧ｖ0と階調電圧ｖ
2とから形成する場合である。
【００３９】図３は、本実施例３に係るディジタルデー
タドライバを示すブロック図である。この回路は、出力
端子Ｓ0を余分に備えた選択制御回路ＳＣＯＬを有する
と共に、その出力端子Ｓ0からの信号を入力してオンオ
フ制御されるアナログスイッチＡＳＷ0と、アナログス
イッチＡＳＷ0に階調電圧ｖ0を与える階調電源Ｖ0とを
余分に備える。
タドライバを示すブロック図である。この回路は、出力
端子Ｓ0を余分に備えた選択制御回路ＳＣＯＬを有する
と共に、その出力端子Ｓ0からの信号を入力してオンオ
フ制御されるアナログスイッチＡＳＷ0と、アナログス
イッチＡＳＷ0に階調電圧ｖ0を与える階調電源Ｖ0とを
余分に備える。
【００４０】表３は、上記選択制御回路ＳＣＯＬの入力
と出力との関係を示す論理表である。
と出力との関係を示す論理表である。
【００４１】
【表３】
【００４２】データ１のときには、出力端子Ｓ0、Ｓ2に
は信号ｔバー、ｔが与えられ、アナログスイッチＡＳＷ
0、ＡＳＷ2の一方がオンとなり、階調電源Ｖ0からの階
調電圧ｖ0と階調電源Ｖ2からの階調電圧ｖ2の一方が交
互にソースラインＯnに出力される。つまり、階調電圧
ｖ0と階調電圧ｖ2との中間の階調電圧ｖ1が表示装置に
与えられる。なお、本実施例３においては、信号ｔの０
と１との比率は１：１である。 この本実施例３による
場合にも、実施例１よりも更に従来に比して階調電源の
数を減少させることが可能となる。
は信号ｔバー、ｔが与えられ、アナログスイッチＡＳＷ
0、ＡＳＷ2の一方がオンとなり、階調電源Ｖ0からの階
調電圧ｖ0と階調電源Ｖ2からの階調電圧ｖ2の一方が交
互にソースラインＯnに出力される。つまり、階調電圧
ｖ0と階調電圧ｖ2との中間の階調電圧ｖ1が表示装置に
与えられる。なお、本実施例３においては、信号ｔの０
と１との比率は１：１である。 この本実施例３による
場合にも、実施例１よりも更に従来に比して階調電源の
数を減少させることが可能となる。
【００４３】なお、上述した実施例１〜３ではデータが
０である最も高い電圧を必要とするノーマリホワイトの
場合を例に挙げているため、データが０の場合に表示を
行うための２つのアナログスイッチＡＳＷ0HとＡＳＷ0L
とに、ディジタルデータドライバを駆動する駆動電源に
共に備わった高圧側駆動用電源ＶDD及び低圧側駆動用電
源ＶGNDからの階調電圧ｖDD、ｖGNDを与える構成として
いるが、上記アナログスイッチＡＳＷ0HとＡＳＷ0Lとに
与える電圧をこのように固定としても、正負の特性の違
いを調整する問題は発生しません。それは、対向基板側
に形成した共通電極に与える電圧Ｖcomを先ずＶ0に対し
て調整し、具体的にはＶcomの中心電圧をＶ0の中心電圧
｛（ＶDD＋ＶGND）／２｝に対してずらして調整し、し
かる後に、他の階調電圧を順次調整して行けばよいから
である。
０である最も高い電圧を必要とするノーマリホワイトの
場合を例に挙げているため、データが０の場合に表示を
行うための２つのアナログスイッチＡＳＷ0HとＡＳＷ0L
とに、ディジタルデータドライバを駆動する駆動電源に
共に備わった高圧側駆動用電源ＶDD及び低圧側駆動用電
源ＶGNDからの階調電圧ｖDD、ｖGNDを与える構成として
いるが、上記アナログスイッチＡＳＷ0HとＡＳＷ0Lとに
与える電圧をこのように固定としても、正負の特性の違
いを調整する問題は発生しません。それは、対向基板側
に形成した共通電極に与える電圧Ｖcomを先ずＶ0に対し
て調整し、具体的にはＶcomの中心電圧をＶ0の中心電圧
｛（ＶDD＋ＶGND）／２｝に対してずらして調整し、し
かる後に、他の階調電圧を順次調整して行けばよいから
である。
【００４４】また、アナログスイッチＡＳＷ7に関して
は正負の特性の吸収ができないこととなりますが、使用
する液晶の特性によっては、問題となるようなことは起
こりません。それは、アナログスイッチＡＳＷ7には最
も電圧がかからない仕様であるためと、その電圧の近傍
において階調表示の変化が小さくなるためである。よっ
て、正負の絶対値が違っても、正の場合でも負の場合で
も共に階調表示の変化が小さいので、両場合においてほ
ぼ同じ表示状態を確保でき、ちらつき（フリッカ）が生
じないものとなる。また、元々、液晶にかかる電圧が小
さいから、その範囲内で正負の電圧に違いが有っても、
液晶が劣化を起こす程の大きさにはならないからであ
る。
は正負の特性の吸収ができないこととなりますが、使用
する液晶の特性によっては、問題となるようなことは起
こりません。それは、アナログスイッチＡＳＷ7には最
も電圧がかからない仕様であるためと、その電圧の近傍
において階調表示の変化が小さくなるためである。よっ
て、正負の絶対値が違っても、正の場合でも負の場合で
も共に階調表示の変化が小さいので、両場合においてほ
ぼ同じ表示状態を確保でき、ちらつき（フリッカ）が生
じないものとなる。また、元々、液晶にかかる電圧が小
さいから、その範囲内で正負の電圧に違いが有っても、
液晶が劣化を起こす程の大きさにはならないからであ
る。
【００４５】更に、上記各実施例１〜３ではデータが０
である最も高い電圧を必要とするノーマリホワイトの場
合を例に挙げているが、本発明はこれに限らず、ノーマ
リブラックの場合にも同様に適用できることはもちろん
である。ノーマリブラックの場合に適用する際には、デ
ータが０のときに最も低い電圧でよく、最も高い電圧を
必要とするデータの表示を行うアナログスイッチに、高
圧側駆動用電源ＶDD及び低圧側駆動用電源ＶGNDからの
階調電圧ｖDD、ｖGNDを供給する構成とすればよい。
である最も高い電圧を必要とするノーマリホワイトの場
合を例に挙げているが、本発明はこれに限らず、ノーマ
リブラックの場合にも同様に適用できることはもちろん
である。ノーマリブラックの場合に適用する際には、デ
ータが０のときに最も低い電圧でよく、最も高い電圧を
必要とするデータの表示を行うアナログスイッチに、高
圧側駆動用電源ＶDD及び低圧側駆動用電源ＶGNDからの
階調電圧ｖDD、ｖGNDを供給する構成とすればよい。
【００４６】（実施例４）本実施例４は、ディジタルデ
ータドライバを駆動する駆動電源からの信号により作製
する階調電圧を、最も低い側と最も高い側とに適用した
場合である。
ータドライバを駆動する駆動電源からの信号により作製
する階調電圧を、最も低い側と最も高い側とに適用した
場合である。
【００４７】この実施例４に係る回路は、実施例３より
も選択制御回路ＳＣＯＬが出力端子Ｓ7H、Ｓ7Lを更に備
えており、また出力端子Ｓ7Hからの信号によりオンオフ
制御されるアナログスイッチＡＳＷ7Hと、出力端子Ｓ7L
からの信号によりオンオフ制御されるアナログスイッチ
ＡＳＷ7Lとを余分に備えている。
も選択制御回路ＳＣＯＬが出力端子Ｓ7H、Ｓ7Lを更に備
えており、また出力端子Ｓ7Hからの信号によりオンオフ
制御されるアナログスイッチＡＳＷ7Hと、出力端子Ｓ7L
からの信号によりオンオフ制御されるアナログスイッチ
ＡＳＷ7Lとを余分に備えている。
【００４８】表４は、この回路の選択制御回路ＳＣＯＬ
の入力と出力との関係を示す論理表である。
の入力と出力との関係を示す論理表である。
【００４９】
【表４】
【００５０】つまり、この回路においては、信号ｔ、ｔ
バーに基づいて、階調電圧ｖ6を、階調電源Ｖ5からの階
調電圧ｖ5と階調電源Ｖ7からの階調電圧ｖ7とにより作
製すると共に、信号ｐ、ｐバーに基づいて、ディジタル
データドライバを駆動する駆動電源である高圧側駆動用
電源ＶDD及び低圧側駆動用電源ＶGNDからの階調電圧ｖD
D、ｖGNDにより階調電圧ｖ0、ｖ7を作製している。な
お、信号ｔは、０と１との比率が１：１であり、信号ｐ
は所定の値の階調電圧ｖ0、ｖ7が得られるように０と１
との比率を決定している。
バーに基づいて、階調電圧ｖ6を、階調電源Ｖ5からの階
調電圧ｖ5と階調電源Ｖ7からの階調電圧ｖ7とにより作
製すると共に、信号ｐ、ｐバーに基づいて、ディジタル
データドライバを駆動する駆動電源である高圧側駆動用
電源ＶDD及び低圧側駆動用電源ＶGNDからの階調電圧ｖD
D、ｖGNDにより階調電圧ｖ0、ｖ7を作製している。な
お、信号ｔは、０と１との比率が１：１であり、信号ｐ
は所定の値の階調電圧ｖ0、ｖ7が得られるように０と１
との比率を決定している。
【００５１】したがって、本実施例４による場合にも、
実施例１よりも更に従来に比して階調電源の数を減少さ
せることが可能となる。
実施例１よりも更に従来に比して階調電源の数を減少さ
せることが可能となる。
【００５２】なお、本実施例４においては、データが０
である最も高い電圧と最も低い電圧とに適用している
が、表示装置がノーマリホワイトの場合でも、ノーマリ
ブラックの場合でも支障がない。つまり、最も高い電圧
側において、所定の電圧を確保することができるように
できれば、最も低い電圧側においては、多少電圧値が異
なっても表示に余り差が生じ難いからである。
である最も高い電圧と最も低い電圧とに適用している
が、表示装置がノーマリホワイトの場合でも、ノーマリ
ブラックの場合でも支障がない。つまり、最も高い電圧
側において、所定の電圧を確保することができるように
できれば、最も低い電圧側においては、多少電圧値が異
なっても表示に余り差が生じ難いからである。
【００５３】（実施例５）本実施例５は、上述したよう
にディジタルデータドライバを駆動する駆動電源である
高圧側駆動用電源ＶDDと低圧側駆動用電源ＶGNDとが各
々与えられるアナログスイッチを切り換えて、中間の階
調電圧を作製する場合に生じる貫通電流を防止する場合
である。
にディジタルデータドライバを駆動する駆動電源である
高圧側駆動用電源ＶDDと低圧側駆動用電源ＶGNDとが各
々与えられるアナログスイッチを切り換えて、中間の階
調電圧を作製する場合に生じる貫通電流を防止する場合
である。
【００５４】即ち、従来構成の場合には、図５に示すよ
うに、２つのアナログスイッチＡＳＷH、ＡＳＷLの一方
のアナログスイッチＡＳＷHにｐ信号をそのまま入力
し、他方のアナログスイッチＡＳＷLにインバータ５１
を介してｐ信号を反転した信号を入力する構成である。
よって、瞬間的に両アナログスイッチＡＳＷH、ＡＳＷL
がオンとなって、高圧側駆動用電源ＶDDからの電圧ｖDD
が低圧側駆動用電源ＶGNDに流れて貫通電流が生じ、そ
の結果として鋭い雑音成分が電源に乗り、発熱が起こっ
たり、ときによっては論理の誤動作が招来されるなど、
種々の欠点があった。 図６は、本発明に係る表示装置
の駆動回路において、高圧側駆動用電源ＶDDからの階調
電圧ｖDDと低圧側駆動用電源ＶGNDからの階調電圧ｖGND
とが各々与えられるアナログスイッチＡＳＷH、ＡＳＷL
の近傍の回路部分を示す。この回路は、アナログスイッ
チＡＳＷH、ＡＳＷLの切り替えのときに、同時に２つの
アナログスイッチＡＳＷH、ＡＳＷLが入りとなる瞬間が
論理的に生じないように構成してある。即ち、２つのア
ナログスイッチＡＳＷH、ＡＳＷLにオンオフ制御信号を
出力する選択制御回路ＳＣＯＬの２部分を、共にオンオ
フ制御機能を持つＡＮＤ回路６１とＮＯＲ回路６２とに
より構成している。また、ＡＮＤ回路６１の２つの入力
端子には、一方にｐ信号がそのまま与えられ、他方にｐ
信号がバッファ６３を経たｐ′信号が与えられる。ＮＯ
Ｒ回路６２の２つの入力反転端子には、一方にｐ信号が
そのまま与えられ、他方にｐ信号がバッファ６３を経た
ｐ′信号が与えられる。ＡＮＤ回路６１の出力端子ＳH
とアナログスイッチＡＳＷHとを電気的に接続し、ＮＯ
Ｒ回路６２の出力端子ＳLとアナログスイッチＡＳＷLと
を電気的に接続している。
うに、２つのアナログスイッチＡＳＷH、ＡＳＷLの一方
のアナログスイッチＡＳＷHにｐ信号をそのまま入力
し、他方のアナログスイッチＡＳＷLにインバータ５１
を介してｐ信号を反転した信号を入力する構成である。
よって、瞬間的に両アナログスイッチＡＳＷH、ＡＳＷL
がオンとなって、高圧側駆動用電源ＶDDからの電圧ｖDD
が低圧側駆動用電源ＶGNDに流れて貫通電流が生じ、そ
の結果として鋭い雑音成分が電源に乗り、発熱が起こっ
たり、ときによっては論理の誤動作が招来されるなど、
種々の欠点があった。 図６は、本発明に係る表示装置
の駆動回路において、高圧側駆動用電源ＶDDからの階調
電圧ｖDDと低圧側駆動用電源ＶGNDからの階調電圧ｖGND
とが各々与えられるアナログスイッチＡＳＷH、ＡＳＷL
の近傍の回路部分を示す。この回路は、アナログスイッ
チＡＳＷH、ＡＳＷLの切り替えのときに、同時に２つの
アナログスイッチＡＳＷH、ＡＳＷLが入りとなる瞬間が
論理的に生じないように構成してある。即ち、２つのア
ナログスイッチＡＳＷH、ＡＳＷLにオンオフ制御信号を
出力する選択制御回路ＳＣＯＬの２部分を、共にオンオ
フ制御機能を持つＡＮＤ回路６１とＮＯＲ回路６２とに
より構成している。また、ＡＮＤ回路６１の２つの入力
端子には、一方にｐ信号がそのまま与えられ、他方にｐ
信号がバッファ６３を経たｐ′信号が与えられる。ＮＯ
Ｒ回路６２の２つの入力反転端子には、一方にｐ信号が
そのまま与えられ、他方にｐ信号がバッファ６３を経た
ｐ′信号が与えられる。ＡＮＤ回路６１の出力端子ＳH
とアナログスイッチＡＳＷHとを電気的に接続し、ＮＯ
Ｒ回路６２の出力端子ＳLとアナログスイッチＡＳＷLと
を電気的に接続している。
【００５５】図７は、かかる回路における信号の入出力
状態を示し、（ａ）はｐ信号について、（ｂ）はｐ′信
号について、（ｃ）は出力端子ＳHについて、（ｄ）は
出力端子ＳLについて示している。この図より理解され
るように、ｐ信号とｐ′信号とが共に１となると、ＡＮ
Ｄ回路は出力端子Ｓ0Hからオン（Ｈｉ）信号をアナログ
スイッチＡＳＷHに与え、アナログスイッチＡＳＷHをオ
ンにする。
状態を示し、（ａ）はｐ信号について、（ｂ）はｐ′信
号について、（ｃ）は出力端子ＳHについて、（ｄ）は
出力端子ＳLについて示している。この図より理解され
るように、ｐ信号とｐ′信号とが共に１となると、ＡＮ
Ｄ回路は出力端子Ｓ0Hからオン（Ｈｉ）信号をアナログ
スイッチＡＳＷHに与え、アナログスイッチＡＳＷHをオ
ンにする。
【００５６】その後、ｐ信号及びｐ′信号が共に０とな
ると、ＡＮＤ回路は出力端子ＳHからオフ（Ｌｏ）信号
をアナログスイッチＡＳＷHに与え、アナログスイッチ
ＡＳＷHをオフにすると共に、ＮＯＲ回路は出力端子ＳL
からオン（Ｈｉ）信号をアナログスイッチＡＳＷLに与
え、アナログスイッチＡＳＷLをオンにする。このと
き、共に０であるｐ信号及びｐ′信号がＡＮＤ回路に与
えられるタイミングと、反転されたｐ信号及びｐ′信号
がＮＯＲ回路に与えられるタイミングとは、若干の期間
△ｔだけずれた状態となる。
ると、ＡＮＤ回路は出力端子ＳHからオフ（Ｌｏ）信号
をアナログスイッチＡＳＷHに与え、アナログスイッチ
ＡＳＷHをオフにすると共に、ＮＯＲ回路は出力端子ＳL
からオン（Ｈｉ）信号をアナログスイッチＡＳＷLに与
え、アナログスイッチＡＳＷLをオンにする。このと
き、共に０であるｐ信号及びｐ′信号がＡＮＤ回路に与
えられるタイミングと、反転されたｐ信号及びｐ′信号
がＮＯＲ回路に与えられるタイミングとは、若干の期間
△ｔだけずれた状態となる。
【００５７】したがって、本実施例による場合には、２
つのアナログスイッチＡＳＷH、ＡＳＷLが同時にオンと
なることがない。よって、貫通電流の発生を防止でき、
これにより電源へ鋭い雑音成分が乗るのを防ぐことが可
能となり、発熱防止や論理の誤動作の防止を図ることが
できる。
つのアナログスイッチＡＳＷH、ＡＳＷLが同時にオンと
なることがない。よって、貫通電流の発生を防止でき、
これにより電源へ鋭い雑音成分が乗るのを防ぐことが可
能となり、発熱防止や論理の誤動作の防止を図ることが
できる。
【００５８】
【発明の効果】以上のように本発明によれば、複数の階
調電圧の一部を階調用電源によりを作製し、残りの階調
電圧を駆動用電源により作製するので、階調用電源の数
を少なくすることが可能となり、よってコストの低廉化
を図ることができる。
調電圧の一部を階調用電源によりを作製し、残りの階調
電圧を駆動用電源により作製するので、階調用電源の数
を少なくすることが可能となり、よってコストの低廉化
を図ることができる。
【図１】実施例１に係るディジタルデータドライバの出
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。
【図２】実施例２に係るディジタルデータドライバの出
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。
【図３】実施例３に係るディジタルデータドライバの出
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。
【図４】実施例４に係るディジタルデータドライバの出
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。
【図５】貫通電流が生じる従来のディジタルデータドラ
イバの構成を示すブロック図である。
イバの構成を示すブロック図である。
【図６】実施例５に係るディジタルデータドライバの構
成を示すブロック図である。
成を示すブロック図である。
【図７】図６のディジタルデータドライバにおける信号
の入出力状態を示す図である。
の入出力状態を示す図である。
【図８】従来のディジタルデータドライバの構成を示す
ブロック図である。
ブロック図である。
【図９】従来のディジタルデータドライバの１回路構成
部分を示すブロック図である。
部分を示すブロック図である。
【図１０】従来のディジタルデータドライバにおける階
調電圧Ｖ0〜Ｖ3及び、液晶パネルの共通電極に加えられ
る共通電極電圧Ｖcomの電圧波形を示す。
調電圧Ｖ0〜Ｖ3及び、液晶パネルの共通電極に加えられ
る共通電極電圧Ｖcomの電圧波形を示す。
【図１１】従来のディジタルデータドライバにおいて、
電圧Ｖcomが印加される共通電極から見た階調電圧Ｖ0〜
Ｖ3を示す。
電圧Ｖcomが印加される共通電極から見た階調電圧Ｖ0〜
Ｖ3を示す。
ＭSMP サンプリングフリップフロップ ＭH ホールドフリップフロップ ＳＣＯＬ 選択制御回路 Ｓ0H 出力端子 Ｓ0L 出力端子 Ｓ0〜Ｓ7 出力端子 Ｓ7H 出力端子 Ｓ7L 出力端子 ＳH 出力端子 ＳL 出力端子 ＡＳＷ0H アナログスイッチ ＡＳＷ0L アナログスイッチ ＡＳＷ1〜ＡＳＷ7 アナログスイッチ ＡＳＷH アナログスイッチ ＡＳＷL アナログスイッチ ＶDD 高圧側駆動用電源 ＶGND 低圧側駆動用電源 Ｖ1〜Ｖ7 階調用電源 Ｏn ソースライン ６１ ＡＮＤ回路 ６２ ＮＯＲ回路 ６３ バッファ
Claims (3)
- 【請求項１】 外部から与えられるディジタル信号であ
る映像信号データに応じた階調電圧を表示装置に与える
表示装置の駆動回路であって、 複数の階調用電源と複数の駆動用電源とを備え、該階調
用電源により複数の階調電圧の一部を作製すると共に、
該駆動用電源により残りの階調電圧を作製する表示装置
の駆動回路。 - 【請求項２】 前記駆動用電源により作製する階調電圧
が、前記複数の階調電圧のうちの最大階調電圧及び／又
は最小階調電圧である請求項１に記載の表示装置の駆動
回路。 - 【請求項３】 前記駆動用電源により残りの階調電圧を
作製する回路が、１つの階調電圧作製用に１対のオンオ
フ制御手段を前後段に２対備え、前段の１対のオンオフ
制御手段の一方がＡＮＤ回路、他方がＮＯＲ回路からな
り、該ＡＮＤ回路により後段の１対のオンオフ制御手段
の一方のオンオフ切り替えを行い、該ＮＯＲ回路により
後段の１対のオンオフ制御手段の他方のオンオフ切り替
えを行う構成としてある請求項１又は２に記載の表示装
置の駆動回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16812093A JP2653625B2 (ja) | 1993-07-07 | 1993-07-07 | 表示装置の駆動回路 |
| KR1019940002371A KR0140041B1 (ko) | 1993-02-09 | 1994-02-08 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| US08/194,151 US5929847A (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| EP94300941A EP0611144B1 (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| DE69434493T DE69434493T2 (de) | 1993-02-09 | 1994-02-09 | Spannungserzeugungsschaltung, Steuerungsschaltung für gemeinsame Elektrode, Steuerungsschaltung für Signalleitung und Grauskala-Spannungserzeugungsschaltung für Anzeigevorrichtungen |
| KR1019970065766A KR0175230B1 (en) | 1993-02-09 | 1997-11-29 | Voltage generating circuit and common electrode drive circuit signal line drive circuit and gray-scale yoltage gen... |
| KR97065767A KR0139970B1 (en) | 1993-02-09 | 1997-11-29 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray scale voltage gnerating circuit for display devices |
| US09/234,446 US6310616B1 (en) | 1993-02-09 | 1999-01-21 | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device |
| US09/916,343 US6509895B2 (en) | 1993-02-09 | 2001-07-30 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16812093A JP2653625B2 (ja) | 1993-07-07 | 1993-07-07 | 表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0728429A true JPH0728429A (ja) | 1995-01-31 |
| JP2653625B2 JP2653625B2 (ja) | 1997-09-17 |
Family
ID=15862226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16812093A Expired - Lifetime JP2653625B2 (ja) | 1993-02-09 | 1993-07-07 | 表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653625B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010092056A (ja) * | 2009-10-14 | 2010-04-22 | Hitachi Ltd | Ｐｄｐ表示装置 |
-
1993
- 1993-07-07 JP JP16812093A patent/JP2653625B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010092056A (ja) * | 2009-10-14 | 2010-04-22 | Hitachi Ltd | Ｐｄｐ表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2653625B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39366E1 (en) | Liquid crystal driver and liquid crystal display device using the same | |
| US6567066B1 (en) | Driving circuit of display device | |
| KR100430453B1 (ko) | 화상 디스플레이 유닛 구동용 구동 회로 | |
| US7259755B1 (en) | Method and apparatus for driving liquid crystal display panel in inversion | |
| KR20050006084A (ko) | 용량성 부하의 구동 회로 및 구동 방법과, 용량성 부하의구동 회로가 제공된 표시 장치 | |
| US6963325B2 (en) | Display driving apparatus with compensating current and liquid crystal display apparatus using the same | |
| US7245283B2 (en) | LCD source driving circuit having reduced structure including multiplexing-latch circuits | |
| JPH06274133A (ja) | 表示装置の駆動回路及び表示装置 | |
| JP2003114659A (ja) | 液晶駆動装置 | |
| JP3866011B2 (ja) | ドライバ及び液晶ディスプレイ装置 | |
| JP2831518B2 (ja) | 表示装置の駆動回路 | |
| JP2000137467A (ja) | 液晶ディスプレイ用信号線駆動回路 | |
| US7659875B2 (en) | Gradation display reference voltage generating circuit and liquid crystal driving device | |
| JPH11184435A (ja) | 出力回路 | |
| KR100551738B1 (ko) | 액정표시장치의 구동회로 | |
| US5680148A (en) | Driving circuit for a display apparatus capable of display of an image with gray scales | |
| EP0544427B1 (en) | Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source | |
| JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP2653625B2 (ja) | 表示装置の駆動回路 | |
| JP3160143B2 (ja) | 液晶表示装置 | |
| JP2004348122A (ja) | 液晶表示パネル駆動装置及び液晶表示装置 | |
| KR100412120B1 (ko) | 액정표시장치의 구동회로 및 그 구동방법 | |
| JP3253331B2 (ja) | 画像表示装置 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| JP2000242233A (ja) | 表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |