JPH07288451A - サージクランプ回路 - Google Patents

Abstract

(57)【要約】 【目的】自動車用電子制御ユニットが、制御を指令する
制御信号に混入したサージノイズにより誤動作や故障を
するのを防止するサージクランプ回路を提供することに
ある。 【構成】制御信号は電子制御ユニットの入力端子１００
に接続されたフィルタ回路１０４に導かれ、入力端子か
らフィルタ回路までの信号経路上の点と電源またはＧＮ
Ｄの間に、１つ以上のツェナダイオード１０１とコンデ
ンサ１０２とを直列に接続した回路を接続してサージク
ランプ回路とし、フィルタ回路出力を制御信号として取
り出す。この信号の出力を論理値電圧に変換し、その電
圧が所定時間継続したものだけを制御信号出力とする第
２のフィルタ回路を付加設置しても良い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動車の各部の動作を
制御する電子制御ユニットが、制御を指令する制御信号
に混入したサージノイズにより誤動作したり故障したり
することを防止するサージクランプ回路に関する。

【０００２】

【従来の技術】従来から例えば図７に示すような構成の
サージクランプ回路が用いられていた。電子制御ユニッ
トの入力回路３１０と、それへ制御信号を出力する出力
バッファ３０８とは信号線３０９により電気的に接続さ
れている。入力回路３１０の入力端子３００は出力バッ
ファ３０８が出力する信号を入力するための端子であっ
て、入力端子３００から入力された制御信号は抵抗３０
３を介して入力バッファ３０５へ入力される。抵抗３０
３と入力バッファ３０５の間の点に、コンデンサ３０４
が接地電位部との間に接続されている。抵抗３０３とコ
ンデンサ３０４とによりフィルタ回路が構成されてお
り、入力回路３１０に入力される制御信号中のサージノ
イズを減衰させることを目的としている。入力端子３０
０と抵抗３０３の間に接続されているダイオード３０１
とダイオード３０２は、制御信号中に混入したサージノ
イズをクランプするためのサージクランプ回路を形成し
ている。ダイオード３０１のカソードは電源３０７に接
続してあって、この電源の電圧を越えるノイズ電圧が印
加された場合には、ノイズの電流を電源３０７にバイパ
スし、入力バッファ３０５に印加される電圧が上がり過
ぎないように抑制する。また、ダイオード３０２のアノ
ードは接地電位部（ＧＮＤ）に接続され、ＧＮＤ電圧よ
り低いノイズが印加された場合にはＧＮＤへ負電流をバ
イパスして、入力バッファ３０５に印加される電圧が下
がり過ぎないように抑制する。入力バッファ３０５は、
入力される制御信号の電圧を、所定のしきい値電圧との
高低に対応して信号を再生し出力する機能を備え、入力
バッファの出力はＢ点３０６の端子で観測できる構成と
なっている。

【０００３】図７の回路の作用を図８を用いて説明す
る。図８は上記従来例の作用を説明するための波形図で
あって、最上段に示すサージ波形４００は入力端子３０
０に入力される制御信号４０１と、それに混入している
サージノイズ４０３、４０４の印加タイミングを示し、
第２段に示す入力波形４０７は、入力端子３００に入力
される波形を示し、第３段に示すＡ点波形４１０は、サ
ージノイズをフィルタで抑制した後のＡ点３１１の波形
を示し、最下段に示すＢ点波形４２０はＢ点３０６で観
測される入力バッファ３０５の出力波形を示している。
各図とも電圧を縦軸にとり、時間を横軸にとって波形を
示している。サージ波形４００において、信号波形４０
１と信号波形４０２は、それぞれ、信号電圧のロウレベ
ルとハイレベルを示し、波形４０３と波形４０４はサー
ジノイズの波形を示す。サージ波形４０３、４０４は一
定の周期を持つ交流波形から成り、サージ電圧は一定の
半減期で中心振幅に向かって減衰するサージノイズであ
る。入力波形４０７において、Ｖ１電圧４０８とＶ２電
圧４０９はクランプ電圧であって、Ｓ１期間４０５とＳ
２期間４０６はそれぞれクランプ後のサージノイズの波
形を示し、入力された信号の電圧はＶ１電圧４０８とＶ
２電圧４０９の範囲内にあることを示す。Ａ点波形４１
０において、しきい値電圧４１２は入力バッファ３０５
のしきい値電圧であって、信号波形４１３はサージノイ
ズによる入力信号の変化の様子を示す波形で、電圧４１
４と電圧４１７は、それぞれ、サージ印加期間であるＳ
１期間４０５とＳ２期間４０６の期間中、抵抗３０３と
コンデンサ３０４からなるフィルタによりサージが平均
化され、入力バッファ３０５のしきい値電圧４１２の近
くまで変化することを示しており、しきい値電圧４１２
と信号波形の交点を、交点Ａ４１５、交点Ｂ４１６、交
点Ｃ４１８、交点Ｄ４１９で示し、これらの交点での電
圧に対応して、入力バッファ３０５は出力する。Ｂ点波
形４２０において、Ｔ１期間４２１は前記交点Ａ４１５
と交点Ｂ４１６における電圧による信号の歪みを示し、
Ｔ２期間４２２は前記交点Ｃ４１８と交点Ｄ４１９にお
ける電圧による不要パルスの発生を示す。以上説明した
ように、従来例では、入力信号に印加されたサージノイ
ズは固定したクランプ電圧でスライスされるため、サー
ジ印加期間の平均電圧は必然的に入力バッファのしきい
値電圧付近に移動し、パルスの歪みや不要パルスが発生
するため、抵抗３０３とコンデンサ３０４による時定数
を大きく設定し、スルーレートを遅くすることによりサ
ージノイズによるパルス歪みや不要パルスの発生を抑え
ることが必要となるが、スルーレートを遅くすると、従
来例の適用範囲がスイッチ信号等の比較的遅い周期で電
圧が変化する入力回路に限定され、高速通信回路等の信
号速度が早い入力段に適用すると信号波形が鈍り過ぎ、
正常に受信ができなくなるという問題が発生する。よっ
て、高速通信回路のサージノイズ対策としては通信媒体
にシールド線を用いることが必要になり原価高の要因と
なるという別の問題が生ずる。

【０００４】更に他の問題について従来例図１０により
説明する。図１０は、自動車内の多重通信システムを構
成している複数通信ユニット中の１ユニットの通信部回
路を示す図である。図中、ＩＣは通信ＩＣ、ＲＥＧはポ
テンシャルレギュレータ、Ｒｘは通信ＩＣ内の受信バッ
ファ、Ｔｒ-Ｐは通信ＩＣ内の送信用ｐ−ＭＯＳＦＥ
Ｔ、Ｔｒ-Ｎは通信ＩＣ内の送信用ｎ−ＭＯＳＦＥＴ、
Ｄ１、Ｄ２は上記従来例の場合と同様なサージクランプ
用ダイオード、Ｄ３、Ｄ４は電流パス対策用ダイオー
ド、ＳＷ１、ＳＷ２は電源（１２Ｖ，ＧＮＤ）オン／オ
フスイッチ、Ｄ５、Ｄ６は寄生ダイオードである。ＳＷ
１とＳＷ２が共にオンであれば、ＲＥＧによりＩＣ電源
が供給され、通信可能な状態になる。ＩＣ内部について
説明すると、ＲｘはコンデンサＣ１と抵抗Ｒ１を介して
通信信号を入力する受信バッファであり、Ｔｒ-ＰとＴ
ｒ-Ｎは送信時にそれぞれオン／オフすることにより送
信波形を作り出す出力トランジスタで、それぞれＤ３、
Ｄ４を経由して、更にＲ２とＣ２よりなるフィルタ回路
を介して、上記受信バッファと共に信号入出力端子に接
続されている。いま、複数の通信ユニットが通信線を介
して通信を行なっていると仮定し、任意の１ユニットだ
けの電源が切断された場合の、他の正常なユニットへの
影響について説明する。ＳＷ１がオンからオフになると
ＲＥＧへの１２Ｖ供給はなくなり、ＩＣへのＶｄｄ供給
ラインは約０Ｖとなり、ＩＣは通信動作が行なえなくな
る（モード１）。また、また他のユニットが送信する通
信信号は、モード１のユニットの入出力端子に吸い込ま
れるように、Ｄ１からＶｄｄライン〜ＲＥＧ（又はＩ
Ｃ）〜ＧＮＤへと抜け、通信信号の波形の振幅は小さく
なる。ＳＷ１はオン、ＳＷ２がオフになると、１２Ｖの
電圧はＲＥＧの出力であるＶｄｄラインをそのまま抜け
てしまい、Ｖｄｄラインの電圧は１２Ｖとなり、さらに
ＩＣ内部（又はＲＥＧ内部）を抜けてユニット内のＧＮ
Ｄラインにも１２Ｖの電圧が現れる（モード２）。モー
ド２においては、正常なユニットの出力する通信波形の
振幅は、所定の電圧以上となり、モード１においては前
述の如く振幅が小さくなり、通信の品質を低下させる
（通信エラー、誤データの受信等の通信不良の発生）と
いう問題が生ずる。モード１とモード２ではＤ１とＤ２
により通信時に電流が故障したユニットに流れてしまう
為、正常な通信波形に影響を与える。Ｄ３とＤ４は同様
の故障時にＤ５又はＤ６を介して両電源ラインに電流が
流れないようにするものである。

【０００５】

【発明が解決しようとする課題】本発明は上記従来の技
術の問題点を解消し、パルスの歪みや不要パルスの発生
が抑制され、しかも時定数の小さいフィルタ回路を用い
ることができるようにしたサージクランプ回路を提供す
ることを課題とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に本発明においては、電子制御ユニットを介して車両各
部を制御するための制御信号を出力する出力ユニットか
ら、制御信号を入力される電子制御ユニットの入力回路
のサージクランプ回路において、前記入力回路内で、制
御信号を電子制御ユニットの入力端子から第１のフィル
タ回路まで導く信号経路上の点と電源または接地電位部
の間に１つ以上のツェナダイオードとコンデンサとを直
列に接続した回路を接続し、前記第１のフィルタ回路の
出力を制御信号として取り出すようにした。さらに、制
御信号を構成する論理値電圧のパルス幅が所定値以上あ
る場合には、第１のフィルタ回路の出力を論理値電圧に
変換し、この論理値電圧が所定時間以上継続すれば、前
記論理値電圧を継続出力させるディジタル的またはアナ
ログ的な構造をもつ第２のフィルタ回路を設け、第１の
フィルタ回路の出力を第２のフィルタ回路に入力し、第
２のフィルタ回路の出力を制御信号として取り出すよう
にした。

【０００７】

【作用】サージノイズ混入時の上下のクランプ電圧の中
心電圧をサージノイズの振幅中心に自動的に移動させ
て、クランプ後のサージ波形の平均電圧をサージノイズ
の振幅中心電圧に安定させることによりパルスの歪みや
不要パルスの発生を抑え、フィルタ回路の時定数を小さ
くすることを可能として、従来のような問題の発生を抑
えた。

【０００８】

【実施例】図１は本発明の第１実施例の構成図である。
入力回路１０９と制御信号を出力する出力バッファ１０
６は信号線１０８により電気的に接続されている。入力
端子１００は出力バッファ１０６が出力する信号を入力
するための端子であって、入力端子１００から入力され
た信号は、フィルタ回路１０４の入力１０３へ入力され
る。この入力１０３と入力端子１００の中間点に、ツェ
ナダイオード１０１のカソードを接続し、さらに此のツ
ェナダイオード１０１にコンデンサ１０２を直列に接続
し、コンデンサ１０２の他端をＧＮＤに接続する。Ｃ点
１０７はコンデンサ１０２の電圧の観測点であって、ツ
ェナダイオード１０１のツェナ電圧を出力バッファ１０
６の出力する電圧よりも高く設定し、Ｃ点１０７の電圧
に、ツェナダイオードのツェナ電圧、順方向電圧が、そ
れぞれ加算されて、クランプ電圧が生成されるように構
成されている。フィルタ回路１０４は入力端子１００に
入力される信号のサージノイズ除去を行うフィルタ回路
であって、出力１０５はフィルタ回路１０４の出力であ
る。

【０００９】図２は本発明回路にサージノイズが印加さ
れた時の波形図であって、最上段に示すサージ波形２０
０は、入力信号にサージノイズが印加されるタイミング
を示す波形図で、第２段目に示すＣ点電圧２２４は、コ
ンデンサ１０２の平均電圧波形を示し、第３段目に示す
入力波形２１０は、入力端子１００における入力信号と
本発明サージクランプ回路によりクランプした後のサー
ジノイズの波形を示し、最下段に示すフィルタ出力２１
８は、フィルタ回路１０４の出力である出力１０５の波
形を示す。サージ波形２００において、Ｖｚ電圧２０１
はツェナダイオード１０１のツェナ電圧を示し、またＶ
ｆ電圧２０３はツェナダイオード１０１の順方向電圧を
示す。波形２０２は入力信号を示す。波形２０６、波形
２０９はサージノイズで、サージ波形２０６は入力信号
がハイ電圧時に印加されサージの振幅中心は入力信号の
ハイ電圧にあり、サージ波形２０９は入力信号がロウ電
圧時に印加されサージ波形の振幅中心はロウ電圧にあ
る。＋サージ範囲２０４、２０７はＶｚ電圧２０１で示
すクランプ電圧以上のサージノイズが電流としてコンデ
ンサ１０２を介してＧＮＤに流れる範囲を示し、また、
−サージ範囲２０５、２０８はＶｆ電圧２０３で示すク
ランプ電圧以下のサージノイズが電流としてコンデンサ
１０２を介してＧＮＤより流れる範囲を示す。

【００１０】Ｃ点電圧２２４の波形において、波形２２
５はサージノイズの印加によりコンデンサ１０２の平均
電圧が変動することを示しており、コンデンサ１０２の
初期電圧が０Ｖとすると、サージ波形２０６印加直後の
Ｖｚ電圧２０１はＶｆ電圧２０３よりサージノイズの中
心振幅近くにあり、＋サージ範囲２０４と−サージ範囲
２０５の電流比は、＋サージ範囲２０４の電流の方が多
いため、Ｃ点電圧１０７の電位がプラス側へ上昇する。
飽和電圧２２６はサージ印加時のＣ点電圧１０７の上昇
限であって、飽和電圧２２６は、＋サージ範囲２０４と
−サージ範囲２０５のコンデンサ１０２に流れる電流比
が１に等しくなる電圧まで上昇する。入力信号がハイ電
圧からロウ電圧になると、コンデンサ１０２に溜った電
荷はツェナダイオード１０１を介して出力バッファ１０
６に流れ込みツェナダイオード１０１の順方向電圧であ
る電圧２２８までコンデンサ１０２は放電する。

【００１１】次にサージ波形２０９において、サージの
振幅中心はロウ電圧にあり、Ｖｆ電圧２０３がサージの
振幅中心に近いのでＣ点電圧１０７は負電圧に移動し、
＋サージ範囲２０７と−サージ範囲２０８での電流比が
１に等しくなる電位である飽和電圧２３０までＣ点電圧
１０７は下降する。入力波形２１０において、Ｖｚ電圧
２１１とＶｆ電圧２１２は、ツェナダイオード１０１の
ツェナ電圧と順方向電圧からなるクランプ電圧であり、
サージ波形２０６の印加によりＣ点電圧１０７が上昇
し、Ｖｚ電圧２１１とＶｆ電圧２１２はＶｚ’電圧２１
３とＶｆ’電圧２１５に移動し、サージ波形２０９の印
加時にはＣ点電圧１０７は負電圧に下降し、Ｖｚ’電圧
２１３とＶｆ’電圧２１５は、Ｖｚ”電圧２１６とＶ
ｆ”電圧２１７に移動する。Ｖｚ’電圧２１３とＶｆ’
電圧２１５からなるクランプ電圧とＶｚ”電圧２１６と
Ｖｆ”電圧２１７からなるクランプ電圧は、それぞれの
サージ波形の＋サージ範囲２０４、２０７と−サージ範
囲２０５、２０８の正負電流がが等しくなる電圧値とな
ることにより、それぞれのクランプ電圧の中間電圧はサ
ージの振幅中心にあり、よってクランプ後のサージ波形
の平均電圧はそれぞれのサージの振幅中心にある。また
サージ波形の印加によるＣ点電圧１０７が前記飽和電圧
に達するまでの時間をそれぞれＴｐ時間２２７とＴｄ時
間２２９で示すと、Ｔｐ時間２２７とＴｄ時間２２９は
コンデンサ１０２の静電容量とコンデンサ１０２に流れ
る電流経路のインピーダンスとサージノイズのバースト
周期とツェナダイオード１０１のツェナ電圧によって決
定される。

【００１２】フィルタ出力２１８の波形において、波形
２２０は前記入力波形２１０における波形２１４をフィ
ルタ回路１０４によりフィルタされた波形であり、しき
い値２１９はフィルタ回路の出力１０５以降に接続され
る回路が有するものである。Ｔｐ時間２２７とＴｄ時間
２２９は前記クランプ電圧の中間電圧がサージの振幅中
心に到達するまでの時間であるから、Ｔｐ時間２２７は
パルス歪み２２１を発生させ、Ｔｄ時間２２９は不要パ
ルス２２２を発生させるが、しきい値２１９に達しない
ようにコンデンサ１０２の静電容量を設定することによ
りパルス歪み２２１と不要パルス２２２を小さくするこ
とができる。

【００１３】本発明におけるパルス歪み幅と不要パルス
幅はＴｐ時間２２７とＴｄ時間２２９により決定される
が、コンデンサ１０２の静電容量を小さくすることによ
り、Ｔｐ時間２２７とＴｄ時間２２９を小さくすること
が可能であり、よってフィルタ回路１０４の時定数を小
さく設定でき、入力信号に大きな影響を与えることなく
サージノイズを除去することが可能である。図７に示し
た既述の従来例においても抵抗３０３とコンデンサ３０
４の時定数を上げることによりパルス歪み及び不要パル
スの発生を抑えることが可能であるが、従来例において
はパルスの歪み幅と不要パルス幅はサージノイズの印加
時間であるＳ１時間４０５とＳ２時間４０６にほぼ等し
く、本発明を実施した場合よりも大きな時定数を必要と
するため信号自体が大きく鈍ることになる。

【００１４】なお、本実施例でツェナダイオードのツェ
ナ電圧：５．５Ｖ、順方向電圧Ｖｆ：０．６Ｖのものを
用い、コンデンサの静電容量：０．０１μＦ（〜０．０
２μＦ）にすると、図２のＴｐ時間は１０μｓになる。
因みに、信号オンの時間は１２〜２４μｓ程度である。
またＲＣフィルタには通常Ｒ：１００ｋΩ、Ｃ：８ｐＦ
が用いられる。また、ツェナダイオードで設定されたク
ランプ電圧によりクランプ電圧範囲内の入力信号はコン
デンサに継続的には電流を流さないが、クランプ電圧を
越えるノイズ等はコンデンサに継続的に電流を流す。よ
って入力信号は減衰しないが、クランプ電圧を越えるノ
イズは減衰する。

【００１５】以上説明してきたように、本実施例ではク
ランプ回路を、１つ以上のツェナダイオードとコンデン
サを直列に接続した回路を、入力端子と電源またはＧＮ
Ｄの間に挿入する構成とし、サージ印加時にサージの振
幅中心へクランプ電圧の中間電圧を自動的に移動させて
サージノイズによるパルス歪み及び不要パルスの発生を
抑制し、フィルタ時定数を信号波形に影響を与えない程
度にまで小さく設定することを可能にしたため、高速で
信号を受信する機器に適用することができ、高価なシー
ルド線を用いないでもサージノイズによる動作不良と故
障を防止でき、また、信号波形を減衰させることなくサ
ージノイズを減衰できるという効果が得られる。図７に
示した従来例ではダイオード３０１、３０２のサージ電
流に対する許容電流値を無限大（実際には必ず有限であ
るが）としているが、通常のダイオードでサージクラン
プを行う従来例でも、図９に示す例のように、入力端子
とサージクランプ用ダイオードＤ１、Ｄ２の間に抵抗Ｒ
を挿入して、ダイオードに流れる電流を制限し、ダイオ
ードの破壊および劣化を防止する工夫をしているものが
ある。本発明を実施する際にも、入力端子からツェナダ
イオードによるクランプ回路の接続点までの間にツェナ
ダイオードの耐電流量に応じた保護抵抗を挿入すること
がある。

【００１６】上記第１実施例に対して説明する図２で
は、フィルタ出力２１８のパルス歪み２２１と不要パル
ス２２２は、しきい値２１９にまで達していないことに
なっているが、第１実施例では、温度または電源電圧等
の変動によるフィルタ回路１０４の時定数の変化やしき
い値２１９の変化による影響については考慮されておら
ず、温度または電源電圧の変動などによりパルス歪みや
不要パルスがしきい値２１９に達する程度に大きくな
り、そのためにパルス歪みや不要パルスがロジック信号
を生成した場合には、ロジック信号にパルス歪みと不要
パルスの影響による誤ったロジック信号が混入したこと
になり、フィルタ回路１０４以降のロジック信号に含ま
れるパルス歪みと不要パルスに起因する誤信号により誤
動作するという第２の問題点が存在する。上記第２の問
題点を解決するための本発明の第２実施例を図３と図４
により説明する。図３は第２実施例の構成図で、第１実
施例の構成をもとにして、フィルタ回路６００の出力
に、入力される信号が所定時間同じ電圧で継続すれば其
の入力信号を出力に反映させる（途中で所定時間よりも
短い時間だけ電圧が低下したり又は上昇したりすること
があっても、それを無視してそれまでと同じ電圧を継続
して出力する）ディジタル的あるいはアナログ的な構造
を有する第２のフィルタ６０３を接続し、フィルタ回路
６００は第１実施例で用いたフィルタ回路１０４と同じ
フィルタ回路とし、フィルタ回路６００の出力はＢ点６
０１を経由して第２のフィルタ６０３の入力６０４に接
続され、第２のフィルタ６０３の出力６０５は観測点の
Ｄ点６０２に接続される構成となっている。

【００１７】図４は第２実施例の作用を説明するための
波形図であって、Ｂ点波形７００はＢ点６０１の波形を
示し、ロジック波形７０５は第２のフィルタ回路６０３
に入力された信号が入力しきい値によりロジック電圧に
変換された後の波形を示し、Ｄ点波形７１０は第２のフ
ィルタの出力Ｄ点６０２の波形を示している。Ｂ点波形
７００の波形図において、波形７０１は第１のフィルタ
回路６００の出力波形であって、しきい値７０２は第２
の（ディジタル）フィルタ回路６０３の入力しきい値
で、フィルタ回路６００のフィルタ時定数の不足による
パルス歪み７０３と不要パルス７０４がディジタルフィ
ルタ６０３の入力しきい値７０２と交差している。ロジ
ック波形７０５の波形図において、波形７０６は、上記
パルス歪み７０３と不要パルス７０４とは、上記のよう
に、入力しきい値７０２と交差しているため、パルス歪
み７０８と不要パルス７０９を含んだロジック波形とな
り、サージノイズが完全には除去されていない状況を示
している。パルス歪み７０８のパルス幅と不要パルス７
０９のパルス幅より、第２のフィルタ回路６０３の機能
に関する上記定義で述べた所定時間の方が長ければ、パ
ルス歪み７０８と不要パルス７０９は無視され、第２の
フィルタ回路の出力には反映されない。即ち、第２のフ
ィルタ回路６０３によって周辺環境の変化による耐サー
ジノイズ性の変動を抑制することが可能になる。

【００１８】図４におけるＤ点波形７１０の波形７１１
は、第２のフィルタ回路６０３によりパルス歪み７０８
と不要パルス７０９が除去されていることを示し、ｄ１
時間７１２とｄ２時間７１３は、第２のフィルタ６０３
の上記所定時間に相当し、且つ応答遅れ時間を示す。第
１実施例について述べたように、この図３に示した第２
実施例でも、サージクランプ回路に用いるツェナダイオ
ードの許容電流値に応じてツェナダイオードの保護用と
して入力端子からサージクランプ回路のツェナダイオー
ドの接続点に至る経路の途中に保護抵抗を挿入すること
がある。

【００１９】次に図５と図６を用いて本発明の第３実施
例について説明する。図５は第３実施例の構成図で、本
実施例では図３に示した第２実施例を基本にして、第２
実施例におけるツェナダイオードの代りにバリスタを用
いている。第３実施例の入力回路８０９は制御信号を出
力する出力バッファ８０６と信号線８０８により接続さ
れている。入力端子８００は出力バッファ８０６が出力
する信号を入力するための端子で、この端子から入力さ
れた信号はフィルタ回路８０４の入力８０３に入力され
るが、この信号経路配線の途中に、バリスタ８０１とコ
ンデンサ８０２を直列接続したサージクランプ回路の、
バリスタ８０１の一端が接続されており、バリスタ８０
１の他端はコンデンサ８０２の一端に直列接続され、コ
ンデンサ８０２の他端はＧＮＤに接続されている。Ｃ点
８０７はコンデンサ８０２の電圧の観測点で、バリスタ
８０１のバリスタ電圧は出力バッファ８０６が出力する
信号電圧よりも高く設定し、Ｃ点８０７の電圧がバリス
タ８０１のバリスタ電圧に加算されてクランプ電圧が生
成される。フィルタ回路８０４は入力端子８００に入力
される制御信号からサージノイズを除去するフィルタ回
路であって、出力８０５はフィルタ回路８０４の出力で
ある。

【００２０】図６はサージノイズが印加された時の第３
実施例の作用を説明するための波形図である。サージ波
形９００は入力制御信号とサージノイズの印加タイミン
グを示す波形で、Ｃ点電圧９２４はコンデンサ８０２の
平均電圧の波形を示し、入力波形９１０は入力端子８０
０における入力信号とクランプ後のサージノイズの波形
を示し、フィルタ出力９１８はフィルタ回路８０４の出
力である出力８０５の波形を示す。サージ波形９００に
おいて、Ｖｚ電圧９０１はバリスタ８０１の正のバリス
タ電圧を示し、Ｖｆ電圧９０３はバリスタ８０１の負の
バリスタ電圧を示す。波形９０２は入力信号を示す。波
形９０６、９０９はサージノイズを示し、サージ波形９
０６は入力信号がハイ電圧時に印加され、サージ波形９
０６の振幅中心は入力信号のハイ電圧にあり、サージ波
形９０９は入力信号がロウ電圧時に印加され、サージ波
形９０９の振幅中心はロウ電圧にあり、＋サージ範囲９
０４、９０７はＶｚ電圧９０１で示すクランプ電圧以上
のサージノイズが電流としてコンデンサ８０２を介して
ＧＮＤに流れる範囲を示し、また−サージ範囲９０５、
９０８はＶｆ電圧９０３で示すクランプ電圧以下のサー
ジノイズが電流としてコンデンサ８０２を介してＧＮＤ
から流れる範囲を示す。

【００２１】Ｃ点電圧９２４の波形図において、波形９
２５はサージノイズの印加によりコンデンサ８０２の平
均電圧が変動することを示しており、コンデンサ８０２
の初期電圧が０Ｖであるとすると、サージ波形９０６印
加直後のＶｚ電圧９０１はＶｆ電圧９０３よりサージノ
イズの中心振幅近くにあり、＋サージ範囲９０４と−サ
ージ範囲９０５の電流比は、＋サージ範囲９０４の電流
の方が多いため、Ｃ点電圧８０７の電位がプラス側に上
昇する。飽和電圧９２６はサージ印加時のＣ点電圧９０
７の上昇限であって、飽和電圧９２６は、＋サージ範囲
９０４と−サージ範囲９０５のコンデンサ８０２に流れ
る電流の比が１に等しくなる電圧まで上昇する。入力信
号がハイ電圧からロウ電圧になっても前記ロウ電圧を基
準としたバリスタ電圧よりもコンデンサ８０２の電圧が
低ければコンデンサ８０２は放電されない。次にサージ
波形９０９において、サージの振幅中心はロウ電圧にあ
り、＋サージ範囲９０７と−サージ範囲９０８の電流比
は、−サージ範囲９０８の電流の方が多いため、Ｃ点電
圧８０７の電位がコンデンサ８０２の初期電圧である電
圧９２８まで下降する。

【００２２】入力波形９１０の波形図において、Ｖｚ電
圧９１１とＶｆ電圧９１２はバリスタ９０１の正のバリ
スタ電圧と負のバリスタ電圧からなるクランプ電圧であ
り、サージ波形９０６の印加によりＣ点電圧８０７がプ
ラス側に上昇し、Ｖｚ電圧９１１とＶｆ電圧９１２はＶ
ｚ’電圧９１３とＶｆ’電圧９１５に移動し、サージ波
形９０９の印加時にはＣ点電圧８０７は下降し、Ｖｚ’
電圧９１３とＶｆ’電圧９１５はコンデンサ８０２の初
期電圧時の場合の値に移動する。サージ波形９０６とサ
ージ波形９０９印加時のクランプ電圧はそれぞれのサー
ジ波形の＋サージ範囲９０４、９０７と−サージ範囲９
０５、９０８の正負電流が等しくなる電圧値となるので
あるから、それぞれのクランプ電圧の中間電圧はサージ
の振幅中心に在り、よってクランプ後のサージ波形の平
均電圧はそれぞれのサージの振幅中心にある。またサー
ジ波形の印加によりＣ点電圧８０７が前記飽和電圧に達
するまでの時間をそれぞれＴｐ時間９２７とＴｄ時間９
２９で示し、Ｔｐ時間９２７とＴｄ時間９２９はコンデ
ンサ８０２の静電容量とコンデンサ８０２に流れる電流
経路のインピーダンスとサージノイズのバースト周期と
バリスタ８０１のバリスタ電圧によって決定される。

【００２３】フィルタ出力９１８の波形図において、波
形９２０は前記入力波形９１０における波形９１４をフ
ィルタ回路８０４によりフィルタした波形であって、し
きい値９１９はフィルタ回路８０４の出力波形をディジ
タルの論理電圧に変換するためのしきい値電圧である。
しきい値９１９はフィルタ回路８０４の出力８０５以降
に接続される回路が有するものである。Ｔｐ時間９２７
とＴｄ時間９２９は、前記クランプ電圧の中間電圧がサ
ージの振幅中心に到達するまでの時間であるから、Ｔｐ
時間９２７はパルス歪み９２１を発生させ、Ｔｄ時間９
２９は不要パルス９２２を発生させるが、しきい値９１
９に達しないようにコンデンサ８０２の静電容量を小さ
く設定することによって、パルス歪み９２１、不要パル
ス９２２を小さくすることができる。以上のように、第
３実施例も第１実施例と同様な効果を有すると云える。
また、第１実施例について述べたように、バリスタの保
護用として入力端子８００からバリスタとコンデンサを
直列接続したサージクランプ回路の接続点に至る経路の
途中に、バリスタの許容電流値に応じた保護抵抗を接続
することがある。

【００２４】

【発明の効果】以上説明したように本発明によれば、１
つ以上のツェナダイオードとコンデンサを直列接続した
回路を、入力端子と電源またはＧＮＤの間に接続する構
成とし、サージ印加時にサージの振幅中心へクランプ電
圧の中間電圧を自動的に移動させてサージノイズによる
パルス歪み及び不要パルスの発生を抑制し、フィルタの
時定数を信号波形に影響を与えない程度にまで小さく設
定することを可能にしたため、高速で受信する機器に適
用することができ、高価なシールド線を用いないでもサ
ージノイズによる動作不良と故障を防止でき、また、信
号波形を減衰させることなくサージノイズを減衰でき
る。さらに制御信号で論理値を表すために用いているパ
ルスの最小幅が極端に短くなければ、第２のフィルタ回
路を付加設置してサージノイズの影響を更に確実に抑制
することができる。

【図面の簡単な説明】

【図１】本発明第１実施例の構成を説明する図である。

【図２】第１実施例のサージノイズ侵入時の作用を説明
する波形図である。

【図３】本発明第２実施例の構成を説明する図である。

【図４】第２実施例のサージノイズ侵入時の作用を説明
する波形図である。

【図５】本発明第３実施例の構成を説明する図である。

【図６】第３実施例のサージノイズ侵入時の作用を説明
する波形図である。

【図７】従来のサージクランプ回路の一例の構成を説明
する図である。

【図８】同従来例のサージノイズ侵入時の作用を説明す
る波形図である。

【図９】サージクランプ回路のダイオードを保護するた
めの抵抗を付加設置した従来例の構成を説明する図であ
る。

【図１０】自動車内の多重通信システムを構成している
複数通信ユニット中の１ユニットの、従来形のサージク
ランプ回路を用いた通信部回路を示す図である。

【符号の説明】

１００…入力端子 １０１…ツェナ
ダイオード １０２…コンデンサ １０３…第１の
フィルタ回路入力 １０４…第１のフィルタ回路 １０５…第１の
フィルタ回路出力 １０６…出力バッファ １０７…観測点
Ｃ １０８…信号線 １０９…入力回
路 ６００…第１のフィルタ回路 ６０１…観測点
Ｂ ６０２…観測点Ｄ ６０３…第２の
フィルタ回路 ６０４…第２のフィルタ回路入力 ６０５…第２の
フィルタ回路出力 ８００…入力端子 ８０１…バリス
タ ８０２…コンデンサ ８０３…第１の
フィルタ回路入力 ８０４…第１のフィルタ回路 ８０５…第１の
フィルタ回路出力 ８０６…出力バッファ ８０７…観測点
Ｃ ８０８…信号線 ８０９…入力回
路

Claims (3)

【特許請求の範囲】
1. 【請求項１】電子制御ユニットを介して車両各部を制御
   するための制御信号を出力する出力ユニットから、制御
   信号を入力される電子制御ユニットの入力回路のサージ
   クランプ回路において、前記入力回路内で、制御信号を
   電子制御ユニットの入力端子から第１のフィルタ回路ま
   で導く信号経路上の点と電源または接地電位部の間に１
   つ以上のツェナダイオードとコンデンサとを直列に接続
   した回路を接続し、前記第１のフィルタ回路の出力を制
   御信号として取り出すようにしたことを特徴とするサー
   ジクランプ回路。
2. 【請求項２】ツェナダイオードの代りにバリスタを用
   い、バリスタとコンデンサとを直列接続した回路を接続
   したことを特徴とする請求項１記載のサージクランプ回
   路。
3. 【請求項３】第１のフィルタ回路の出力を論理値電圧に
   変換し、この論理値電圧が所定時間継続すれば、前記論
   理値電圧を継続出力させるディジタル的またはアナログ
   的な構造をもつ第２のフィルタ回路を設け、第１のフィ
   ルタ回路の出力を第２のフィルタ回路に入力し、第２の
   フィルタ回路の出力を制御信号として取り出すようにし
   たことを特徴とする請求項１または２記載のサージクラ
   ンプ回路。