JPH0729318A - データ記憶システムにおけるトラックスキュー許容限界獲得バースト・シーケンス確認の方法およびシステム - Google Patents

Abstract

(57)【要約】 （修正有） 【構成】 ラッチを使用して、各々関連のトラックに対
するパターンの基準指示を記憶させ、そのラッチ出力を
論理回路で組み合わせて複合バーストパターン・エラー
指示信号を提供する。複数トラックの中でスキューの増
加にもかかわらず、獲得バースト・シーケンスの連続的
な検出が確実となることを保証する獲得に対して通常必
要なものより多数の獲得バースト・シーケンスの正確な
シーケンスの発生に応じて、獲得バースト・シーケンス
特性検出回路も利用して各トラックに対する特性基準指
示を提供する。そして、獲得バースト・シーケンスの検
出と所定数のトラック内で獲得バースト・シーケンスの
充分な特性の指示に応じてのみ選択したモードの操作の
間に獲得バースト・シーケンスの発生を確認する。 【効果】 獲得バースト・シーケンスが確実に確認でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ記憶システムの改
良に関し、特にデータ記憶システムにおいてデータ・ブ
ロックの前あるいは後に続く獲得バースト・シーケンス
の確認方法およびシステムの改良に関する。さらには、
本発明は、増大したトラック・スキューの探索と確認の
方法およびシステムの改良に関する。

【０００２】

【従来の技術】最近のデータ処理システムは、磁気テー
プ記憶システム内にアドレス可能単位としての記録をす
るためにホストプロセッサに接続したデジタル信号記録
装置を使用することが多い。

【０００３】磁気テープ記憶システム内に記録するため
に利用されるシステムの例は、米国特許４、３９３、４
４５（発明者Ｍｉｌｌｉｇａｎ他）；米国特許４、４３
５、７６２（発明者Ｍｉｌｌｉｇａｎ他）；米国特許
４、４７１、４５７（発明者Ｖｉｄｅｋｉｌｌ）；米国
特許４、６０３、３８２（発明者Ｃｏｌｅ他）；米国特
許４、４２３、４８０（発明者Ｂａｕｅｒ他）；米国特
許４、４０３、２８６（発明者Ｆｒｙ他）等がある。上
記特許の各々は、本発明の方法やシステムを実施する際
に有利に使用できる磁気テープ記憶システムに関する記
述がある。

【０００４】こうしたデータ記憶システムでは、実用
上、記録媒体の各データトラックが複数同期キャラクタ
を有することが必要である。この同期キャラクタは、デ
ータが自己同期すると考えられるために必要である。こ
の自己同期がなければ、データはうまく回復できない。
自己同期は通常、データ信号の小さなブロックあるいは
集合の間に種々の同期キャラクタを挿入することにより
行われ、記憶させたデータを正確かつ効率よく回復させ
る。

【０００５】最近のデータ記憶システムでは、データは
通常、同時に複数のトラックに書き込まれる。こうした
複数トラック記録を利用すると、複数のトラックからな
る１グループ内の個々のトラックデータが失われたとし
ても、データの回復に影響を与える種々の必要パラメー
タを決定することが可能である。そのパラメータの１つ
は、複数のデータブロック内の１データブロックの終了
あるいは開始である。通常、ブロック間ギャップ・キャ
ラクタは隣接するデータブロック間に書き込み、そして
獲得バースト・シーケンスを各ブロック間ギャップの直
前、直後に書き込む。

【０００６】獲得バースト・シーケンスは通常、特定の
システムで使用されている実行長さ限定（ＲＬＬ）コー
ド内で許容される最高周波数パターンから構成され、こ
の獲得バースト・シーケンスが各フォーマット済みのデ
ータブロックの初めの位置と最後の位置を作る。この獲
得バースト・シーケンスは、読取り書込み同時（ＲＷ
Ｗ）操作あるいは読取り先行操作の間に、読取り検出器
からクロック獲得回路へパルスの一定の流れを提供する
ために利用される。一度トラック論理が、ブロック間ギ
ャップから獲得バースト・シーケンスへの移動を検出す
ると、位相固定ループ（ＰＬＬ）回路は所定時間、シス
テムクロックがデータパルスの周波数に固定されるよう
に獲得モードにされる。

【０００７】双方向データ記憶システムでは、終了バー
スト・シーケンスは通常、獲得バースト・シーケンスの
逆であり、逆方向読取り操作の際に獲得バースト・シー
ケンスとして同じ機能を果たす。それゆえ、位相固定ル
ープ（ＰＬＬ）回路時間が獲得モードにある際の獲得バ
ースト・シーケンスパターンの完全性は、入力する信号
を正確にロックするシステムクロックの能力に対し極め
て重要であることが明白となる。複数トラックシステム
内の１以上のトラックがこの短い間隔で有効な獲得バー
スト・シーケンスパターンの検出に失敗したなら、クロ
ックは周波数同期を獲得できず、データの流れはこの獲
得バースト・シーケンスに続く同期信号の開始を正確に
検出できない可能性がある。

【０００８】この問題は、テープへの大きなトラック・
スキューを許し、複数のトラックの出力から誘導したグ
ローバルなクロックを使用する記憶フォーマットにおい
て困難が増大する。記憶媒体の交換によりスキューが増
大するので、書込みの際に位相固定ループ回路に対する
ロックを獲得するために利用される獲得バースト・シー
ケンスの一部は、別のシステムの後続する読取り操作で
使用されるものと同一ではなくなる。これは、端から端
のトラック最大スキューが倍になり、全てのトラックが
獲得バースト・シーケンスに入ったことをトラック論理
が判定するまでクロック獲得を開始できないということ
の結果として生じる。したがって、トラック・スキュー
が大きくなるほど獲得バースト・シーケンスの確認が困
難になる。というのは、獲得バースト・シーケンスの検
知が、許容できる特性に対しバーストの書込みの間に前
もって検査しなかった獲得バースト・シーケンスの範囲
で、初めのトラックの獲得バースト・シーケンスにさら
に発生するからである。結局、名目の獲得間隔に続いて
生じる獲得バースト・シーケンスのその部分が不完全な
ら、書込みされたばかりのデータブロックの読取り能力
は下がることになる。

【０００９】

【発明が解決しようとする課題】それゆえ、各トラック
に対する完全な獲得バースト・シーケンスを求めること
なく、増大したトラック・スキューにかかわらず、獲得
バースト・シーケンスが確実に確認できる方法およびシ
ステムの必要性があることは明白である。したがって、
本発明の主たる目的は改良されたデータ記憶システムを
提供することである。また、別の目的はデータ記憶シス
テムにおいてデータブロックの前あるいは後に続く獲得
バースト・シーケンスの確認をするための改良された方
法およびシステムを提供することである。さらに、別の
目的は、増大トラック・スキューの許容限界であるデー
タ記憶システム内の獲得バースト・シーケンスの確認を
するための改良された方法およびシステムを提供するこ
とである。

【００１０】

【課題を解決するための手段】上記課題は以下に説明す
る本発明の方法およびシステムにより達成される。すな
わち、複数のトラックデータ記憶システムにおいて各デ
ータブロックの前後のマルチビット獲得バースト・シー
ケンスを検出し、確認するための方法およびシステムで
ある。獲得シーケンス・パターン検出回路を利用して、
獲得バースト・シーケンス・ビットの選択数の正確なシ
ーケンスの発生に応じて獲得バースト・シーケンス検出
の指示を提供する。ラッチを使用して、各々関連のトラ
ックに対するパターンの基準指示を記憶させ、そのラッ
チ出力を論理回路で組合せて複合バーストパターン・エ
ラー指示信号を提供する。複数トラック間のスキューの
増加にもかかわらず、獲得バースト・シーケンスの連続
的な検出が確実となることを保証する獲得に対して通常
必要とされるより多数の獲得バースト・シーケンスの正
確なシーケンスの発生に応じて、獲得バースト・シーケ
ンス特性検出回路も利用して各トラックに対する特性基
準指示を提供する。そして、獲得バースト・シーケンス
の検出と、あらかじめ決めた数のトラック内で獲得バー
スト・シーケンスの充足した特性を有する指示に応じて
のみ選択した操作モードの間に、獲得バースト・シーケ
ンスの発生を確認する。

【００１１】

【実施例】添付の図面を参照にして、本発明の方法およ
びシステムを説明する。図１には、本発明の方法および
システムを利用したデータ記憶システムの概略説明図を
示す。同図において、ホスト中央処理装置１０を有する
データ処理システムは１以上の記憶システムを接続して
いる。この記憶システムは、ＩＢＭモデルＮｏ. ３４８
０、３４９０あるいは３４９０Ｅ磁気テープシステムの
ようなテープ記憶システムを利用して実施される。説明
の簡略化のために、図１では単一のホストＣＰＵとテー
プ記憶システムを示してある。すなわち、ホストＣＰＵ
１０は制御装置１２と１以上の磁気テープ記録再生装置
２０に接続し、これら装置を制御する。

【００１２】図示のように、制御装置１２はチャンネル
・アダプタ１４を介してホスト中央処理装置１０に接続
した指令ユニット１６を有し、ホストＣＰＵ１０からの
指令を受けて記憶装置２０の機械的操作を制御する。指
令ユニット１６も、データ・フォーマット制御１８と読
み書き制御２４を介してチャンネル・アダプタ１４とテ
ープ３４間のデータの流れを制御する。

【００１３】図１に示すように、テープ記憶装置２０
は、磁気テープ媒体の操作を制御するための動作制御２
２と、テープパス２６内の磁気トランスデューサ・ヘッ
ド２８に対する操作用の読み書き両回路を有する読み書
き制御２４から構成する。テープパス２６は、テープ供
給リールを内部に有するテープカートリッジ３０と、公
知のモータであるテープ巻き取りリール３２から成る。
そして、制御システムは磁気テープ３４をヘッド２８に
対し通過移動させ、データをテープ３４に書込んだり、
読取ったりするために利用する。本発明の方法およびシ
ステムによるデータ内の獲得バースト・シーケンスの位
置および特性は、詳細は後述するようにデータ・フォー
マット制御１８に含まれるパターン検出回路と特性検出
回路の両方を使用して得られる。

【００１４】図２には、図１のデータ記憶システムのデ
ータ・フォーマット制御回路１８の高水準のブロック図
を示してある。同図によれば、テープ３４から得たデー
タは読み書き制御２４を介してトラック論理４０で検出
される。このトラック論理４０は位相固定ループ（ＰＬ
Ｌ）とグローバルクロック回路を有する。グローバルク
ロック回路は、トラック上のデータに対するビット同期
を各個別トラックが獲得することができるように利用さ
れる獲得期間において獲得バースト・シーケンスに個別
トラッククロックをロックするために使用される。獲得
バースト・シーケンスの検出は、トラック論理４０の非
同期パターン検出回路を利用して、同業者に公知の方法
によって行われ、個別トラックによる獲得バースト・シ
ーケンスの検出はトラック投票論理５０に入力させる。
トラック投票論理５０は獲得バースト・シーケンスが検
出されたことの指示を生成するために利用される。獲得
バースト・シーケンスは通常、バイトの繰り返しパター
ンであり、変調され調整された際に獲得バースト・シー
ケンスとしてデータ・フォーマット制御回路１８内で認
識される独特のビットの反復パターンを生成する。

【００１５】ブロック間ギャップ（ＩＢＧ）が一度検出
されると、このシステムは獲得バースト・シーケンスの
検出を試み始める。獲得バースト・シーケンス検出回路
はリセットされ、獲得バースト・シーケンスの検出が獲
得バースト・シーケンスパターン確認テストとともに開
始する。このテストは各トラックに関連したパターンエ
ラーラッチを事前設定し、その後、検出に要する間隔数
よりいくぶん大きい獲得バースト・シーケンスパターン
の正確なシーケンスの発生に応じてのみ、そのラッチを
リセットすることにより行われる。これらラッチの各出
力を論理的に組み合わせて、将来の検出目的用の獲得バ
ースト・シーケンスの検出に近い充分な量の獲得バース
ト・シーケンスの正確なパターンが無いことを示す組合
せバーストエラー指示信号を形成する。

【００１６】次に、本発明の重要な特徴によれば、トラ
ック総数のあらかじめ決めた数に対して獲得バースト・
シーケンスの検出が発生すると、タイマーが始動する。
そのタイマーは、全てのトラックがその獲得バースト・
シーケンスに適合できるようにした継続時間を有する。
その後、トラック投票論理５０から１００％バースト投
票が達成されたか、このタイマーの設定時間が終了する
と、バースト特性試験がバースト特性試験回路４８を利
用して行われる。獲得バースト・シーケンス特性は、こ
のシステム内の各トラックに対し検出ラッチをプリセッ
トし、その後そのラッチを獲得バースト・シーケンスの
間隔の選択した数のシーケンスにエラーが発生した時に
のみ応じてリセットして決定する。

【００１７】さらに詳細に説明すると、読み書き同時
（ＲＷＷ）操作に設定されている時、記憶媒体の交換、
あるいは、その中に記憶されているデータの衰退の結果
として生じる獲得バースト・シーケンスエラーを避ける
ために、獲得バースト・シーケンスの特性は高度でなく
てはならない。したがって、本発明の重要な特徴によれ
ば、獲得バースト・シーケンスの特性は獲得に通常要す
る時間を過ぎた時間に対して決定される。この延長時間
は以下のように計算される。読み書き同時（ＲＷＷ）操
作の際に利用されないが、記憶媒体の交換によって発生
するトラックのスキュー増加の結果として獲得用に連続
的に使用される獲得バースト・シーケンスの範囲内の各
トラックにその獲得バースト・シーケンスの特性がある
か確認する。

【００１８】このように一度検出した獲得バースト・シ
ーケンスを、その検出に続いてすぐに発生する正確なバ
ースト・シーケンスパターンの部分の存在に対して試験
をおこない、また、１トラックベース上での獲得に通常
必要なものより長い時間に対する獲得バースト・シーケ
ンスの特性について、バースト特性状態を試験し、エラ
ー回復あるいは再書込み処置を指示するのに利用可能で
あるか調べる。そして、個別トラックのエラーラッチの
出力も論理的に組合せ、バーストエラーを避けるために
必要なしきい値を全てのトラックが満たすことを示す組
合せバーストエラー信号を形成する。このバーストエラ
ー信号を、バースト特性試験回路４８の個々のトラック
出力と共に、バースト状態収集レジスタ４６に記憶させ
る。

【００１９】図２に示すように、マイクロプロセッサ・
インターフェース５４を使用して獲得バースト特性回路
を指令ユニットに接続し、読取りデータ流の割り込みラ
インを設けて、隣接するデータブロック間に発生するブ
ロック間ギャップ（ＩＢＧ）の間にこのバースト状態の
情報をバースト状態収集レジスタ４６にアクセスする指
示をだす。

【００２０】図２の制御論理４４は、システムクロック
５２と共に、上述した方法で獲得バースト・シーケンス
の特性を確定するために使用する種々のタイミングの開
始と終了を制御する役目を果たす。さらに、詳細に説明
するように、獲得バースト・シーケンスが各データブロ
ックに続いて対称的な形状で存在する記憶フォーマット
において、このいわゆる「終了」バースト・シーケンス
も特性について調べられ、また、データを逆方向に読取
ることを可能とするシステムでは、獲得バースト・シー
ケンスが有効ではない、あるいは充分な特性を有してな
い時に、逆読取り操作に対するビット同期を獲得するた
めに利用される。

【００２１】図３には、本発明の方法およびシステムで
使用されるテープデータ・フォーマットの説明図を示
す。データブロック６０が示されており、ブロック間ギ
ャップ・キャラクタ（図示せず）に続く獲得バースト・
シーケンス６２を有する。図３に示したフォーマットに
よれば、データブロック６０内のバーストと同期キャラ
クタの各々はデータブロック内のその位置に対して対称
であり、データは前方または後方のどちらからでも読み
取れる。したがって、獲得バースト・シーケンス６２は
データブロック６０の開始点と終了点の両方に存在す
る。

【００２２】獲得バースト・シーケンス６２の後続は固
有の同期キャラクタであり、たとえばデータの開始を示
すために使用する前方同期キャラクタＦＳＣ１である。
この後に、共通の再同期キャラクタ６８によって各々が
分けられた８個のデータ・セグメント６６が続く。続い
て、再同期バースト７０を設け、個別のトラック読取り
クロックが物理ブロック内でビット同期を獲得すること
を可能とする。これらの再同期バースト７０は個々のト
ラックを再同期可能とするように作られているので、全
てのトラックが同時にこれらの再同期バーストを読取る
必要性はない。したがって、再同期バースト７０は通
常、獲得バースト・シーケンス６２より短いパターンで
ある。図示のように、各再同期バースト７０は前方同期
キャラクタの後に続き、後方同期キャラクタの前に続
く。

【００２３】次に、第２固有同期キャラクタ、前方同期
キャラクタ２（ＦＳＣ２）７２が再同期バースト７０に
続いて発生する。同様に、第３固有同期キャラクタ、前
方同期キャラクタ３（ＦＳＣ３）７４が次の再同期バー
スト７０に続く。図示した本発明の実施例では、５個目
までの固有前方同期キャラクタは、前方および後方の両
方からデータを読取ることが可能なシステムを支援する
ように規定される。これら５個の固有前方同期キャラク
タおよび５個の固有後方同期キャラクタは、データの物
理ブロックの開始点あるいは終了点の近似に関する情報
を提供する。以下、詳細に説明するように、この後方同
期キャラクタは物理ブロックの終了点から開始して数え
られ、その対照物と正確に逆となるように規定される。

【００２４】このようにして、同期キャラクタの同一な
シーケンスが物理ブロックが読取られる方向に関係なく
データブロック内で検出される。さらに、その物理デー
タブロック内の相対的位置の決定は、読取られる特定の
同期キャラクタを決定することによっておこなわれる。
したがって、上記固有前方同期キャラクタの一つが読取
られていると、読取り装置はデータブロックの開始点近
くにある。同様に、固有後方同期キャラクタの一つが読
取られていると、読取り装置は物理ブロックの終了点近
くにある。この関係は、これらの同期キャラクタの逆の
性質の結果として、ブロックが読取られている方向に関
係なく不動のものである。

【００２５】したがって、データブロック６０の終了点
で、固有後方同期キャラクタ２（ＢＳＣ２）７６が再同
期バースト７０に隣接して設けられる。同様に、後方同
期キャラクタ１（ＢＳＣ１）７８が獲得バースト・シー
ケンス６２の直前に設けられる。これらの固有同期キャ
ラクタが、データブロックのどちらかの端についてこの
データブロック内の読取り装置の相対位置を決定するた
めに使用できることが分かる。もちろん、データブロッ
クのサイズを変えることが可能なシステムのデータブロ
ックの相対的なサイズは、こうした固有同期キャラクタ
の数を増減して適応することができるが、各データブロ
ックは少なくとも単一の固有前方同期キャラクタと単一
の後方同期キャラクタを有することになる。

【００２６】図４および図５には、本発明の方法および
システムを使用できるようにしたデータ記憶システムに
おけるトラックスキューの効果を表す図を示してある。
初めに図４では、獲得バースト・シーケンス６２を１と
０の連続としてあらわしてある。図３に関する説明のよ
うに、この獲得バースト・シーケンスはブロック間ギャ
ップ（ＩＢＧ）に続き、図４に示す実施例では１６列に
分かれたトラックを有する。図示のように、このシステ
ムではトラック「スキュー」は、参照番号８２に近い位
置にあるトラックが参照番号８４に近接したトラックよ
り先に読取られるようになっている。さらに、図３で説
明したように、獲得バースト・シーケンスは参照番号６
４で示される前方同期キャラクタ（ＦＳＣ１）をその後
に続ける。

【００２７】図４で示すように、獲得バースト・シーケ
ンスは参照番号８２に最も近いトラックを初めとしてト
ランスデューサ・ヘッド２８で検出される。全てのトラ
ックが獲得バースト・シーケンスを読取られるように充
分時間が経過した後、獲得タイマーＴａが参照番号８６
で示すように始動する。この時間は、複数トラックの記
録システム内の複数トラックの特定番号による獲得バー
スト・シーケンスの検出に追従する時間を示し、この時
間の間中、トラック論理４０（図２参照）の位相固定ル
ープ（ＰＬＬ）回路を利用してビット同期の獲得を行う
ものである。

【００２８】この獲得時間Ｔａが満了すると、参照番号
８８で示すように延長時間Ｔｅが開始する。この延長時
間は、トラック間の増加スキューや記憶媒体の交換によ
る獲得に利用される可能性がある獲得バースト・シーケ
ンスの部分を示す。本発明の重要な特徴によれば、各ト
ラックが獲得バーストの検出に続いた高品位の獲得バー
スト・シーケンス信号のセグメントを有することを示す
パターン試験を、獲得時間Ｔａと延長時間Ｔｅを通じた
獲得バースト・シーケンス信号の特性を決定する獲得バ
ースト・シーケンス特性試験と組み合わせ、獲得バース
ト・シーケンスの次の検出が複数トラック間に発生する
スキューの増大にもかかわらず確実に行える。上記した
ように、パターン試験と特性試験の結果はバースト状態
収集レジスタ４６（図２参照）に記憶させ、その後、指
令ユニットによってアクセスした時に利用され、エラー
の回復処理や再書込み処理を制御する。

【００２９】図５にはトラック間のスキュー増加の効果
を示す。すなわち、関連のトラック間のスキューは図４
に示された最大許容スキューから倍になっている。これ
は、当業者であれば類推できるように、反対方向に最大
許容スキューを有する２つのデータ記憶システムによっ
て生じるものである。したがって、参照番号８４の獲得
バースト・シーケンスの開始は、参照番号８２近接のト
ラックで獲得バースト・シーケンス検出に続いてかなり
長い時間が経過するまで起きないことになる。

【００３０】その後、参照番号８６で示すようにトラッ
ク論理４０の位相固定ループ（ＰＬＬ）回路を利用して
獲得が生じる時間はいくぶん遅れる。これは上記したよ
うに、ビット同期目的用の獲得は全てのトラックが獲得
バースト・シーケンスに入るまで生じないことによる。
したがって、図４、図５を両方参照した時に、獲得用に
通常用いられるもの以上に選択したビットのシーケンス
用の増強した特性試験の備えが、複数トラック記録シス
テムのトラック間のスキューの増加にもかかわらず獲得
とビット同期が生じることを確実にするために使用され
ることが分かる。

【００３１】図６では、本発明の方法およびシステムに
より実行される終了バースト・シーケンスの確認を説明
するための図を示した。図３で説明したように、参照番
号７８で示した前の後方同期キャラクタ（ＢＳＣ１）は
図３のフォーマットを使用する記憶システムで終了バー
スト・シーケンスより先行する。次に、開始時間遅れＴ
ｏとブロックの終了（ＥＯＢ）タイマーを参照番号９６
と１０２でそれぞれ示すように開始させる。このシステ
ムの全てのトラックが終了バースト・シーケンス内にあ
るようにするため、開始時間遅れＴｏを使用する。ブロ
ックの終了（ＥＯＢ）タイマー１０２を使用して後続の
ブロック間ギャップ（ＩＢＧ）の位置が確実に決定でき
るようにし、追加データがこの記憶媒体内の記録に加え
られるようにする。このタイマーは通常、トラックの選
択数による前の後方同期キャラクタ（ＢＳＣ１）の検出
によって駆動され、次のブロック間ギャップ（ＩＢＧ）
を位置決めする役目をする。

【００３２】次に、時間遅れＴｏが満了すると、参照番
号９８で示す第２遅れ時間Ｔｃの開始となる。この時間
は、獲得バースト・シーケンスの処理に関して説明した
のと同様の方法でバースト特性試験を開始するために使
用される。そして、この遅れ時間は、増加スキューの存
在下での後方読取り操作における獲得のために使用でき
る時間内に、終了バースト・シーケンスの特性を確かめ
るように計算される。

【００３３】その後、この時間の満了により、参照番号
１００で示すようにパターンチェックが開始する。獲得
バースト・シーケンスの処理で説明したのと同様な方法
でこのパターンチェックを使用して、後方読取り操作の
間に検出に利用するため、ブロック間ギャップ（ＩＢ
Ｇ）に隣接した高品位終了バースト・シーケンスの充分
な間隔を各トラックが有することを確実にする。このパ
ターンチェックはブロック１０２で示すブロックの終了
（ＥＯＢ）タイマー遅れが満了すると終了となる。その
後、組み合わせたバーストエラー信号と個別の特性試験
結果をサンプリングし、獲得バースト・シーケンスの処
理で説明したのと同様な方法でバースト状態収集レジス
タ４６（図２参照）に記憶させる。

【００３４】図７には、獲得バースト・シーケンス用の
本発明の方法を説明するフローチャートを示してある。
図示のように、このプロセスはブロック１２０で開始す
るとブロック１２２に進む。ブロック１２２では、読取
り指令が開始したか否かの判定がなされる。ＮＯなら
ば、読取り指令が開始するまでプロセスは単に反復す
る。一度、読取り指令が開始すると、プロセスはブロッ
ク１２４に進み、バースト検出回路のリセットを行う。
これは図２に示したように制御論理４４を利用して行わ
れる。

【００３５】次に、プロセスはブロック１２６に進む。
ブロック１２６では、読取り指令が終了したかどうか判
定する。ＹＥＳなら、プロセスはブロック１２２にもど
り反復し、後続の読取り指令の開始を待つ。あるいは、
読取り指令が終了していない場合には（ＮＯ）、プロセ
スは１２８に進む。ブロック１２８は獲得バースト・シ
ーケンスが検出されたかを判定する。ＮＯなら、すなわ
ち獲得バースト・シーケンスが検出されてない場合、プ
ロセスはブロック１２６に戻り、読取り指令の終了ある
いは獲得バースト・シーケンスの検出を待つ。

【００３６】ブロック１２８で、一度獲得バースト・シ
ーケンスが検出されると、プロセスはブロック１３０に
進む。ブロック１３０ではＴ１タイマーの始動を示す。
Ｔ１タイマーは、一度獲得バースト・シーケンスが検出
されると、このシステムの全てのトラックがこの獲得バ
ースト・シーケンス内にあることを確実にするために使
用される。その後、プロセスはブロック１３２に進む。
ブロック１３２では、Ｔ１タイマーが満了したか否かの
判定をして、ＮＯならプロセスはブロック１３４に進
む。ブロック１３４では、複数トラックのデータ記憶シ
ステムのトラックの１００％が獲得バースト・シーケン
スの検出を記録したかを判定する。ＮＯなら、プロセス
はブロック１３２に戻る。

【００３７】Ｔ１タイマーの満了、あるいは１００％の
獲得バースト・シーケンス検出投票の発生の際、プロセ
スはブロック１３６に進む。ブロック１３６では、バー
スト特性試験がスタートし、位相固定ループ（ＰＬＬ）
獲得が開始する。獲得タイマーＴａも開始する。次にプ
ロセスはブロック１３８に進み、獲得タイマーＴａが満
了したかの判定をし、ＮＯならプロセスはタイマーＴａ
が満了するまで反復する。

【００３８】また、ブロック１３８で一度獲得タイマー
Ｔａが満了となると、プロセスはブロック１４０に進
む。ブロック１４０では位相固定ループ（ＰＬＬ）獲得
が停止し、プロセスはブロック１４２に進む。ブロック
１４２では、開始していた読取り指令が、読み書き同時
（ＲＷＷ）指令であるかの判定をおこない、ＮＯであれ
ばプロセスはブロック１４４に進み、バースト特性試験
の終了とそのバースト特性データとパターン試験データ
を記憶する。つぎに、プロセスはブロック１４６に進
み、次の読取り指令の開始を待つために戻る。

【００３９】一方、ブロック１４２での判定がＹＥＳ、
つまり開始していた読取り指令が読み書き同時（ＲＷ
Ｗ）指令なら、プロセスはブロック１４８に進む。ブロ
ック１４８では、トラック間のスキュー増大のため、後
続の読取りの獲得に使用できる獲得バースト・シーケン
スの部分の間に獲得バースト・シーケンスの特性をサン
プリングすることが可能となるように延長タイマーＴｅ
をスタートさせる。そして、プロセスはブロック１５０
に進み、延長タイマーＴｅが満了したかどうか判定す
る。判定結果がＮＯなら、プロセスは反復する。一度延
長タイマーが満了となったなら、プロセスはブロック１
５０からブロック１４４に進み、上記したように、バー
スト特性試験の終了とそのバースト特性データとパター
ン試験データを記憶する。そして、プロセスはブロック
１４６に進み、初めに戻る。

【００４０】前述したように、可能性のあるエラーの回
復、あるいは再書込みの開始を目的として複数トラック
のデータ記憶システムの獲得バースト・シーケンス内の
個々のトラックの特性を評価したり、利用したりできる
獲得バースト・シーケンス検出と特性評価システムを、
本出願人により具体的に提示されたことが理解できるで
あろう。さらに、このシステム内の複数のトラック間の
最大許容スキューを決定することにより、トラック間の
スキュー増大のため、獲得に使用できる獲得バースト・
シーケンスの部分をカバーする延長時間の間に獲得バー
スト・シーケンスパターンの特性を検査できる。この方
法では、獲得バースト・シーケンスの特性と正確性は迅
速にかつ効果的に判定され、データ記憶システムの効率
を増大することになる。

【００４１】最後に、図８にはバースト・シーケンス検
出を終了するための本発明の方法を実行する論理フロー
チャートが示されている。図示のように、プロセスはブ
ロック１６０でスタートし、ブロック１６２に進み、後
方同期キャラクタが検出されたか否かを判定する。判定
がＮＯなら、後方同期キャラクタが検出されるまで、プ
ロセスはこのルーチンを繰り返す。次に、ＹＥＳなら、
すなわち後方同期キャラクタが一度検出されると、プロ
セスはブロック１６４に進む。ブロック１６４では、検
出された後方同期キャラクタが後方同期キャラクタ１
（ＢＳＣ１）かどうかを判定する。判定がＮＯなら、プ
ロセスは後方同期キャラクタ１（ＢＳＣ１）が検出され
るまで以上のルーチンを繰り返す。

【００４２】再度、ブロック１６４にもどって、後方同
期キャラクタ１（ＢＳＣ１）が一度検出されるとプロセ
スはブロック１６６に進む。ブロック１６６では、開始
時間遅れＴｏとブロックの終了（ＥＯＢ）タイマーをス
タートさせる。その後、プロセスはブロック１６８に進
み、開始時間遅れＴｏの設定時間が満たされたか判定
し、すなわち、全てのトラックが終了同期バーストを獲
得したことを示すか判定する。この時間遅れが満たされ
たなら、プロセスはブロック１７０に進む。ブロック１
７０では、バースト特性試験とＴｃタイマーをスタート
させる。上記したように、トラック間のスキュー増大の
ため、後方読取り操作の間に獲得のため使用できる終了
バースト・シーケンスの部分の特性試験を開始するため
にこのタイマーが使用される。Ｔｃタイマーが満了する
と、プロセスはブロック１７２から１７４へ進む。

【００４３】ブロック１７４では、バースト特性試験が
停止し、上記したようにデータ記憶システム内の個別ト
ラックへバースト特性データを記憶させる。その後、プ
ロセスはブロック１７６に進み、そこでバースト検出回
路のリセットをおこなう。つぎに、プロセスはブロック
１７８に進み、ブロックの終了（ＥＯＢ）タイマーが満
了したか否か判定し、判定結果がＮＯであればこのタイ
マーが満了するまで、このルーチンを繰り返す。判定が
ＹＥＳ、すなわちブロックの終了（ＥＯＢ）タイマーが
満了したなら、プロセスはブロック１８０に進む。ブロ
ック１８０ではパターン試験データを記憶させ、プロセ
スはブロック１８２に進み、初めに戻る。

【００４４】上記説明から類推できるように、本発明の
方法およびシステムを使用して終了バースト・シーケン
スが慎重にかつ効果的に検査でき、後方読取り操作の際
に獲得が生じるように、その終了バースト・シーケンス
のパターンがブロック間ギャップに充分正確に隣接する
ことを確実にする。さらに、終了バースト・シーケンス
の特性を、トラック間のスキューの増大にもかかわらず
獲得が生じるように個々のトラック特性が充分に高いも
のであることを確実にするため、後方読取り操作の際の
推定獲得時間に続く時間にわたって検査が可能である。

【００４５】本発明は望ましい実施例について説明した
ものであり、本発明の精神および請求の範囲を逸脱しな
い範囲で種々の改良および変更が可能であることは言う
までもない。

【００４６】以下、実施例を整理して記載する。 （１） 各データブロックがクロック同期目的のためマ
ルチビット獲得シーケンスより先行させられ、複数のス
キューしたトラック内の複数データブロックとして記憶
させたデータを、取り外し可能の記憶媒体上に正確に記
憶させ、かつ読取るための記憶システムにおいて、トラ
ンスデューサ・ヘッドと、上記取り外し可能データ記憶
媒体を上記トランスデューサ・ヘッドに対して移動させ
る手段と、上記トランスデューサ・ヘッドを制御してデ
ータを上記取り外し可能データ記憶媒体に記憶させ、あ
るいは読取るための手段と、上記トランスデューサ・ヘ
ッドに接続し、上記複数のトラックの各々内の上記マル
チビット獲得シーケンスの第１選択ビット数の正確なシ
ーケンスの発生に応じ、上記マルチビット獲得シーケン
スの検出を示す獲得シーケンスパターン検出手段と、上
記トランスデューサ・ヘッドに接続し、上記マルチビッ
ト獲得シーケンスの連続的検出が上記複数トラック間の
増大したスキューにもかかわらず確実に発生する通常の
獲得要求を越える時間にわたり、上記複数のトラックの
各々に対する特性指示基準を生成する獲得シーケンス特
性決定手段と、上記獲得シーケンスパターン検出手段と
上記獲得シーケンス特性決定手段に接続し、正確なクロ
ック同期が生じる上記複数のトラックの特定の数に対す
る特性指示基準の生成と上記マルチビット獲得シーケン
スの検出の両方に応じて、マルチビット獲得シーケンス
の発生を確認する制御論理手段とよりなる記憶システム
である。

【００４７】（２） 上記記憶システムは同時に１６本
のトラックにデータを記憶させたり、読取ることがで
き、また上記獲得シーケンスパターン検出手段は、上記
１６本のトラックの１２本内の上記マルチビット獲得シ
ーケンスの第１選択ビット数のシーケンスの発生に応じ
た上記マルチビット獲得シーケンスの検出を示すことを
特徴とする、（１）に記載の記憶システムである。

【００４８】（３） 上記制御論理手段は、上記１６本
の複数トラックのすべてに対する特性指示基準の生成と
上記マルチビット獲得シーケンスの検出に応じて、マル
チビット獲得シーケンスの発生を確認することを特徴と
する、（２）に記載の記憶システムである。

【００４９】（４） 上記獲得シーケンス特性決定手段
は、上記特性指示の生成に応じて上記特性指示をラッチ
するため上記複数トラックの各々に組み合わされたラッ
チを有することを特徴とする、（１）に記載の記憶シス
テムである。

【００５０】（５） 上記獲得シーケンスパターン検出
手段は、上記複数のトラックの各々に組み合わされたパ
ターンラッチと、上記マルチビット獲得シーケンスの通
常検出要求数を越える第１選択数の正確なシーケンスの
発生に応じて各パターンラッチの状態を変更する手段を
有することを特徴とする、（４）に記載の記憶システム
である。

【００５１】（６） 上記複数のトラックの各々に組み
合わされた各パターンラッチの出力は論理回路に供給さ
れ、各出力を単一のバーストパターン・エラー指示信号
に組み合わせることを特徴とする、（５）に記載の記憶
システムである。

【００５２】（７） 上記制御論理手段は上記論理回路
の出力と接続することを特徴とする、（６）に記載の記
憶システムである。

【００５３】（８） 各データブロックにはマルチビッ
ト終了獲得シーケンスが続き、上記獲得シーケンスパタ
ーン検出手段は上記複数のトラックのあらかじめ決めた
数のうち上記マルチビット終了獲得シーケンスの第１選
択ビット数のシーケンスの発生に応じて上記マルチビッ
ト終了獲得シーケンスの検出を示すことを特徴とする、
（１）に記載の記憶システムである。

【００５４】（９） 各データブロックがクロック同期
目的のためにマルチビット獲得シーケンスより先行した
データ記憶システム内の取り外し可能の記憶媒体上に、
複数のスキューしたトラック内の複数データブロックと
して記憶させたデータを正確に記憶かつ読取るための方
法において、上記取り外し可能記憶媒体上のデータを読
取るステップと、上記複数トラックの各々の上記マルチ
ビット獲得シーケンスの第１選択ビット数の獲得シーケ
ンスの発生に応じ、上記マルチビット獲得シーケンスを
検出するステップと、上記マルチビット獲得シーケンス
の連続的検出が上記複数トラック間の増大したスキュー
にもかかわらず確実に発生する通常の獲得要求を越える
時間の間、上記複数のトラックの各々に対する特性指示
基準を生成するステップと、正確なクロック同期が生じ
る上記複数のトラックの特定数に対する特性指示基準の
生成と上記マルチビット獲得シーケンスの検出の両方に
応じて、マルチビット獲得シーケンスの発生を確認する
ステップよりなる方法である。

【００５５】

【発明の効果】上記したように、本発明による方法およ
びシステムによれば、各トラックに対する完全な獲得バ
ースト・シーケンスを求めることなく増大したトラック
・スキューにもかかわらず、獲得バースト・シーケンス
が確実に確認できる。

【図面の簡単な説明】

【図１】本発明の方法およびシステムで使用されるデー
タ記憶システムを示す概略構成図。

【図２】図１のデータ記憶システムのデータ・フォーマ
ット制御回路の高レベルブロック図。

【図３】本発明の方法およびシステムで使用されるテー
プデータ・フォーマットを示す絵画的説明図。

【図４】本発明の方法およびシステムを使用するのに適
したデータ記憶システムにおけるトラックスキューの効
果を絵画的に示した説明図。

【図５】本発明の方法およびシステムを使用するのに適
したデータ記憶システムにおけるトラックスキューの効
果を絵画的に示した説明図。

【図６】本発明の方法およびシステムによる終了バース
トシーケンスの確認を絵画的に示した説明図。

【図７】獲得バースト・シーケンス確認用の本発明の方
法を説明する高レベル論理フローチャート。

【図８】終了バースト・シーケンス確認用の本発明の方
法を説明する高レベル論理フローチャート。

【符号の説明】

１０ ホストＣＰＵ １２ 制御装置 １４ チャネル・アダプタ １６ 指令ユニット １８ データ・フォーマット制御 ２０ 磁気テープ記録再生装置 ２２ 動作制御 ２４ 読み書き制御 ２６ テープパス ２８ 磁気トランスデューサ・ヘッド ３０ テープカートリッジ ３２ テープ巻き上げリール ３４ 磁気テープ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 スシャマ・マヘッシュ・パランジャペ アメリカ合衆国85715 アリゾナ州、ツー ソン、 イースト・テリトリー・ドライブ 6000 (72)発明者 リッキー・ウエイ・ムレ アメリカ合衆国85749 アリゾナ州、ツー ソン、 ノース・カレ・デ・カタリナ 3370

Claims (9)

【特許請求の範囲】
1. 【請求項１】各データブロックがクロック同期目的のた
   めマルチビット獲得シーケンスより先行させられ、複数
   のスキューしたトラック内の複数データブロックとして
   記憶させたデータを、取り外し可能の記憶媒体上に正確
   に記憶させ、かつ読取るための記憶システムにおいて、 トランスデューサ・ヘッドと、 上記取り外し可能データ記憶媒体を上記トランスデュー
   サ・ヘッドに対して移動させる手段と、 上記トランスデューサ・ヘッドを制御してデータを上記
   取り外し可能データ記憶媒体に記憶させ、あるいは読取
   るための手段と、 上記トランスデューサ・ヘッドに接続し、上記複数のト
   ラックの各々内の上記マルチビット獲得シーケンスの第
   １選択ビット数の正確なシーケンスの発生に応じ、上記
   マルチビット獲得シーケンスの検出を示す獲得シーケン
   スパターン検出手段と、 上記トランスデューサ・ヘッドに接続し、上記マルチビ
   ット獲得シーケンスの連続的検出が上記複数トラック間
   の増大したスキューにもかかわらず確実に発生する通常
   の獲得要求を越える時間にわたり、上記複数のトラック
   の各々に対する特性指示基準を生成する獲得シーケンス
   特性決定手段と、 上記獲得シーケンスパターン検出手段と上記獲得シーケ
   ンス特性決定手段に接続し、正確なクロック同期が生じ
   る上記複数のトラックの特定の数に対する特性指示基準
   の生成と上記マルチビット獲得シーケンスの検出の両方
   に応じて、マルチビット獲得シーケンスの発生を確認す
   る制御論理手段とよりなる記憶システム。
2. 【請求項２】上記記憶システムは同時に１６本のトラッ
   クにデータを記憶させたり、読取ることができ、また上
   記獲得シーケンスパターン検出手段は、上記１６本のト
   ラックの１２本内の上記マルチビット獲得シーケンスの
   第１選択ビット数のシーケンスの発生に応じた上記マル
   チビット獲得シーケンスの検出を示すことを特徴とす
   る、請求項１に記載の記憶システム。
3. 【請求項３】上記制御論理手段は、上記１６本の複数ト
   ラックのすべてに対する特性指示基準の生成と上記マル
   チビット獲得シーケンスの検出に応じて、マルチビット
   獲得シーケンスの発生を確認することを特徴とする、請
   求項２に記載の記憶システム。
4. 【請求項４】上記獲得シーケンス特性決定手段は、上記
   特性指示の生成に応じて上記特性指示をラッチするため
   上記複数トラックの各々に組み合わされたラッチを有す
   ることを特徴とする、請求項１に記載の記憶システム。
5. 【請求項５】上記獲得シーケンスパターン検出手段は、
   上記複数のトラックの各々に組み合わされたパターンラ
   ッチと、上記マルチビット獲得シーケンスの通常検出要
   求数を越える第１選択数の正確なシーケンスの発生に応
   じて各パターンラッチの状態を変更する手段を有するこ
   とを特徴とする、請求項４に記載の記憶システム。
6. 【請求項６】上記複数のトラックの各々に組み合わされ
   た各パターンラッチの出力は論理回路に供給され、各出
   力を単一のバーストパターン・エラー指示信号に組み合
   わせることを特徴とする、請求項５に記載の記憶システ
   ム。
7. 【請求項７】上記制御論理手段は上記論理回路の出力と
   接続することを特徴とする、請求項６に記載の記憶シス
   テム。
8. 【請求項８】各データブロックにはマルチビット終了獲
   得シーケンスが続き、上記獲得シーケンスパターン検出
   手段は上記複数のトラックのあらかじめ決めた数のうち
   上記マルチビット終了獲得シーケンスの第１選択ビット
   数のシーケンスの発生に応じて上記マルチビット終了獲
   得シーケンスの検出を示すことを特徴とする、請求項１
   に記載の記憶システム。
9. 【請求項９】各データブロックがクロック同期目的のた
   めにマルチビット獲得シーケンスより先行したデータ記
   憶システム内の取り外し可能の記憶媒体上に、複数のス
   キューしたトラック内の複数データブロックとして記憶
   させたデータを正確に記憶かつ読取るための方法におい
   て、 上記取り外し可能記憶媒体上のデータを読取るステップ
   と、 上記複数トラックの各々の上記マルチビット獲得シーケ
   ンスの第１選択ビット数の獲得シーケンスの発生に応
   じ、上記マルチビット獲得シーケンスを検出するステッ
   プと、 上記マルチビット獲得シーケンスの連続的検出が上記複
   数トラック間の増大したスキューにもかかわらず確実に
   発生する通常の獲得要求を越える時間の間、上記複数の
   トラックの各々に対する特性指示基準を生成するステッ
   プと、 正確なクロック同期が生じる上記複数のトラックの特定
   数に対する特性指示基準の生成と上記マルチビット獲得
   シーケンスの検出の両方に応じて、マルチビット獲得シ
   ーケンスの発生を確認するステップよりなる方法。