JPH07295695A - コンピュータシステムおよびコンピュータシステム内の電力を管理するための方法 - Google Patents

コンピュータシステムおよびコンピュータシステム内の電力を管理するための方法

Info

Publication number
JPH07295695A
JPH07295695A JP7080450A JP8045095A JPH07295695A JP H07295695 A JPH07295695 A JP H07295695A JP 7080450 A JP7080450 A JP 7080450A JP 8045095 A JP8045095 A JP 8045095A JP H07295695 A JPH07295695 A JP H07295695A
Authority
JP
Japan
Prior art keywords
power management
activity
power
signal
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7080450A
Other languages
English (en)
Other versions
JP3454964B2 (ja
Inventor
Douglas D Gephardt
ダグラス・ディー・ゲファート
James R Macdonald
ジェームス・アール・マクドナルド
Rita M O'brien
リタ・エム・オブライエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH07295695A publication Critical patent/JPH07295695A/ja
Application granted granted Critical
Publication of JP3454964B2 publication Critical patent/JP3454964B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 統合化されたプロセッサを含むコンピュータ
システム（１００）およびそのコンピュータシステム内
の電力を管理するための方法を提供する。 【構成】 統合化されたプロセッサは、ＤＭＡコントロ
ーラ、割込コントローラ、およびタイマなどのオンチッ
プ周辺装置に結合されたＣＰＵコアと、ＤＭＡコントロ
ーラ、割込コントローラ、およびタイマに結合されその
プロセッサの内部割込信号およびバス要求信号をモニタ
するための電力管理メッセージユニットとを含み、この
ユニットは統合化されたプロセッサの選択されたアクテ
ィビティをまたモニタし得る。プロセッサはさらに電力
管理ユニットを含み、その電力管理ユニットは、統合化
されたプロセッサから離れた統合化された回路チップ上
に製造され、かつクロック発生器を制御することができ
るクロック制御ユニットを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明はコンピュータシステムに関
し、より特定的には、コンピュータシステム内で使用さ
れる電力管理アーキテクチャに関する。
【０００２】
【関連技術の説明】製造者の開発途上の目標は、コンピ
ュータシステムの電力消費を低減することである。典型
的には、電力消費の低減はシステムの熱生成を低減し、
それによって信頼性を増しコストを下げる。さらに、電
池で電力付与されたポータブルコンピュータシステムの
動作寿命を最大にすることにおいては電力消費は特に重
要であった。
【０００３】コンピュータシステムの電力消費を低減す
るために様々な技術が案出されてきた。これらの技術
は、回路の集積度の向上ならびに改良された回路および
電力管理ユニット（ＰＭＵ）を組入れることを含む。１
つの具体的な電力低減技術として、不活性回路部分を駆
動するクロック信号を停止させる能力が含まれる。その
ような技術を使用するシステムは、典型的に不活性回路
部分を検出しまたは予知しかつそれに応じて不活性回路
部分に関連するクロック信号を停止させる電力管理ユニ
ットを含む。不活性回路部分を駆動する「使用されてい
ない」クロック信号をターンオフすることによって、シ
ステムの全電力消費は低減される。同様の技術は、時間
的にクリティカルでない動作モード中に回路部分を駆動
するクロック信号の周波数を低減する能力を含み、別の
技術は、不活性回路部分から電力を除去する能力を含
む。
【０００４】上述の電力低減技術を利用する電力管理さ
れたコンピュータシステムは典型的に、使用の時点でま
たは集中化されたバスを詮索することによって様々なア
クティビティをモニタする。たとえば、電力管理ユニッ
トのアクティビティモニタは、マイクロプロセッサおよ
び周辺装置に関連の様々な制御ラインに直接接続され、
あるアクティビティが生じているかどうかを判断し得
る。検出されたアクティビティに依存して、電力管理ユ
ニットは応答して選択された回路部分の電力を低減し、
選択されたクロック信号の周波数を減らしおよび／また
は選択されたクロック信号を完全に停止させ得る。
【０００５】近年、コンピュータシステム内の以前はデ
ィスクリートであったマイクロプロセッサおよび関連の
周辺装置に代わって統合化されたプロセッサが開発され
てきた。統合化されたプロセッサは、マイクロプロセッ
サ、ならびにたとえばとりわけメモリコントローラ、Ｄ
ＭＡコントローラ、タイマ、およびバスインタフェース
ユニットなどの様々な周辺装置両方の機能を行なう集積
回路である。統合化されたプロセッサの導入により、コ
ンピュータシステムの全コスト、大きさ、および重さの
低減が可能になり、多くの場合においてコンピュータシ
ステムの改良された動作特性が可能となった。
【０００６】統合化されたプロセッサを組込むコンピュ
ータシステムの設計において問題となるのは、多くのモ
ニタリングのポイントが外部電力管理ユニットにはもは
や利用できないことである。すなわち、ＣＰＵコアおよ
び様々な周辺装置は共通の集積回路チップ上に含まれる
ので、ＣＰＵコアと周辺装置との間の内部接続は外部で
はアクセスし得ない。このため、あるシステムアクティ
ビティはリアルタイムでは検出不可能であろう。選択さ
れたモニタリングの内部ポイントに直接外部アクセスを
提供するために外部パッケージピンが統合化されたプロ
セッサ上に設けられ得るが、そのような専用のピンは統
合化されたプロセッサの全ピン数をかなり増やすことに
なりさらに、付加的なボンドワイヤパッドを収容するた
めに、統合化されたプロセッサのダイの大きさを増大さ
せることが必要となるであろう。結果として、統合化さ
れたプロセッサのコストにかなりのコストが上増しされ
得る。
【０００７】一方では、外部電力管理ユニットを設ける
のではなく、電力管理ユニットを統合化されたプロセッ
サそれ自身の不可欠な部分として組込むこともできる。
しかしながら、こうすると、同じプロセッサを使用して
異なった電力管理設計を実現する際のシステム設計者に
有用な融通性が制限されることになり得る。
【０００８】統合化されたプロセッサを組込むコンピュ
ータシステムを含むコンピュータシステムに伴うさらな
る問題には、各々の検出されたアクティビティを電力管
理ユニットがいかに処理すべきかという決定が含まれ
る。電力管理ユニットが、あるシステムアクティビティ
が検出されれば選択されたクロック信号の周波数を増や
しかつシステムアクティビティが検出されなければ低減
するようにさせる様々なシステムが提案されてきたが、
そのようなシステムは典型的には、検出されたアクティ
ビティを異なって処理しない。結果として、多くの検出
されたアクティビティが異なった関連の影響を、とりわ
け電力消費に及ぼすので、これらのシステムの効率は幾
分制限され得る。
【０００９】
【発明の概要】上で略述された問題は、この発明に従っ
た電力管理アーキテクチャによって大部分解決される。
一実施例では、ＤＭＡコントローラ、割込コントロー
ラ、およびタイマなどの様々なオンチップ周辺装置に結
合されたＣＰＵコアを含む統合化されたプロセッサが提
供される。統合されたプロセッサにはさらには、ＤＭＡ
コントローラ、割込コントローラ、およびタイマに結合
され、統合化されたプロセッサの内部割込およびバス要
求信号をモニタするための電力管理メッセージユニット
が含まれる。電力管理メッセージユニットは、浮動小数
点共同処理サブユニットのアクティビティなどの集積化
されたプロセッサの他の選択されたアクティビティをも
またモニタし得る。もしあれば検出されたアクティビテ
ィに基づいて、電力管理メッセージユニットは電力管理
メッセージバス上のメッセージをエンコードしそれによ
って、統合化されたプロセッサの内部事象に関する情報
を外部電力管理ユニットに与える。
【００１０】電力管理決定は、外部電力管理ユニットに
よってなされる。電力管理ユニットは、電力管理メッセ
ージバス上のエンコード化されたメッセージを受取りか
つそれに応答して入るべき適切な電力管理モードについ
ての決定をする。電力管理ユニットは、統合化されたプ
ロセッサの内部クロック発生器に結合されＣＰＵクロッ
ク信号およびシステムクロック信号の周波数を制御する
ためのクロック制御ユニットを含む。電力管理ユニット
はさらには、様々な外部周辺装置への電力の印加を制御
するための電力制御ユニットを含む。
【００１１】一実施例では、たとえばバス詮索によって
付加的なシステムアクティビティをまた検出し得る電力
管理ユニットは、各検出されたアクティビティを１次ア
クティビティまたは２次アクティビティのいずれかとし
て分類する。電力管理ユニットは、いくつかの状態を含
み、その各々は異なった電力管理モードに関連する。電
力管理ユニットの状態間の遷移は、検出されたタイプの
アクティビティに依存する。コンピュータシステムをリ
セットするとき、電力管理ユニットは実行可能状態に入
り、その間ＣＰＵクロック信号およびシステムクロック
信号はそれらの最大周波数で駆動される。予め定められ
た時間の間に１次アクティビティが検出されなければ、
電力管理ユニットは順次、実行可能状態から仮寝状態
に、その後スタンバイ状態に、そして中断状態に遷移す
る。仮寝状態の間はＣＰＵクロック信号の周波数は遅く
なり、スタンバイ状態の間はＣＰＵクロック信号は停止
する。中断状態の間は、ＣＰＵクロック信号およびシス
テムクロック信号は両方とも停止し、選択された回路部
分への電力は取除かれ得る。２次アクティビティが検出
され電力管理ユニットが仮寝状態または実行可能状態に
あるとき、電力管理ユニットは遷移状態に入り、その間
ＣＰＵクロック信号およびシステムクロック信号両方は
予め定められた持続時間に最大周波数で駆動される。そ
れに続いて、電力管理ユニットは前の電力管理状態に逆
戻りする。１次アクティビティは、現在の状態にかかわ
らず電力管理ユニットが実行可能状態に入るようにす
る。電力管理ユニットは、浮動小数点共同処理ユニット
のアクティビティ、パラレルポートアクティビティ、シ
リアルポートアクティビティ、フロッピーディスクアク
ティビティ、およびハードディスクアクティビティを１
次アクティビティとして、分類する。電力管理ユニット
は、システム管理割込（ＳＭＩ）アクティビティ、割込
アクティビティ、およびタイマアクティビティを２次ア
クティビティとして、分類する。他の選択されたアクテ
ィビティは１次アクティビティまたは２次アクティビテ
ィのいずれかにプログラムされ得る。電力管理システム
の結果として、電力管理の融通性および最適化が得られ
得る。
【００１２】概して、この発明は、ＣＰＵコア、ＣＰＵ
コアに結合された電力管理メッセージユニット、および
ＣＰＵコアに結合されたクロック発生器を含む統合化さ
れたプロセッサを含むコンピュータシステムを企図す
る。電力管理メッセージユニットは、統合化されたプロ
セッサの内部アクティビティを検出することができ、さ
らに内部アクティビティを示す信号を外部の端子のセッ
トに与えることができる。コンピュータシステムはさら
に、外部の端子のセットに結合された電力管理メッセー
ジバスと、電力管理メッセージバスに結合されコンピュ
ータシステム内の電力を管理するための電力管理ユニッ
トとを含む。電力管理ユニットは、統合化されたプロセ
ッサから離れている統合化された回路チップ上で製作さ
れ、かつクロック発生器を制御することができるクロッ
ク制御ユニットを含む。
【００１３】この発明はさらには、コンピュータシステ
ムがＣＰＵコアおよび少なくとも１つのオンチップ周辺
装置を有する統合化されたプロセッサを含むコンピュー
タシステム内の電力を管理するための方法を企図する。
この方法は、統合化されたプロセッサの内部アクティビ
ティを検出するステップと、内部アクティビティを示す
アクティビティ信号を生成するステップと、統合化され
たプロセッサに結合された外部バス上にアクティブ信号
を与えるステップとを含む。この方法はさらには、外部
電力管理ユニットでアクティビティ信号を受取るステッ
プと、アクティビティ信号に依存してＣＰＵクロック信
号の生成を制御するように外部電力管理ユニットから統
合化されたプロセッサにクロック制御信号を与えるステ
ップとを含む。この発明の他の目的および利点は、以下
の詳細な説明を読み添付の図面を参照するとき明らかと
なるであろう。
【００１４】この発明は、様々な変更および代替の形態
の余地があるがその具体的な実施例は図面に例として示
されておりここに詳細に述べられるであろう。しかしな
がら、図面およびそれに対する詳細な説明は、開示され
る特定の形式にこの発明を限定することを意図しておら
ず、この発明は前掲の特許請求の範囲によって規定され
るこの発明の精神および範囲内にあるすべての修正、均
等物および代替を含むことが意図されることを理解され
たい。
【００１５】
【発明の詳しい説明】図面を参照して、図１は、電力管
理ユニット１０４に結合された、統合化されたプロセッ
サ１０２を含むコンピュータシステム１００のブロック
図である。統合化されたプロセッサ１０２は、クロック
発生器１０６とメモリコントローラ１０８とに結合され
たＣＰＵコア１１４を含む。統合化されたプロセッサ１
０２はさらに、メッセージユニット１１２および一般的
にブロック１１０によって表わされる複数のオンチップ
周辺装置を含む。
【００１６】一般的に、電力管理ユニット１０４は、コ
ンピュータシステム１００内の電力を管理するために設
けられ、統合化されたプロセッサ１０２から離れた集積
回路上に含まれる。電力管理ユニット１０４は、統合化
されたプロセッサ１０２の動作を示すメッセージユニッ
ト１１２から電力管理（ＰＭ）メッセージを受取る。こ
れらのメッセージを使用して、電力管理ユニット１０４
は１組のクロック制御信号を生成し、クロック発生器１
０６によるＣＰＵクロック信号およびシステムクロック
信号の生成を制御する。具体的には、クロック制御信号
は、ＣＰＵクロック信号およびシステムクロック信号を
遅くするかまたは停止させることができる。電力管理ユ
ニット１０４はさらに、１組の周辺電力制御信号を生成
し、様々な外部周辺装置への電力の印加を制御する。図
１のブロック図に適応するコンピュータシステムに関す
るさらなる詳細は以下で与えられる。
【００１７】図２を参照して、ブロック図は、この発明
に従った電力管理アーキテクチャを使用するコンピュー
タシステム２００を示す。コンピュータシステム２００
は、外部バス２０６を介して周辺装置２０４に結合され
た、統合化されたプロセッサ２０２を含む。統合化され
たプロセッサ２０２は、さらには電力管理メッセージバ
ス２１０を介して電力管理ユニット２０８に結合され
る。
【００１８】統合化されたプロセッサ２０２は、ＤＭＡ
（直接メモリアクセス）コントローラ２２２、割込コン
トローラ２２４、およびタイマ２２６などの様々なオン
チップ周辺装置に結合されたＣＰＵコア２２０を含む。
ＣＰＵコア２２０は、オンチップバスインタフェースユ
ニット２２８を介して外部バス２０６に結合される。ク
ロック発生器２３０および電力管理（ＰＭ）メッセージ
ユニット２３２は統合化されたプロセッサ２０２内にさ
らに組込まれる。
【００１９】外部バス２０６はたとえばＰＣＩ局部バス
を示す。ＩＳＡまたはＥＩＳＡバス標準などの他のバス
標準は代替的に使用され得ることに注目されたい。周辺
装置２０４は、ビデオコントローラ、ディスクドライ
ブ、またはプリンタなどの任意の外部で接続可能な周辺
装置を示す。
【００２０】電力管理ユニット２０８は、コンピュータ
システム２００によって消費される電力を管理しかつ最
小にするために設けられる。電力管理ユニット２０８
は、エンコード化された信号ＰＭＣＯＤＥ［２：０］を
電力管理メッセージバス２１０上で受取る。以下で説明
されるように、エンコード化された信号ＰＭＣＯＤＥ
［２：０］は、統合化されたプロセッサ２０２内で生じ
るあるアクティビティを示す。電力管理ユニット２０８
は、ライン２５０で１組のクロック制御信号を生成し、
ライン２５２で１組の電力制御信号を生成する。クロッ
ク制御信号および電力制御信号は、それぞれ、選択され
たクロック信号の周波数を制御しかつ選択された回路部
分への電力の印加を制御すべく使用される。具体的に
は、クロック制御信号はクロック発生器２３０によって
受取られ、クロック発生器２３０はＣＰＵクロック信号
およびシステムクロック信号を生成する。ＣＰＵクロッ
ク信号およびシステムクロック信号の周波数は、電力管
理ユニット２０８によって生成されたクロック制御信号
に依存する。ライン２５２上の電力制御信号が、周辺装
置２０４などのコンピュータシステム２００を含む選択
された回路部分への電力の印加を制御すべく与えられ
る。ある電力制御信号は、統合化されたプロセッサ２０
２の様々な内部回路部分への電力の印加を制御すべく、
統合化されたプロセッサ２０２に与えられ得ることを理
解されたい。電力管理ユニット２０８に関するさらに詳
しい説明は以下でなされる。
【００２１】ＣＰＵコア２２０は、モデル８０４８６マ
イクロプロセッサ命令セットなどの予め定められた命令
セットを実現するデータ処理ユニットである。ＣＰＵコ
ア２２０はさらに浮動小数点共同サブユニットを含む。
ＤＭＡコントローラ２２２は、システムメモリ（図示せ
ず）と様々なＩ／Ｏ周辺装置（これについても図示せ
ず）との間のデータ転送を制御するために設けられる。
割込コントローラ２２４はコンピュータシステム２００
に関連の様々な割込信号をインタフェースし、優先順位
をつけ、マスクするために設けられる。タイマ２２６
は、タイマチック割込信号の生成を含む、汎用のタイミ
ング機能のために設けられる。最後に、バスインタフェ
ースユニット２２８は、外部バス２０６と内部バス２６
０との間のデータ、アドレス、および制御信号の転送を
編成しかつ制御するために設けられる。ＤＭＡコントロ
ーラ２２２、割込コントローラ２２４、タイマ２２６、
およびバスインタフェースユニット２２８は、様々な既
知の回路実現例に従って製作され得ることを理解された
い。
【００２２】次に図３を参照して、電力管理メッセージ
ユニット２３２のブロック図が示される。図に示されて
いるように、電力管理メッセージユニット２３２は、メ
ッセージ送信論理ユニット３０８に結合されたバス要求
検出器３０２、ＮＰＵモニタ３０４、割込検出器３０６
を含む。バス要求検出器３０２は、バス２６０に伴うバ
ス要求信号を検出することができ、かつそれに続くバス
２６０の解放を検出することができる。バス要求信号
は、（外部バスマスタに応答してバス要求信号をアサー
トする）ＤＭＡコントローラ２２２またはバスインタフ
ェースユニット２２８によって生成され得る。ＮＰＵモ
ニタ３０４はＣＰＵコア２２０に結合され、ＣＰＵコア
２２０の共同処理サブユニットがいつアクティブである
かを検出することができる。割込検出器３０６は割込コ
ントローラ２２４とＣＰＵコア２２０とに結合されか
つ、割込信号ＩＮＴ、マスキング不可能な割込信号ＮＭ
Ｉ、システム管理割込信号ＳＭＩ、およびタイマチック
割込信号のアサーションを検出することができる。割込
検出器３０６は、さらに対応の割込サービスおよび対応
のタイマチックサービスがいつクリアされたかを検出す
ることができる。
【００２３】バス要求検出器３０２、ＮＰＵモニタ３０
４、および割込検出器３０６によって検出されたシステ
ムアクティビティに依存して、メッセージ送信論理ユニ
ット３０８は電力管理メッセージバス２１０上にエンコ
ードされた信号を出す。電力管理メッセージバス２１０
のエンコードは以下で表１に示される。
【００２４】
【表１】
【００２５】表１に示されているように、コプロセッサ
命令の開始がＮＰＵモニタ３０４によって検出されたと
き電力管理メッセージバス２１０は００１のＰＭＣＯＤ
Ｅ［２：０］値で駆動される。バス要求検出器３０２に
よって検出されるように、外部バスマスタまたは内部Ｄ
ＭＡコントローラ２２２のいずれかがアクティブである
ならば電力管理メッセージバス２１０は０１０のＰＭＣ
ＯＤＥ［２：０］値で駆動される。マスク不可能な割込
がＣＰＵコア２２０によって受取られると０１１のＰＭ
ＣＯＤＥ［２：０］値が電力管理メッセージバス２１０
上で駆動され、システム管理モード割込がＣＰＵコア２
２０によって受取られると１００のＰＭＣＯＤＥ［２：
０］値が電力管理メッセージバス２１０上で駆動され
る。タイマ割込を除く、少なくとも１つの割込処理ルー
チンが進行中であると、１０１のＰＭＣＯＤＥ［２：
０］値が電力管理メッセージバス２１０上で駆動され、
タイマ割込が待機中または処理中であると１１０のＰＭ
ＣＯＤＥ［２：０］が電力管理メッセージバス２１０上
で駆動される。最後に、前で示された任意のバス要求ま
たは割込サービスが完了すると１１１のＰＭＣＯＤＥ
［２：０］値は電力管理メッセージバス２１０上で駆動
される。
【００２６】図４は、メッセージ送信論理ユニット３０
８によって実行されるメッセージ送信サイクルを示すタ
イミング図である。示されているように、モニタされた
アクティビティの発生が検出されたとき、またはモニタ
されたアクティビティの終了が検出されたとき、電力メ
ッセージバス２１０のＰＭＣＯＤＥ［２：０］ラインは
表Ｉに規定される値に従った有効エンコード化メッセー
ジで駆動される。ＰＭＶＡＬＩＤ＃を付された有効確認
ストローブ信号が同時に電力管理メッセージバス２１０
上でアサートされ、有効メッセージがラインＰＭＣＯＤ
Ｅ［２：０］上で駆動されていることを示す。
【００２７】図５は、メッセージ送信論理ユニット３０
８内に含まれるアルゴリズムステートマシン５００の図
である。ステートマシン５００は、システムリセットの
ときアイドル状態５０２に入り、監視されたアクティビ
ティがバス要求検出器３０２、ＮＰＵモニタ３０４、ま
たは割込検出器３０６いずれかによって検出されるとき
状態５０４に遷移する。状態５０４の間に、検出された
アクティビティのタイプが判断される。次にステートマ
シン５００は状態５０６に遷移し、状態５０６の間に、
表Ｉのエンコードされた値に従った有効メッセージが電
力管理メッセージバス２１０のラインＰＭＣＯＤＥ
［２：０］上で駆動される。状態５０６の間には有効ス
トローブＰＭＶＡＬＩＤ＃がさらにアサートされる。状
態５０６の間にさらなるアクティビティが検出されれ
ば、ステートマシン５００は状態５０４に戻って遷移
し、検出されたアクティビティのタイプを決定し、状態
５０６に再び戻り、それに応じて電力管理メッセージバ
ス２１０を駆動する。すべての割込がクリアされ、すべ
てのバス要求がデアサートされてしまうと、ステートマ
シン５００は状態５０８に入り、その間に、エンコード
化された「全クリア」メッセージが電力管理メッセージ
バス２１０上に送られる。有効ストローブＰＭＶＡＬＩ
Ｄ＃は状態５０８の間に再度アサートされ、そのとき全
クリアメッセージはラインＰＭＣＯＤＥ［２：０］上で
アサートされる。全クリアメッセージに続いて、ステー
トマシン５００はアイドル状態５０２に再び戻る。
【００２８】戻って図２を参照して、電力管理ユニット
２０８に関する詳細が次に説明される。電力管理ユニッ
ト２０８は、アドレス詮索デコーダ２６２と、クロック
制御ユニット２６４と、電力制御ユニット２６６と、タ
イムアウトカウンタユニット２６８とに結合された電力
管理ステートマシン２６０を含む。構成レジスタユニッ
ト２７０はさらに電力管理ステートマシン２６０に結合
され、デコーダ２７２は構成レジスタユニット２７０に
結合される。
【００２９】電力制御ユニット２６６およびクロック制
御ユニット２６４はそれぞれ、電力管理ステートマシン
２６０の内部状態に依存して、コンピュータシステム２
００の選択された部分への電力の印加およびその部分か
らの電力の除去を制御する。図６は、電力管理ステート
マシン２６０のいくつかの内部状態を示す状態図であ
る。具体的には、電力管理ステートマシン２６０は実行
可能状態６００、仮寝状態６０２、スタンバイ状態６０
４、中断状態６０６、および遷移状態６０８を含む。実
行可能状態６００の間は、コンピュータシステムはフル
オン、すなわち、コンピュータシステム２００の全構成
要素が全速でクロックされ、電源がパワーオンされてい
ると考えられる。電力管理ステートマシン２６０はコン
ピュータシステムのパワーアップのときとリセットの際
に実行可能状態６００に入る。また１次システムアクテ
ィビティが検出されるかまたは構成レジスタユニット２
７０の内部ステートレジスタ（図示せず）が外部バス２
０６を介してソフトウェア書込により「実行可能状態」
値を書込まれると、電力管理ステートマシン６００は実
行可能状態２００に入る。「１次」アクティビティのよ
うなあるアクティビティの分類は以下でさらに説明され
る。
【００３０】もしタイムアウトカウンタユニット２６８
内の第１のタイムアウトカウンタに決定される、第１の
タイムアウトの全持続期間（０．１２５秒〜１６秒）の
間には１次アクティビティが検出されなければ、電力管
理ステートマシン２６０は実行可能状態６００から仮寝
状態６０２に遷移する。代わりに、構成レジスタユニッ
ト２７０のステートレジスタへ「仮寝状態」値をソフト
ウェアで書込むことにより電力管理ステートマシン２６
０は仮寝状態６０２に入り得る。仮寝状態６０２の間、
クロック制御ユニット２６４は、ＣＰＵクロック信号が
クロック発生器２３０を制御しその結果ＣＰＵクロック
信号は予めプログラムされた周波数に低速化されるよう
にクロック発生器２３０を制御する。仮寝状態６０２の
間は、システムクロック信号はその最大相対周波数で駆
動され続け全構成要素はパワーオンされていることに注
目されたい。
【００３１】タイムアウトカウンタユニット２６８内の
第２のタイムアウトカウンタによって決定される、第２
のタイムアウトの全持続期間（１分〜１６分）の間シス
テムがアイドル状態であり、１次アクティビティが生じ
なければ、電力管理ステートマシン２６０は仮寝状態６
０２からスタンバイ状態６０４に遷移する。代わりに、
構成レジスタユニット２７０のステートレジスタへのソ
フトウェア書込により電力管理ステートマシン２６０は
スタンバイ状態６０４に入り得る。スタンバイ状態６０
４の間、電力制御ユニット２６６は、周辺装置２０４な
どの選択された回路部分から電力の除去を引起こし得
る。さらに、スタンバイ状態６０４の間、クロック制御
ユニット２６４はクロック発生器２３０がＣＰＵクロッ
ク信号をターンオフすることを引起こす。システムクロ
ック信号はその最大相対周波数で駆動され続ける。
【００３２】タイムアウトカウンタユニット２６８内の
第３のタイムアウトカウンタによって決定される第３の
タイムアウトの全持続期間（５分〜６０分）の間システ
ムがアイドル状態であり１次アクティビティが生じなけ
れば電力管理ステートマシン２６０は中断状態６０６か
らスタンバイ状態６０４に遷移する。代わりに、構成レ
ジスタユニット２７０の状態レジスタへの「中断状態」
値のソフトウェア書込により電力管理ステートマシン２
６０は中断状態６０６に入り得る。電力管理ステートマ
シン２６０が中断状態６０６にあるとき、電力制御ユニ
ット２６６は周辺装置２４４などの選択された回路部分
から電力が除去されることを引起こし、クロック制御ユ
ニット２６４はクロック発生器２３０がＣＰＵクロック
信号およびシステムクロック信号両方を停止することを
引起こし得る。システムに依存して、電力制御ユニット
２５２はさらなる回路部分から電力が除去されることを
さらに引起こし得る。
【００３３】さらに以下で詳しく説明されるように、２
次アクティビティが検出されると電力管理ステートマシ
ン２６０は仮寝状態６０２またはスタンバイ状態６０４
のいずれかから遷移状態６０８に入る。検出された２次
アクティビティに依存して、電力管理ステートマシン２
６０は２次アクティビティの検出に続く予め定められた
時間の間または２次アクティビティの完成に続く予め定
められた時間の間に遷移状態６０８に残る。遷移状態６
０８の間に、電力管理ステートマシン２６０は、クロッ
ク制御ユニット２６４がクロック発生器２３０を、ＣＰ
Ｕクロック信号およびシステムクロック信号がそれらの
最大相対周波数で駆動されるように制御することを引き
起こす。電力はさらに全回路部分に印加される。予め定
められた時間に続いて、電力管理ステートマシン２６０
は以前の状態（すなわち仮寝状態６０２またはスタンバ
イ状態６０４）に戻る。
【００３４】電力管理ユニットステートマシン２６０
は、有効ストローブＰＭＶＡＬＩＤ＃のアサーションの
とき電力管理メッセージユニット２３２によって送信さ
れた各メッセージをラッチする。電力管理ステートマシ
ン２６０が新しいメッセージを受取ると、そのステート
マシン２６０は１次のアクティビティが検出されたのか
２次アクティビティが検出されたのかを判断する。以下
の表ＩＩはコンピュータシステム２００内に検出される
アクティビティのタイプおよび各アクティビティの分類
ならびに検出ソースを要約する。電力管理バス２１０を
介して受取られるメッセージに加えて、他のシステムア
クティビティは外部バス２０６を詮索することによって
検出されることに注目されたい。アドレス詮索デコーダ
２６２はこの詮索機能を行ない、かつ様々な検出された
アクティビティの表示を電力管理ステートマシン２６０
に与える。ある検出されたアクティビティの分類はソフ
トウェアによってプログラム可能であり得る、すなわち
以下で示されるあるアクティビティはプログラマの要求
に依存して電力管理ステートマシン２６０によって１次
アクティビティまたは２次アクティビティのいずれかと
して処理され得ることをさらに注目されたい。これらの
アクティビティの分類は、構成レジスタユニット２７０
内の選択された構成レジスタへの書込によってプログラ
ムされる。
【００３５】
【表２】
【００３６】表ＩＩから電力管理ステートマシン２６０
は、浮動小数点共同処理ユニットのアクティビティ、パ
ラレルポートアクティビティ、シリアルポートアクティ
ビティ、フロッピーディスクアクティビティ、およびハ
ードディスクアクティビティを１次アクティビティとし
て分類することに注目されたい。電力管理ユニットはシ
ステム管理割込（ＳＭＩ）アクティビティ、割込アクテ
ィビティ、およびタイマアクティビティを２次アクティ
ビティとして分類する。マスク不可能な割込アクティビ
ティ、バス要求アクティビティ、メモリサイクル、ビデ
オアクティビティ、およびキーボードアクティビティは
各々プログラム可能なアクティビティでありそのため１
次または２次のいずれかとして分類され得る。
【００３７】システム管理割込アクティビティおよび割
込アクティビティはシステムを遷移状態６０８に入るよ
うに引起こす２次アクティビティである。しかしなが
ら、システムが遷移状態６０８に残る持続時間を決定す
る遷移カウンタは、対応のクリアメッセージが電力管理
メッセージバス２１０から受取られてしまうまでカウン
トを開始しない。対応のクリアメッセージが受取られる
と、遷移カウンタは、予め定められた時間の間カウント
を開始し、かつ完了すると電力管理ステートマシンがも
との状態に戻るのを引起こす。バス要求アクティビティ
は、２次アクティビティのようにプログラムされれば同
様に処理される。上で言及された遷移カウンタは電力管
理ステートマシン２６０の不可欠な部分として含まれる
ことに注目されたい。遷移カウンタによって制御される
カウント期間は構成レジスタユニット２７０の構成レジ
スタを介してプログラム可能であり得ることにさらに注
目されたい。
【００３８】一方、タイマチックアクティビティは、遷
移状態６０８に入ると遷移カウンタがカウントを開始す
ることを引起こし得る。一実施例では、タイマチックの
発生は遷移タイマが１２０の使用持続期間の間カウント
を始めることを引起こす。この持続期間が満了すると、
電力管理ステートマシンは遷移状態６０８からもとの状
態に戻る。タイマチックのこの特別な処理はプログラマ
によってプログラム可能であり、かつ１つのモードで
は、タイマチックはシステム管理割込アクティビティお
よび割込アクティビティに関する上述と同じ態様で処理
され得ることに注目されたい。
【００３９】デコーダ２７２は、たとえば統合化された
プロセッサ２０２によって外部バス２０６上に実行され
るＩ／Ｏ書込サイクルをデコードしかつ構成レジスタユ
ニット２７０の様々な内部レジスタへの構成データのソ
フトウェア書込を可能にするために設けられる。タイム
アウトカウンタユニット２６８に関連のタイムアウトカ
ウント期間は構成レジスタユニット２７０のあるレジス
タを介してプログラム可能であり得ることに注目された
い。電力管理ステートマシン２６０が遷移状態６０８に
残る予め定められた期間もまたプログラム可能であり得
ることにさらに注目されたい。
【００４０】図７は、上述に従って動作しかつ図１のブ
ロック図にほぼ適合する電力管理ユニット２０８の一実
施例に関する詳細を示すブロック図である。図１の回路
部分に対応する部分は同じ番号が付けられている。統合
化されたプロセッサ２０２および電力管理ユニット２０
８の様々な部分は簡単にかつ明瞭にするために図面から
省かれていることに注目されたい。
【００４１】図７の実施例に関して、クロック制御ユニ
ット２６４は「ＣＰＵ低速化」、「ＣＰＵ停止」、およ
び「中断」とそれぞれ明示された１組の制御信号を生成
する。ＣＰＵ低速化信号がアサートされると、クロック
発生器２３０はＣＰＵクロック信号の周波数が（最大周
波数に対して）低減されることを引起こす。ＣＰＵ停止
信号がアサートされると、クロック発生器はＣＰＵクロ
ック信号を停止する。最後に、中断信号がアサートされ
ると、クロック発生器はＣＰＵクロック信号およびシス
テムクロック信号の両方を停止する。
【００４２】ＣＰＵ低速化信号、ＣＰＵ停止信号、およ
び中断信号のアサーションは電力管理ステートマシン２
６０の現在の状態（すなわち、実行可能、仮寝、スタン
バイ、中断、または遷移）に依存する。構成レジスタユ
ニット２７０は、構成値を記憶し、かつもしあればどの
信号が所与の状態の間にアサートされるかを制御するク
ロック制御レジスタ７００を含む。一実現例では、クロ
ック制御ユニットは、電力管理ステートマシン２６０が
実行可能状態６００または遷移状態６０８のいずれかに
あるときどのクロック制御信号（ＣＰＵ低速化、ＣＰＵ
停止、および中断）もアサートされないように制御され
る。電力管理ステートマシン２６０が中断状態６０８に
あると中断信号はクロック制御ユニット２６４によって
アサートされる。クロック制御レジスタ７００内に記憶
される構成値に依存して、電力管理ステートマシン２６
０が仮寝状態６０２にあるときクロック制御ユニット２
６４はＣＰＵ低速化信号またはＣＰＵ停止信号のいずれ
かをアサートする（もしくはどちらもアサートしな
い）。同様に、クロック制御レジスタ７００内に記憶さ
れる構成値にまた依存して、電力管理ステートマシン２
６０がスタンバイ状態６０４にあるときクロック制御ユ
ニット２６４はＣＰＵ低速化信号またはＣＰＵ停止信号
のいずれかをアサートする（もしくはどちらもアサート
しない）。結果として、仮寝状態６０２およびスタンバ
イ状態６０４の間のＣＰＵクロック信号およびシステム
クロック信号の具体的な制御はユーザによってプログラ
ムされ得る。
【００４３】図７の構成レジスタユニット２７０は、実
行可能なタイムアウトレジスタ７０１、仮寝タイムアウ
トレジスタ７０２、およびスタンバイタイムアウトレジ
スタ７０３を用いてさらに示される。これらのレジスタ
は、構成値を記憶しかつプログラマはタイムアウトカウ
ンタユニット２６８によって制御される実行可能タイム
アウト期間、仮寝タイムアウト期間およびスタンバイタ
イムアウト期間をセットできるようにするために使用さ
れる。構成レジスタユニット２７０は、最後にプログラ
マが電力管理ステートマシン２６０の遷移カウンタによ
って制御されるタイムアウト期間を変えることができる
ようにする遷移タイムアウトレジスタ７０４をもって示
される。
【００４４】割込コントローラ２２４は、マクドナルド
（MacDonald ）らによる、１９９４年９月２０日に出願
された「コンピュータシステムおよび割込制御装置」と
題された同時係属中の、共通に譲渡された特願平０６−
２２４３３５内に開示された割込コントローラに従って
実現され得る。
【００４５】図２の電力管理メッセージユニット２３２
が表Ｉ内に示された特定のアクティビティを検出する一
方で、他の内部システムアクティビティが電力管理メッ
セージバス２１０によって代替的にまたは付加的に検出
されかつ示され得ることに同様に注目されたい。たとえ
ば、電力管理メッセージユニットはデコーダを用いて内
部バス２６０を詮索しかつ選択されたバスサイクルの実
行を検出するように構成され得る。さらに、選択された
システムアクティビティを検出するための他のソースも
また使用されてもよい。さらに、図２の電力管理ユニッ
ト２０８は、コンピュータシステム２００内の様々なク
ロック信号の生成およびコンピュータシステム２００の
様々な周辺装置およびサブユニットへの電力の印加を制
御するが、電力管理ユニット２０８はコンピュータシス
テム２００の選択された信号のみを制御しまたは様々な
周辺装置への電力の印加のみを制御するように構成され
てもよい。上述の電力管理システムは、同時係属中の共
通に譲渡された以下の出願に述べられる回路および技術
を含むシステム内でさらに使用され得る。それらの出願
は、オブライエン（ O' Brien ）らによる、１９９５年
１月３０日に出願された「コンピュータシステムのため
の電力管理システム」と題された特願平０７−０１２２
６１、ワイザー（Wisor ）らによる、１９９５年２月１
日に出願された「コンピュータシステムおよびコンピュ
ータシステムのためのシステム管理割込源」と題された
特願平０７−０１５１６３、ワイザー（Wisor ）らによ
る、１９９５年２月１日に出願された「コンピュータシ
ステム、およびその中でシステム管理割込を発生し処理
するための方法」と題された特願平０７−０１５１６
２、ゲファート（Gephardt）らによる、１９９５年１月
３０日に出願された「コンピュータシステムおよびＩＳ
Ａ型サブバスを集積プロセッサの外部に導出させるため
の方法」と題された特願平０７−０１２４２０、および
ワイザー（Wisor ）らによる、「電力管理ユニット、コ
ンピュータシステム、およびコンピュータシステムの電
力管理ユニット内の複数個の構成レジスタをアクセスす
る方法」と題された同日に提出された出願を含む。割込
コントローラ２２４はマクドナルド（MacDonald ）らに
よる、１９９４年９月２０日に出願された「コンピュー
タシステムおよび割込制御装置」と題された同時係属中
の共通に譲渡された特願平０６−２２４３３５に従って
実現され得ることにさらに注目されたい。上述の同時係
属中の共通に譲渡された出願はその全体をここに引用に
より援用する。
【００４６】電力管理ステートマシンが中断状態６０６
にあるとき、さらなる電力低減を促進するためにシステ
ム発振器への電力の印加は取除かれ得ることを最後に注
目されたい。電力管理ユニット２０８は、オブライエン
（O´Brien ）らによる、１９９４年１１月３０日に出
願された「コンピュータシステムの電力を管理するため
の装置および方法」と題された同時係属中の共通に譲渡
された特願平０６−２９６５４４内に教示された回路お
よび技術を使用し、中断状態の間のシステム発振器のゲ
ーティングを効果的に実現する。上述の出願は、その全
体をここに引用により援用する。
【００４７】一旦上述の開示が十分理解されれば様々な
変更および修正が当業者には明らかであろう。たとえ
ば、外部バス２０６は、統合化されたプロセッサ２０２
に直接またはバスブリッジを介して結合されてもよい。
前掲の特許請求の範囲はそのようなすべての変更および
修正を含むように解釈されることが意図される。
【図面の簡単な説明】
【図１】この発明に従った電力管理アーキテクチャを使
用するコンピュータシステムのブロック図である。
【図２】この発明に従った電力管理アーキテクチャの一
実現例に関連する詳細を示すブロック図である。
【図３】図２の統合化されたプロセッサ内に組込まれる
電力管理メッセージユニットのブロック図である。
【図４】図２の電力管理メッセージユニットによって実
行されるメッセージ遷移サイクルを示すタイミング図で
ある。
【図５】図２の電力管理メッセージユニット内に含まれ
るアルゴリズムステートマシンの図である。
【図６】図２の電力管理ユニット内に含まれるアルゴリ
ズムステートマシンの図である。
【図７】電力管理ユニットの詳細を示すブロック図であ
る。
【符号の説明】
１００ コンピュータシステム １０２ 統合化されたプロセッサ １０４ 電力管理ユニット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームス・アール・マクドナルド アメリカ合衆国、78610 テキサス州、ビ ューダ、デューベリー、203 (72)発明者 リタ・エム・オブライエン アメリカ合衆国、78749 テキサス州、オ ースティン、サローマ、4608

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ＣＰＵコアと、前記ＣＰＵコアに結合さ
    れた電力管理メッセージユニットと、前記ＣＰＵコアに
    結合されたクロック発生器とを含む統合化されたプロセ
    ッサを含み、前記電力管理メッセージユニットは前記統
    合化されたプロセッサの内部アクティビティを検出する
    ことができさらに外部の端子のセット上に前記内部アク
    ティビティを示す信号を与えることができ、さらに、 前記外部の端子のセットに結合された電力管理メッセー
    ジバスと、 前記電力管理メッセージバスに結合され、前記コンピュ
    ータシステム内の電力を管理するための電力管理ユニッ
    トとを含み、前記電力管理ユニットは前記統合化された
    プロセッサから離れた統合化された回路チップ上に製造
    され、さらに前記電力管理ユニットは前記クロック発生
    器を制御することができるクロック制御ユニットを含
    む、コンピュータシステム。
  2. 【請求項２】 前記内部アクティビティを示す前記信号
    は前記内部アクティビティを表わすエンコードされた値
    である、請求項１に記載のコンピュータシステム。
  3. 【請求項３】 前記クロック制御ユニットは、前記内部
    アクティビティを示す前記信号に依存して前記クロック
    発生器を制御する、請求項１に記載のコンピュータシス
    テム。
  4. 【請求項４】 前記電力管理ユニットは、少なくとも１
    つの外部周辺装置への電力の印加を制御するための電力
    制御ユニットを含む、請求項２に記載のコンピュータシ
    ステム。
  5. 【請求項５】 前記電力制御ユニットは、前記エンコー
    ドされた値に依存して前記電力の印加を制御する、請求
    項４に記載のコンピュータシステム。
  6. 【請求項６】 コンピュータシステム内の電力を管理す
    るための方法であって、前記コンピュータシステムは、
    ＣＰＵコアおよび少なくとも１つのオンチップ周辺装置
    を有する統合化されたプロセッサを含み、前記方法は、 前記統合化されたプロセッサの内部アクティビティを検
    出するステップと、 前記内部アクティビティを示すアクティビティ信号を生
    成するステップと、 前記統合化されたプロセッサに結合された外部バス上に
    前記アクティビティ信号を与えるステップと、 外部電力管理ユニットで前記アクティビティ信号を受取
    るステップと、 前記アクティビティ信号に依存してＣＰＵクロック信号
    の生成を制御するべく前記外部電力管理ユニットから前
    記統合化されたプロセッサにクロック制御信号を与える
    ステップとを含む、方法。
  7. 【請求項７】 前記アクティビティ信号は内部アクティ
    ビティを示すエンコードされた値を含む、請求項６に記
    載の方法。
  8. 【請求項８】 前記外部電力管理バス上に前記アクティ
    ビティ信号を与える前記ステップと同時に有効ストロー
    ブを生成するステップをさらに含む、請求項６に記載の
    方法。
  9. 【請求項９】 前記アクティビティ信号に依存して外部
    周辺装置への電力の印加を制御すべく前記外部電力管理
    ユニット内に電力制御信号を生成するステップをさらに
    含む、請求項６に記載の方法。
  10. 【請求項１０】 前記統合化されたプロセッサの内部ア
    クティビティを検出する前記ステップは割込信号のアサ
    ーションを検出するステップを含む、請求項６に記載の
    方法。
JP08045095A 1994-04-06 1995-04-05 コンピュータシステムおよびコンピュータシステム内の電力を管理するための方法 Expired - Lifetime JP3454964B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/223,984 US5493684A (en) 1994-04-06 1994-04-06 Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
US223984 1994-04-06

Publications (2)

Publication Number Publication Date
JPH07295695A true JPH07295695A (ja) 1995-11-10
JP3454964B2 JP3454964B2 (ja) 2003-10-06

Family

ID=22838802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08045095A Expired - Lifetime JP3454964B2 (ja) 1994-04-06 1995-04-05 コンピュータシステムおよびコンピュータシステム内の電力を管理するための方法

Country Status (5)

Country Link
US (1) US5493684A (ja)
EP (1) EP0676686B1 (ja)
JP (1) JP3454964B2 (ja)
AT (1) ATE257956T1 (ja)
DE (1) DE69532426T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000002118A1 (fr) * 1998-07-02 2000-01-13 Hitachi, Ltd. Microprocesseur
KR100352045B1 (ko) * 1994-01-10 2002-12-28 선 마이크로시스템즈 인코퍼레이티드 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
US6751741B1 (en) 1999-02-09 2004-06-15 International Business Machines Corporation Computer power management apparatus and method for optimizing CPU throttling
JP2006514769A (ja) * 2003-03-31 2006-05-11 インテル コーポレイション メッセージに基づく電源管理のシステム及び方法
JP2013513190A (ja) * 2009-12-31 2013-04-18 インテル・コーポレーション 高効率且つリアルタイムでプラットフォーム電力管理アーキテクチャを実行する装置

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848054B1 (en) * 1989-10-30 2005-01-25 Texas Instruments Incorporated Real-time computer thermal management and power conservation
US7194646B1 (en) * 1989-10-30 2007-03-20 Texas Instruments Incorporated Real-time thermal management for computers
US6158012A (en) 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
JP3467631B2 (ja) * 1994-06-07 2003-11-17 株式会社ルネサステクノロジ ロジックｌｓｉ
US5625807A (en) * 1994-09-19 1997-04-29 Advanced Micro Devices System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US5678065A (en) * 1994-09-19 1997-10-14 Advanced Micro Devices, Inc. Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency
EP0708406B1 (en) * 1994-10-19 2001-09-12 Advanced Micro Devices, Inc. Integrated processor systems for portable information devices
US5727221A (en) * 1994-12-22 1998-03-10 Texas Instruments Incorporated Computer system power management interconnection circuitry and systems
KR0174483B1 (ko) * 1994-12-22 1999-04-01 윤종용 키신호 입력에 의한 작업 복구가 가능한 컴퓨터 시스템 및 그 제어방법
JP3217930B2 (ja) * 1995-01-17 2001-10-15 スター精密株式会社 プリンタ装置
US5680626A (en) * 1995-05-18 1997-10-21 Motorola, Inc. Method and apparatus for providing only that number of clock pulses necessary to complete a task
US5832280A (en) * 1995-10-05 1998-11-03 International Business Machines Corporation Method and system in a data processing system for interfacing an operating system with a power management controller.
US7822996B2 (en) * 1995-12-07 2010-10-26 Texas Instruments Incorporated Method for implementing thermal management in a processor and/or apparatus and/or system employing the same
US5815693A (en) * 1995-12-15 1998-09-29 National Semiconductor Corporation Processor having a frequency modulated core clock based on the criticality of program activity
US5712986A (en) * 1995-12-19 1998-01-27 Ncr Corporation Asynchronous PCI-to-PCI Bridge
US5721935A (en) * 1995-12-20 1998-02-24 Compaq Computer Corporation Apparatus and method for entering low power mode in a computer system
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
US6085325A (en) * 1996-12-16 2000-07-04 Intel Corporation Method and apparatus for supporting power conservation operation modes
US6138232A (en) * 1996-12-27 2000-10-24 Texas Instruments Incorporated Microprocessor with rate of instruction operation dependent upon interrupt source for power consumption control
US5890004A (en) * 1996-12-30 1999-03-30 Intel Corporation Method and apparatus for signaling power management events between two devices
US5881297A (en) * 1996-12-31 1999-03-09 Intel Corporation Apparatus and method for controlling clocking frequency in an integrated circuit
US6786420B1 (en) 1997-07-15 2004-09-07 Silverbrook Research Pty. Ltd. Data distribution mechanism in the form of ink dots on cards
US5884086A (en) * 1997-04-15 1999-03-16 International Business Machines Corporation System and method for voltage switching to supply various voltages and power levels to a peripheral device
US5918073A (en) * 1997-06-27 1999-06-29 Advanced Micro Devices, Inc. System and method for equalizing data buffer storage and fetch rates of peripheral devices
US6618117B2 (en) 1997-07-12 2003-09-09 Silverbrook Research Pty Ltd Image sensing apparatus including a microcontroller
US6690419B1 (en) 1997-07-15 2004-02-10 Silverbrook Research Pty Ltd Utilising eye detection methods for image processing in a digital image camera
US6879341B1 (en) 1997-07-15 2005-04-12 Silverbrook Research Pty Ltd Digital camera system containing a VLIW vector processor
US6624848B1 (en) 1997-07-15 2003-09-23 Silverbrook Research Pty Ltd Cascading image modification using multiple digital cameras incorporating image processing
US7110024B1 (en) 1997-07-15 2006-09-19 Silverbrook Research Pty Ltd Digital camera system having motion deblurring means
US20040119829A1 (en) 1997-07-15 2004-06-24 Silverbrook Research Pty Ltd Printhead assembly for a print on demand digital camera system
US6049882A (en) * 1997-12-23 2000-04-11 Lg Semicon Co., Ltd. Apparatus and method for reducing power consumption in a self-timed system
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
WO1999053627A1 (en) 1998-04-10 1999-10-21 Chrimar Systems, Inc. Doing Business As Cms Technologies System for communicating with electronic equipment on a network
US6202104B1 (en) 1998-07-28 2001-03-13 Siemens Aktiengesellschaft Processor having a clock driven CPU with static design
AUPP702098A0 (en) 1998-11-09 1998-12-03 Silverbrook Research Pty Ltd Image creation method and apparatus (ART73)
JP3049051B1 (ja) * 1999-03-31 2000-06-05 新潟日本電気株式会社 中央処理装置の温度制御回路
US6510525B1 (en) * 1999-04-26 2003-01-21 Mediaq, Inc. Method and apparatus to power up an integrated device from a low power state
AUPQ056099A0 (en) 1999-05-25 1999-06-17 Silverbrook Research Pty Ltd A method and apparatus (pprint01)
US6728892B1 (en) * 1999-09-15 2004-04-27 Koninklijke Philips Electronics N.V. Method for conserving power in a can microcontroller and a can microcontroller that implements this method
US6533381B1 (en) * 1999-10-29 2003-03-18 Unisys Corp Variable rate ink jet endorser
US6611882B1 (en) * 1999-12-31 2003-08-26 Intel Corporation Inbound and outbound message passing between a host processor and I/O processor local memory
JP2001222346A (ja) * 2000-02-10 2001-08-17 Toshiba Corp コンピュータ、コンピュータシステム、および省電力制御方法
GB2360670B (en) * 2000-03-22 2004-02-04 At & T Lab Cambridge Ltd Power management system
KR100342842B1 (ko) * 2000-03-30 2002-07-02 김진영 전원 통합 제어 장치 및 그 방법
US7069367B2 (en) * 2000-12-29 2006-06-27 Intel Corporation Method and apparatus for avoiding race condition with edge-triggered interrupts
JP3870030B2 (ja) * 2001-02-28 2007-01-17 キヤノン株式会社 割込み制御回路を有するインクジェット記録装置および記録装置の制御方法
GB0123421D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Power management system
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US20030163746A1 (en) * 2002-02-22 2003-08-28 Yi-Chung Lee Power-saving method for an optical disc drive
US7058830B2 (en) 2003-03-19 2006-06-06 International Business Machines Corporation Power saving in a floating point unit using a multiplier and aligner bypass
US7137021B2 (en) * 2003-05-15 2006-11-14 International Business Machines Corporation Power saving in FPU with gated power based on opcodes and data
JP4660140B2 (ja) * 2004-08-18 2011-03-30 セイコーエプソン株式会社 データ転送制御システム、電子機器及びプログラム
TWI273367B (en) * 2004-10-01 2007-02-11 Fortune Semiconductor Corp Method and device for calibrating monitor clocks
US20060179172A1 (en) * 2005-01-28 2006-08-10 Texas Instruments Incorporated Method and system for reducing power consumption of a direct memory access controller
EP1785809A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Inc. Standby mode for power management
EP1785982A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Incorporated Display power management
EP1785811B1 (en) * 2005-11-14 2018-12-05 Texas Instruments Incorporated Memory information transfer power management
EP1785810A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Incorporated Idle mode for power mangagement
US7882381B2 (en) * 2006-06-29 2011-02-01 Intel Corporation Managing wasted active power in processors based on loop iterations and number of instructions executed since last loop
US8458429B2 (en) * 2006-12-31 2013-06-04 Texas Instruments Incorporated Memory controller idle mode
US20080184047A1 (en) * 2007-01-25 2008-07-31 Goeltzenleuchter Courtney D System and method for implementing a quiet operating mode in a computing system
US7840239B2 (en) * 2007-05-03 2010-11-23 Texas Instruments Incorporated Distributed power management
JP2010057160A (ja) * 2008-08-01 2010-03-11 Nec Electronics Corp 半導体集積回路
US8276015B2 (en) * 2009-02-23 2012-09-25 International Business Machines Corporation Managing the power-performance range of an application
EP2244142A1 (de) * 2009-04-22 2010-10-27 Siemens Aktiengesellschaft Automatisierungssystem mit Energiesparmodus
KR20120090195A (ko) * 2011-02-07 2012-08-17 삼성전자주식회사 프로세서, 이의 동작 방법, 및 데이터 처리 시스템
US9563254B2 (en) * 2011-12-22 2017-02-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9400545B2 (en) 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US9360909B2 (en) 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9395799B2 (en) 2012-08-09 2016-07-19 Nvidia Corporation Power management techniques for USB interfaces
US9760150B2 (en) 2012-11-27 2017-09-12 Nvidia Corporation Low-power states for a computer system with integrated baseband
GB2509124A (en) * 2012-12-21 2014-06-25 Nomad Spectrum Ltd Wireless access point and cellular network relay with secondary co-processor controlling power supplies and SIM cards
WO2015152939A1 (en) * 2014-04-04 2015-10-08 Empire Technology Development Llc Instruction optimization using voltage-based functional performance variation
CN109144680A (zh) 2017-06-27 2019-01-04 阿里巴巴集团控股有限公司 一种时钟滴答中断设置方法及装置
WO2021188106A1 (en) * 2020-03-19 2021-09-23 Hewlett-Packard Development Company, L.P. Feature modification in standby mode based on power source capacity

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
US5025387A (en) * 1988-09-06 1991-06-18 Motorola, Inc. Power saving arrangement for a clocked digital circuit
US5241680A (en) * 1989-06-12 1993-08-31 Grid Systems Corporation Low-power, standby mode computer
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
AU629019B2 (en) * 1989-09-08 1992-09-24 Apple Computer, Inc. Power management for a laptop computer
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5237692A (en) * 1990-11-09 1993-08-17 Ast Research Inc. Internal interrupt controller for a peripheral controller
US5230074A (en) * 1991-01-25 1993-07-20 International Business Machines Corporation Battery operated computer power management system
US5239652A (en) * 1991-02-04 1993-08-24 Apple Computer, Inc. Arrangement for reducing computer power consumption by turning off the microprocessor when inactive
JPH0776894B2 (ja) * 1991-02-25 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション プロセッサ用クロック信号の制御方法及び情報処理システム
US5390350A (en) * 1991-04-22 1995-02-14 Western Digital Corporation Integrated circuit chip core logic system controller with power saving features for a microcomputer system
US5319772A (en) * 1991-11-14 1994-06-07 Acer Incorporated Method and apparatus for changing the operating clock speed of a computer system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352045B1 (ko) * 1994-01-10 2002-12-28 선 마이크로시스템즈 인코퍼레이티드 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
WO2000002118A1 (fr) * 1998-07-02 2000-01-13 Hitachi, Ltd. Microprocesseur
US6789207B1 (en) 1998-07-02 2004-09-07 Renesas Technology Corp. Microprocessor
US6751741B1 (en) 1999-02-09 2004-06-15 International Business Machines Corporation Computer power management apparatus and method for optimizing CPU throttling
JP2006514769A (ja) * 2003-03-31 2006-05-11 インテル コーポレイション メッセージに基づく電源管理のシステム及び方法
JP2013513190A (ja) * 2009-12-31 2013-04-18 インテル・コーポレーション 高効率且つリアルタイムでプラットフォーム電力管理アーキテクチャを実行する装置
US8990591B2 (en) 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework

Also Published As

Publication number Publication date
DE69532426T2 (de) 2004-11-04
US5493684A (en) 1996-02-20
DE69532426D1 (de) 2004-02-19
EP0676686B1 (en) 2004-01-14
JP3454964B2 (ja) 2003-10-06
EP0676686A3 (en) 1997-01-29
ATE257956T1 (de) 2004-01-15
EP0676686A2 (en) 1995-10-11

Similar Documents

Publication Publication Date Title
JP3454964B2 (ja) コンピュータシステムおよびコンピュータシステム内の電力を管理するための方法
US5511203A (en) Power management system distinguishing between primary and secondary system activity
EP0666528B1 (en) Integrated processor providing indications of internal activity to an external power management bus
US5535400A (en) SCSI disk drive power down apparatus
JP3651945B2 (ja) コンピュータシステムのための電力管理システム
US6708278B2 (en) Apparatus and method for awakening bus circuitry from a low power state
US6460143B1 (en) Apparatus and method for awakening bus circuitry from a low power state
JP3442810B2 (ja) チップの消費電力を自動的に減少する方法および装置
EP0693723B1 (en) Power management in a computer system
CN1194281C (zh) 用于监视和控制电源管理资源的系统和方法
US5590341A (en) Method and apparatus for reducing power consumption in a computer system using ready delay
JP3034362B2 (ja) 周辺制御装置およびｓｃｓｉバス制御装置
JP3509232B2 (ja) コンピュータシステムおよびその電力管理装置
EP0706110A2 (en) System and method for enabling and disabling a peripheral clock signal generator
JP2004514211A (ja) バス結合された回路ブロックのための電力管理の方法及び構成
WO1995028671A1 (en) An improved system logic controller for digital computers
JP3568592B2 (ja) 周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法
US20070204180A1 (en) Method for power management of central processing unit and system thereof
JPH07311685A (ja) コンピュータシステムおよびコンピュータシステムのためのシステム管理割込源
JP2005209230A (ja) 記憶装置
JP3718192B2 (ja) 記憶装置
JP2006053949A (ja) 記憶装置
JP2006209798A (ja) 記憶装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030624

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term