JPH07296527A - 記録・再生用エラー訂正装置 - Google Patents

Abstract

(57)【要約】 【目的】 ２重のリードソロモン符号を用いたエラー訂
正装置を記録系・再生系に共用し、コスト低減を図る。 【構成】 対象となる記録・再生装置が記録モードか再
生モードかを判別するモード判別手段１７０と、前記モ
ード判別手段により、再生モードと判別されたときは、
エラーの位置を検出してエラー訂正を行う手段１０８〜
１２０と、前記モード判別手段により、記録モードと判
別されたときは、前記エラー訂正を行う手段に置けるエ
ラーの位置検出動作をパリティの位置検出動作１７３に
置き代えてパリティ計算を行う手段１７４、１７５とを
有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２重のリードソロモン
符号を採用したエラー訂正装置に関し、特にＤＣＣ（デ
ィジタルコンパクトカセット）に記録されたオーディオ
信号を再生したり、かかるＤＣＣへの記録を行う際に好
適なエラー訂正装置に関する。

【０００２】

【従来の技術】一般に、ＤＣＣでは、主としてランダム
エラー訂正用のＣ１系列と主としてバーストエラー訂正
用のＣ２系列の２重のリードソロモン（ＲＳ）符号がク
ロスインターリーブされている。例えばＤＣＣでは、メ
インデータの１フレームを１２２８８ワード（１ワード
＝８ビット）で構成し、このデータを２つの法則（Ｃ
１、Ｃ２インターリーブ）に基づいて１系列（ブロッ
ク）当たり２４ワードのＣ１系列と、１ブロック当たり
３２ワードのＣ２系列の２つの系列に分けて訂正を行
う。すなわち、ＤＣＣでは１２２８８個のデータをＣ１
とＣ２の両方の系列で分類している。

【０００３】ＤＣＣシステムの再生時のエラー訂正では
Ｃ１系列の訂正を最初に行う。Ｃ１系列は１ブロックが
２４ワードのデータｓ０〜ｓ２３により構成され、１フ
レームが５１２（１２２８８÷２４）のブロックＷ（＝
０〜５１１）により構成されている。Ｃ１訂正では１ブ
ロックについてエラーが０ワード、１ワード、２ワー
ド、３ワード以上の４種類に分けて訂正を行い、その結
果に応じて表１に示すようにエラーフラグとしてそれぞ
れ「００」、「０１」、「０３」、「０７」の各８ビッ
トデータをメモリに書き込む。したがって、Ｃ１のエラ
ーフラグデータは、１つのブロックに１つであるので、
１フレーム当たり合計５１２個がメモリに書き込まれ
る。

【０００４】

【表１】

【０００５】上記Ｃ１系列の最終ブロック（Ｗ＝５１
１）の訂正が終了するとＣ２系列の訂正を開始する。Ｃ
２系列は１ブロックが３２ワードのデータｔ０〜ｔ３１
により構成され、１フレームが３８４（１２２８８÷３
２）のブロックＶ（＝０〜３８３）により構成される。
また、Ｃ２訂正では上記Ｃ１訂正によりエラー位置が判
っている場合、すなわち、Ｃ２系列における３２ワード
データｔ０〜ｔ３１の内、どのデータがエラーであるか
が判っている場合にエラーを訂正する、いわゆるイレー
ジャ訂正を行う。

【０００６】ここで、Ｃ２系列の３２ワードデータｔ０
〜ｔ３１はＣ１系列においてもいずれかのブロック（Ｗ
＝０〜５１１）に属しているので、イレージャ訂正では
Ｃ２系列のデータについてそのデータが属しているＣ１
系列のブロックＷのエラーフラグデータを読み出し、そ
のＣ１ブロックが２ワード訂正（エラーフラグ「０
３」）、或いは３ワード以上のエラー（エラーフラグ
「０７」）である場合にそのＣ２データがエラーである
としてイレージャ訂正を行う。

【０００７】従来、この種のエラー訂正装置では、Ｃ２
系列の訂正を行う場合に３８４個のの全てのブロックＶ
に関してＣ１系列の訂正におけるエラーフラグを読み出
して評価するように構成されている。すなわち、従来の
ＤＣＣシステムのイレージャ訂正では、１フレーム当た
りエラーフラグを１２２８８回（３８４ブロック×３２
ワード）読み出している。

【０００８】また、記録時にはＣ１、Ｃ２の各系列につ
いて所定のフローに従ってパリティ計算が行われる。こ
の動作は、前述の再生時のエラー訂正とは異なるので、
記録部と再生部を有する記録・再生装置ではハード的に
もソフト的にも、記録系と再生系は別個に独立してい
た。

【０００９】

【発明が解決しようとする課題】かかる従来の記録・再
生用エラー訂正装置では記録部と再生部とにおけるリー
ドソロモン符号を用いたエラー訂正処理が各々独立して
行われているため、ハードウェア・ソフトウェア共に別
々に用意されている。このため、部品点数が多く、スペ
ースを要するとともに部品コスト、組立コスト、ソフト
ウェア作成コスト等が高くなっていた。

【００１０】従って、本発明は部品数を減少させ、省ス
ペース化が可能であり、製造諸コストを低減させること
のできる記録・再生用エラー訂正装置を提供することを
目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に本発明では、記録時におけるエラー訂正処理と再生時
におけるエラー訂正処理の手順中、共通しているところ
は同一のソフトウェアのプログラムを実行し、互いに異
なるところでは必要に応じてジャンプするようにし、記
録時は再生時におけるエラーの位置検出動作をパリティ
の位置検出動作に置き代えてパリティ計算を行うように
している。

【００１２】すなわち本発明によれば、Ｃ１系列とＣ２
系列の２重のリードソロモン符号を採用した記録・再生
用エラー訂正装置であって、記録モードか再生モードか
を判別するモード判別手段と、前記モード判別手段によ
り、再生モードと判別されたときは、エラーの位置を検
出してエラー訂正を行う手段と、前記モード判別手段に
より、記録モードと判別されたときは、前記エラー訂正
を行う手段におけるエラーの位置検出動作をパリティの
位置検出動作に置き代えてパリティ計算を行う手段と、
を有する記録・再生用エラー訂正装置が提供される。

【００１３】

【作用】本発明は上記構成なので、対象となるＤＣＣ等
の記録・再生装置のエラー訂正装置を記録系と再生系で
プログラムのジャンプなどにより兼用することができ、
低コスト、省スペースを実現できる。

【００１４】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係る記録・再生用エラー訂
正装置の一実施例における再生時のエラー訂正方法を示
す説明図、図２はＣ１系列のワードとＣ２系列のワード
の関係を示す説明図、図３はＣ２系列の第０〜第９５系
列とＣ１系列の関係を示す説明図、図４はＣ２系列の第
９６〜第１９１系列とＣ１系列の関係を示す説明図であ
る。

【００１５】本発明は、記録・再生の双方に用いること
のできるエラー訂正装置であるが、記録・再生の双方に
関係する部分と再生にのみ関係する部分をまず説明す
る。図２〜図４を参照してＣ１系列とＣ２系列の各ワー
ドの関係を説明する。前述したようにＤＣＣシステムの
メインデータのＣ１、Ｃ２系列はそれぞれ、 Ｃ１：ＧＦ（２⁸）Reed Solomon Code （２４、２０、
５） Ｃ２：ＧＦ（２⁸）Reed Solomon Code （３２、２６、
７） のコード体系で構成されている。また、１フレームは１
２２８８ワード（１ワード＝８ビット）で構成されると
ともに、Ｃ１、Ｃ２系列の１フレームはそれぞれ Ｃ１：Ｗ＝０〜５１１の５１２系列（ブロック） Ｃ２：Ｖ＝０〜３８３の３８４系列（ブロック） で構成されている。

【００１６】そして、Ｃ１系列とＣ２系列の各ワードの
関係は、図２に示すようにＣ２系列の （１）Ｖ＝０、２、４〜４６ の２４個の系列の各ワードデータ（ｔ＝０〜３１）を先
頭シンボル（ｔ＝０）から順次縦方向に配列するととも
に、各Ｃ２系列の同一シンボル番号（ｔ＝０〜３１）の
各ワードデータをＶ＝０、２、４〜４６の系列順に横方
向に配列すると、このＣ２系列の横方向の各ワードデー
タは、Ｃ１系列のＷ＝０、２６、３６、６２〜４９２、
５０２の各ワードデータ（ｓ０〜ｓ２３）と同一とな
る。

【００１７】すなわち、例えばＣ２シンボルｔ＝０の横
方向の各ワードデータはＣ１系列のＷ＝０の各ワードデ
ータｓ０〜ｓ２３と同一であり、Ｃ２シンボルｔ＝１の
横方向の各ワードデータはＣ１系列のＷ＝２６の各ワー
ドデータｓ０〜ｓ２３と同一であり、Ｃ２シンボルｔ＝
３の横方向の各ワードデータはＣ１系列のＷ＝６２の各
ワードデータｓ０〜ｓ２３と同一である。更に説明する
と、Ｃ２系列における第０系列（Ｖ＝０）の第０シンボ
ル（ｔ＝０）のワードデータはＣ１系列におけるＷ＝０
のワードデータｓ０であり、また、Ｃ２系列における第
４系列（Ｖ＝４）の第２シンボル（ｔ＝２）のワードデ
ータはＣ１系列におけるＷ＝３６のワードデータｓ２で
ある。

【００１８】同様に、図３に示すようにＣ２系列の （２）Ｖ＝１、３、５〜４５、４７ （３）Ｖ＝４８、５０〜９２、９４ （４）Ｖ＝４９、５１〜９３、９５ また、図４に示すようにＣ２系列の （５）Ｖ＝９６、９８〜１４０、１４２ （６）Ｖ＝９７、９９〜１４１、１４３ （７）Ｖ＝１４４、１４６〜１８８、１９０ （８）Ｖ＝１４５、１４７〜１８９、１９１ のそれぞれ２４個の系列の各ワードデータ（ｔ＝０〜３
１）を図２と同様に先頭シンボル（ｔ＝０）から順次縦
方向に配列するとともに、各Ｃ２系列の同一シンボル番
号（ｔ＝０〜３１）の各ワードデータを系列順に横方向
に配列すると、このＣ２系列の横方向の各ワードデータ
は図３および図４に示す番号ＷのＣ１系列の各ワードデ
ータ（ｓ０〜ｓ２３）と同一となる。

【００１９】また、図は省略されているが、Ｃ２系列の （９） Ｖ＝１９２、１９４〜２３６、２３８ （１０）Ｖ＝１９３、１９５〜２３７、２３９ （１１）Ｖ＝２４０、２４２〜２８４、２８６ （１２）Ｖ＝２４１、２４３〜２８５、２８７ （１３）Ｖ＝２８８、２９０〜３３２、３３４ （１４）Ｖ＝２８９、２９１〜３３３、３３５ （１５）Ｖ＝３３６、３３８〜３８０、３８２ （１６）Ｖ＝３３７、３３９〜３８１、３８３ の場合にも同様に、このＣ２系列の横方向の各ワードデ
ータは他のＣ１系列の各ワードデータ（ｓ０〜ｓ２３）
と同一となる。

【００２０】すなわち、ＤＣＣシステムは、Ｃ１系列の
１フレームがＷ＝０〜５１１の５１２系列で構成され、
Ｃ２系列の１フレームがＶ＝０〜３８３の３８４系列で
構成されているので、Ｃ１系列のワードとＣ２系列のワ
ードの巡回性に基づいてＣ２系列のブロックＶをＣ１系
列のワードが重複する２４系列毎にまとめると、１６
（＝３８４÷１６）通りにグループ分けすることができ
る（この明細書では、上記ブロックと区別するために
「グループ」を用いる）。なお、言うまでもなく、Ｖ＝
０〜３８３の各系列はｔ＝０〜３１の各データワードを
有するので、１フレームでは３２×１６＝５１２通りの
Ｃ１系列となり、Ｃ１系列の１フレーム分となる。

【００２１】ここで、後述するようにＣ１系列の訂正で
は、エラーを検出して訂正を実際に行った場合、或いは
３ワード以上のエラーを検出して訂正できなかった場合
にそのワードにエラー有りを示すフラグを与えてメモリ
に記憶し、続くＣ２系列の訂正では、Ｃ１系列の訂正に
おいてエラーがあったＣ１系列のワードに含まれるデー
タは全てエラーであるとみなして訂正（イレージャ訂
正）を行うが、このＣ２系列のイレージャ訂正では、訂
正を行う前にＣ１系列の訂正における訂正結果をフラグ
として読み出すことにより評価するいわゆるＣ１フラグ
評価が行われる。

【００２２】例えば図１において「×」で示すようにＣ
１系列のＷ＝０、３６、４９２の系列にエラーがあった
場合、Ｃ２系列のＶ＝０、２〜４４、４６の各系列では
共に、３２ワードのうちシンボルｔ＝０、２、３０の３
ワードがエラーであるとみなしてイレージャ訂正を行
う。なお、前述したように例えばＣ１系列の訂正におい
てＷ＝３６の系列に３ワード以上のエラーがあった場合
にはエラーフラグ「０７」が記憶される。

【００２３】そこで、本実施例では、Ｖ＝０、２〜４
４、４６の第１グループでは各系列のイレージャ訂正を
行う際に読み出すエラーフラグは全て読み出さず、Ｖ＝
０の系列のみのＣ１エラーフラグを読み出してＣ１フラ
グ評価を行い、そのエラーの位置と数をカウントして記
憶することにより、続くＶ＝２〜４４、４６の各系列の
イレージャ訂正ではエラーフラグを読み出す必要がない
ようにしている。

【００２４】また、上記第２〜第１６グループの各イレ
ージャ訂正においても同様に、それぞれＶ＝１、４８、
４９、９６、９７、１４４、１４５、１９２、１９３、
２４０、２４１、２８８、２８９、３３６、３３７の系
列のみのエラーフラグを読み出してＣ１フラグ評価を行
い、そのエラーの位置と数をカウントして記憶すること
により、同一グループでは他のＣ１エラーフラグを読み
出すことなく、全てのＣ２系列のイレージャ訂正を行う
ことができる。したがって、本実施例によれば、１フレ
ームのＣ１フラグ評価は、１グループ毎に１回の合計１
６回でよい。

【００２５】次に、上記エラー訂正方法を実現する装置
について説明する。図５は本発明に係る誤り訂正装置の
一実施例を示すブロック図、図６はリードソロモン符号
のＣ１系列を訂正するルーチンを説明するためのフロー
チャート、図７はリードソロモン符号のＣ２系列を訂正
するルーチンを説明するためのフローチャート、図８は
図７のＣ２系列訂正ルーチンのイレージャルーチンを説
明するためのフローチャート、図９はシンドローム修正
ルーチンを説明するためのフローチャートである。な
お、図１〜図４において説明したＣ１エラーフラグ評価
は、図５に示すフラグロケーション設定回路２により、
また、図７に示すＣ２系列訂正ルーチンのステップ１２
４において実行される。

【００２６】先ず、図５に示す回路を概略的に説明する
と、回路２〜２０が入力端子１から入力する信号の誤り
を訂正するように構成され、また、この誤り訂正回路を
構成する部分２〜２０は、回路２〜８を含むシンドロー
ム演算ブロック２２と、回路９〜１４を含むラッチブロ
ック２３及び回路１５〜２０を含む訂正ブロック２６に
より大別される。また、このブロック２２、２３および
２６はアドレスブロック２４と、インストラクションブ
ロック２５と補助トラック割り込みブロック２７により
制御され、特に割り込みブロック２７はブロック２２、
２３および２６がＤＣＣのメイントラックのＣ１、Ｃ２
系列と補助トラックのＣ１系列を選択的に訂正するよう
に割り込み処理を行う。

【００２７】フラグロケーション設定回路２は、再生時
にイレージャ訂正のためのＣ１エラーフラグ評価を行う
回路であり、Ｃ２の２４系列に１回Ｃ１エラーフラグを
読み出し、Ｃ１の２ワードエラーおよび３ワードエラー
の位置と数を検出する。また、この回路２はエラーフラ
グの読み出しのためのＲＡＭアドレスを生成し、出力す
る。

【００２８】パリティロケーション設定回路３は、記録
時にイレージャ訂正を使ってパリティを計算するために
パリティの位置をメイントラック系列Ｃ１、Ｃ２と補助
トラック系列ＡＵＸＣ１の各系列に合わせてロケーショ
ン選択回路４に出力する。ロケーション選択回路４は、
再生モード時にフラグロケーション設定回路２からのエ
ラーの位置を選択し、記録モード時にパリティロケーシ
ョン設定回路３からのパリティの位置を選択し、レジス
タ出力選択回路９、１１に出力する。

【００２９】シンドロームチェック回路５は、入力端子
１より入力されるＲＡＭ（図示省略）からのデータを受
け取って後述するようにＣ１系列では４個のシンドロー
ムＳ０〜Ｓ３を演算し、Ｃ２系列では６個のシンドロー
ムＳ０〜Ｓ５を演算してシンドローム選択回路６に出力
する。シンドローム選択回路６はシンドローム選択回路
６からのシンドローム、レジスタ１９または１６からの
出力を選択し、指数に変換するためのテーブルのα−ｉ
変換ＲＯＭ７に出力する。

【００３０】シンドローム格納レジスタ８には、α−ｉ
変換ＲＯＭ７によりα−ｉ変換されたシンドロームが格
納され、このレジスタ８はまた、格納されたシンドロー
ムが全て「００」の場合にフラグ「１」を出力する。レ
ジスタ出力選択回路９、１１は、シンドローム格納レジ
スタ８に格納されたシンドローム、ロケーション選択回
路４により選択されたデータ及びレジスタ１４に格納さ
れたデータを選択して加算回路１２に出力し、また、訂
正データシンボルアドレスラッチ回路１０は、エラー訂
正を実行する時に演算により得られたエラー位置を記憶
し、ＲＡＭアドレス出力回路２４に出力する。

【００３１】加算回路１２はレジスタ出力選択回路９、
１１により選択されたデータを加算するが、この加算は
αの指数部の加算であるので、インストラクションでは
乗算となる。レジスタ入出選択回路１３は、加算回路１
２の出力またはＲＯＭ７によりα−ｉ変換されたシンド
ロームを選択して後段のレジスタ１４に記憶させる。な
お、このレジスタ１４は演算途中のデータを一時記憶し
てレジスタ出力選択回路９、１１に出力するために用い
られる。

【００３２】ｉ−α変換回路１５は加算回路１２の出力
をｉ−α変換し、このデータは排他的論理和回路１７に
より、レジスタ１９に格納されたデータと加算されて再
度レジスタ１９に格納される。レジスタ１６は、２ワー
ド訂正時にＺ² ＋Ｚ＋Ｘ＝０の解「Ｚ」を求めるために
「Ｘ」の値を入力すると「Ｚ」の値に変換して記憶して
出力する。訂正データ出力回路２０は、ｉ−α変換回路
１５からのデータとデータバス上の誤りデータとから排
他的論理和回路１８により得られる訂正データをデータ
バス上に出力する。

【００３３】ＲＡＭアドレス出力回路２４は、メインデ
ータＣ１系列のＲＡＭアドレス（Ｃ１ＲＡＭＡＤ）と、
メインデータＣ１系列のエラーフラグのＲＡＭアドレス
（Ｃ１ＦＬＧＡＤ）と、メインデータＣ２系列のＲＡＭ
アドレス（Ｃ２ＲＡＭＡＤ）と、メインデータＣ１系列
のエラーフラグのＲＡＭアドレス（Ｃ２ＦＬＧＡＤ）
と、各系列のエラーフラグデータ（ＥＲＦＬＧＢＵＦ）
を生成して出力する。

【００３４】補助トラック割り込み検出回路２７は、再
生時にはＡＵＸ情報がメインデータであるＣ１、Ｃ２と
同期していないので、割り込みの形式で演算、訂正を行
い、再生時には入力信号の変化点を検出して割り込みフ
ラグを出力する。なお、１フレーム中の入力信号の変化
点は４回有り、１回について補助トラックデータが２系
列ずつ処理される。補助トラック割り込み検出回路２７
はまた、補助トラックデータＡＵＸＣ１系列のＲＡＭア
ドレス（ＡＸＣ１ＡＤ）と、補助トラックデータＡＵＸ
Ｃ１系列のエラーフラグのＲＡＭアドレス（ＡＸＦＬＧ
ＡＤ）を生成して出力する。

【００３５】次に、インストラクション回路２５を詳細
に説明すると、先ず、クロック発生器（ＣＬＯＣＫＧＥ
Ｎ）は各入力信号から、この装置内部で使用される各種
クロックを生成する。インストラクションカウンタ（Ｉ
ＮＳＴＣＮＴ）はＣ１、Ｃ２、ＡＵＸＣ１のシンドロー
ム演算及びＣ１エラーフラグ評価インストラクション用
の１０ビットカウンタであり、このカウンタの出力がイ
ンストラクションＲＯＭ（ＩＮＳＴＲＯＭ）２５ａのア
ドレスとなる。このインストラクションの１ステップ
は、クロックの立ち上がりから立ち上がりまでであり、
クロックによりカウントアップする。また、このインス
トラクションのジャンプは、下記の飛び先アドレスをロ
ードすることにより行われる。

【００３６】インストラクションＲＯＭ２５ａはインス
トラクションカウンタ（ＩＮＳＴＣＮＴ）から出力され
るカウント値をアドレスとして１６ビットデータを出力
し、このデータがインストラクションの各ステップにお
ける処理動作を決定する。インストラクションセレクタ
（ＩＮＳＴＳＥＬ）はインストラクションＲＯＭ２５ａ
から出力される１６ビットデータを処理の種類（シンド
ローム演算、エラーフラグ処理等）に応じて出力先を振
り分け、この出力はクロックのタイミングで出力され
る。また、このセレクタはＲＡＭアクセス時にインスト
ラクションを止める信号を出力する。

【００３７】ロードアドレス発生器（ＬＯＡＤＡＤ）は
インストラクションカウンタ（ＩＮＳＴＣＮＴ）から出
力されるカウント値をラッチしたデータを読み取り、こ
のデータがジャンプを行うアドレスの場合に各入力条件
に従って飛び先アドレスを決定してインストラクション
カウンタ（ＩＮＳＴＣＮＴ）に出力する。

【００３８】ここで、シンドローム演算と訂正処理のイ
ンストラクションが同時に進行しているが、ＲＡＭには
同時にアクセスすることができないので、インストラク
ションコントローラ（ＩＮＳＴＣＯＮＴ）がアドレスを
監視し、ＲＡＭアクセスが衝突しないようにインストラ
クションカウンタ（ＩＮＳＴＣＮＴ）をコントロールし
ている。また、シンドローム演算と訂正処理を同時に行
うが、訂正処理されている系列は、同時に行われるシン
ドローム演算の１系列前のシンドロームであるので、フ
ラグコントローラ（ＦＬＧＣＯＮＴ）がシンドローム演
算に関する情報およびフラグを記憶し、この情報および
フラグが訂正処理に用いられる。

【００３９】次に、図６を参照してＣ１訂正処理につい
て説明する。Ｃ１訂正処理がスタートすると（ステップ
１０１）、先ず、次式（数１）の上段に示す式〔Ｃ１〕
によりシンドロームＳ０〜Ｓ３をチェックし（ステップ
１０２）、次いで、次式（数２）に示すシンドロームＳ
０〜Ｓ３をα→ｉ変換してレジスタ８に格納する（ステ
ップ１０３）。

【００４０】

【数１】 〔Ｃ１〕 Ｓ０＝ Ｗ０＋ Ｗ１＋ Ｗ２＋・・・・・＋Ｗ２３ Ｓ１＝α²³Ｗ０＋α²²Ｗ１＋α²¹Ｗ２＋・・・・・＋Ｗ２３ Ｓ２＝α⁴⁶Ｗ０＋α⁴⁴Ｗ１＋α⁴²Ｗ２＋・・・・・＋Ｗ２３ Ｓ３＝α⁶⁹Ｗ０＋α⁶⁶Ｗ１＋α⁶³Ｗ２＋・・・・・＋Ｗ２３ 〔Ｃ２〕 Ｓ０＝ Ｗ０＋ Ｗ１＋ Ｗ２＋・・・・・＋Ｗ３１ Ｓ１＝α³¹ Ｗ０＋α³⁰ Ｗ１＋α²⁹ Ｗ２＋・・・・・＋Ｗ３１ Ｓ２＝α⁶² Ｗ０＋α⁶⁰ Ｗ１＋α⁵⁸ Ｗ２＋・・・・・＋Ｗ３１ Ｓ３＝α⁹³ Ｗ０＋α⁹⁰ Ｗ１＋α⁸⁷ Ｗ２＋・・・・・＋Ｗ３１ Ｓ４＝α¹²⁴ Ｗ０＋α¹²⁰ Ｗ１＋α¹¹⁶ Ｗ２＋・・・・・＋Ｗ３１ Ｓ５＝α¹⁵⁵ Ｗ０＋α¹⁵⁰ Ｗ１＋α¹⁴⁵ Ｗ２＋・・・・・＋Ｗ３１

【００４１】

【数２】 Ｃ１：Ｓ０ Ｓ１ Ｓ２ Ｓ３ Ｃ２：Ｓ０ Ｓ１ Ｓ２ Ｓ３ Ｓ４ Ｓ５

【００４２】ステップ１０３の後に、現在の動作モード
が記録モードか否かを判断する（ステップ１７０）。こ
の判断は、対象となるＤＣＣ記録・再生機の操作スイッ
チにより、記録モードとされているときに所定のフラグ
をたてておき、このフラグを見ることによりなされる。
記録モードでない場合は、再生モードとみなす。すなわ
ち、記録、再生以外の巻き戻し等のモードについても、
すべて再生モードとして取り扱う。以下ステップ１７０
で再生モードと判断された場合について先に説明する。

【００４３】再生モードの場合、シンドロームＳ０〜Ｓ
３が全て「０」か否かを判別し（ステップ１０４）、Ｙ
ＥＳの場合にはＣ１エラーフラグＦ０、Ｆ１、Ｆ２に共
に「０」を書き込み（ステップ１０５）、次いでブロッ
クアドレスを１つインクリメントし（ステップ１０
６）、全ブロック（Ｗ＝０〜５１１）が終了しない場合
にはステップ１０２に戻り、終了した場合には図７に示
すＣ２訂正処理へ進む（ステップ１０７）。

【００４４】他方、ステップ１０４においてシンドロー
ムＳ０〜Ｓ３が全て「０」でない場合には、先ず、次式
（数３）に基づいて１ワードエラーを検出するための変
形シンドロームσ１〜σ３を演算し（ステップ１０
８）、次いで、次式（数４）により１ワードエラーか否
かを判別する（ステップ１０９）。

【００４５】

【数３】σ１＝Ｓ１² ＋Ｓ０＊Ｓ２ σ２＝Ｓ２² ＋Ｓ１＊Ｓ３ σ３＝Ｓ１＊Ｓ２＋Ｓ０＊Ｓ３

【００４６】

【数４】 σ１＋σ２＋σ３＝０ １ワードエラー σ１＋σ２＋σ３≠０ １ワードエラー以上

【００４７】１ワードエラーの場合には次式（数５）に
基づいて１ワード訂正を行って訂正データを書き込み
（ステップ１１０）、次いで表１にも基づいてＣ１エラ
ーフラグＦ０に「１」を書き込む（ステップ１１１）。
次いで、ブロックアドレスを１つインクリメントし（ス
テップ１１２）、ステップ１０７に進む。

【００４８】

【数５】 〔１ワード訂正〕 エラーの位置： Ｘｉ＝Ｓ１／Ｓ０ エラーの値 ： Ｅｉ＝Ｓ０ 訂正 ： Ｗｉ＝Ｓ０＋Ｄｉ（Ｄｉ…エラーデー
タ）

【００４９】他方、ステップ１０９において１ワードエ
ラーでない場合には、次式（数６）により２ワードエラ
ーを検出するためのＸ１、Ｘ２、φ１〜φ３を演算し
（ステップ１１３）、次いで、次式（数７）により２ワ
ードエラーか否かを判別する（ステップ１１４）。

【００５０】

【数６】

【００５１】

【数７】 φ１＋φ２＋φ３＝０ ２ワードエラー φ１＋φ２＋φ３≠０ ２ワードエラー以上

【００５２】そして、２ワードエラーの場合には次式
（数８）に基づいて２ワード訂正を行って（ステップ１
１５）次式（数９）により訂正データＷi 、Ｗj を書き
込み（ステップ１１６）、次いで表１に示すようにＣ１
エラーフラグＦ０、Ｆ１に「１」を書き込む（ステップ
１１７）。次いで、ブロックアドレスを１つインクリメ
ントし（ステップ１１８）、ステップ１０７に進む。

【００５３】

【数８】

【００５４】

【数９】 〔Ｗi 、Ｗj 訂正〕 Ｓ０＝Ｅｉ＋Ｅｊ Ｓ１＝Ｘｉ＊Ｅｉ＋Ｘｊ＊Ｅｊより Ｘｊ＊Ｓ０＋Ｓ１＝（Ｘｉ＋Ｘｊ）＊Ｅｉ Ｅｉ＝（Ｘｊ＊Ｓ０＋Ｓ１）／Ｃ１ Ｅｊ＝Ｓ０＋Ｅｉ Ｗｉ＝Ｅｉ＋Ｄｉ Ｗｊ＝Ｅｊ＋Ｄｊ

【００５５】また、ステップ１１４において２ワードエ
ラーでない場合には表１に示すようにＣ１エラーフラグ
Ｆ０、Ｆ１、Ｆ２に共に「１」を書き込み（ステップ１
１９）、次いで、ブロックアドレスを１つインクリメン
トし（ステップ１２０）、ステップ１０７に進む。

【００５６】ステップ１７０において記録モードと判断
された場合は、ブロックアドレスＷが０か否かを判断し
（ステップ１７２）、０であれば、すなわち先頭ブロッ
クであればパリティの位置（ｓ２０〜ｓ２３）をロード
し（ステップ１７３）、前演算を行って（ステップ１７
４）、４イレージャ訂正を行う（ステップ１７５）。一
方、Ｗ≠０のときは、ステップ１７３、１７４を行わ
ず、ステップ１７５へ行って４イレージャ訂正を行い、
パリティ計算を行う。ステップ１７５の後は前述のステ
ップ１０６へ戻り、ステップ１０７を経由してＣ２訂正
のフローへ移る。

【００５７】次に、図７ないし図９を参照してＣ２訂正
処理について説明する。このＣ２訂正処理はＣ１訂正を
全ブロック（Ｗ＝０〜５１１）について行った後スター
トし（ステップ１２１）、先ず、上式（数１）の下段
〔Ｃ２〕によりシンドロームＳ０〜Ｓ５をチェックし
（ステップ１２２）、次いで、上式（数２）の下段に示
すシンドロームＳ０〜Ｓ５をα→ｉ変換してレジスタ８
に格納する（ステップ１２３）。次いで、Ｃ１のときと
同様に、記録モードか否かを判断し（ステップ１８
０）、再生モードのときは、グループの先頭か否かを判
断し（ステップ１８１）、先頭であればＣ１エラーフラ
グを読み出して次式（数１０）によりエラーフラグの数
Ｎ（Ｅ）とエラー位置Ｘｉを検出する（ステップ１２
４）。一方、グループの先頭でないときは、ステップ１
２６へ行く。

【００５８】

【数１０】 〔Ｃ１ Flag Calculate〕 Read ：Ｃ１ Flag Location Count ：Ｃ１ Flag Number Register：Ｃ１ Flag Location Ｘ１、Ｘ２、Ｘ３、
Ｘ４、Ｘ５、Ｘ６

【００５９】ここで、図１〜図４において説明したよう
に、ステップ１２４ではＶ＝０、１、４８、４９、９
６、９７、１４４、１４５、１９２、１９３、２４０、
２４１、２８８、２８９、３３６、３３７のブロックで
はＣ１エラーフラグを読み出してＣ１フラグ評価を行
い、そのエラーの位置と数をカウントして記憶するが、
他のブロックではＣ１エラーフラグを読み出さない。続
くステップ１２５では次式（数１１）に示すような前演
算を行う。

【００６０】

【数１１】 Ｘ１＋Ｘ２ ＝Ｂ１ Ｘ１＊Ｘ２ ＝Ｂ２ Ｂ１＋Ｘ３ ＝Ｃ１ Ｂ１＊Ｘ３＋Ｂ２＝Ｃ２ Ｂ２＊Ｘ３ ＝Ｃ３ Ｃ１＋Ｘ４ ＝Ｄ１ Ｃ１＊Ｘ４＋Ｃ２＝Ｄ２ Ｃ２＊Ｘ４＋Ｃ３＝Ｄ３ Ｃ３＊Ｘ４ ＝Ｄ４ Ｄ１＊Ｘ５ ＝Ｅ１ Ｄ１＊Ｘ５＋Ｄ２＝Ｅ２ Ｄ２＊Ｘ５＋Ｄ３＝Ｅ３ Ｄ３＊Ｘ５＋Ｄ４＝Ｅ４ Ｄ４＊Ｘ５ ＝Ｅ５ （Ｘ１＋Ｘ６） ＊（Ｘ２＋Ｘ６）（Ｘ３＋Ｘ６）（Ｘ４＋Ｘ６）（Ｘ５＋Ｘ６）＝Ｉ６ （Ｘ１＋Ｘ５）（Ｘ２＋Ｘ５）（Ｘ３＋Ｘ５）（Ｘ４＋Ｘ５）＝Ｉ５ （Ｘ１＋Ｘ４）（Ｘ２＋Ｘ４）（Ｘ３＋Ｘ４）＝Ｉ４ （Ｘ１＋Ｘ３）（Ｘ２＋Ｘ３）＝Ｉ３ （Ｘ１＋Ｘ２）＝Ｉ２

【００６１】そして、シンドロームＳ０〜Ｓ５が全て
「０」か否かを判別することによりエラー数が「０」か
否かを判別し（ステップ１２６）、「０」の場合にはＣ
２エラーフラグＦ０、Ｆ１に「０」を書き込み（ステッ
プ１２７）、次いでブロックアドレスを１つインクリメ
ントし（ステップ１２８）、全ブロック（Ｖ＝０〜３８
３）が終了しない場合にはステップ１２２に戻り、終了
した場合にはこのＣ２訂正処理を終了する（ステップ１
２９）。

【００６２】他方、ステップ１２６においてシンドロー
ムＳ０〜Ｓ５が全て「０」でない場合には、上式（数
３）に基づいて１ワードエラーを検出するための変形シ
ンドロームσ１〜σ３を演算し（ステップ１３１）、次
いで、上式（数４）により１ワードエラーか否かを判別
する（ステップ１３２）。そして、１ワードエラーの場
合には上式（数５）に基づいて１ワード訂正を行って訂
正データを書き込み（ステップ１３３）、次いでＣ２エ
ラーフラグＦ０、Ｆ１に「０」を書き込む（ステップ１
３４）。次いで、ブロックアドレスを１つインクリメン
トし（ステップ１３５）、ステップ１２９に進む。

【００６３】他方、ステップ１３２において１ワードエ
ラーでない場合には、上式（数６）により２ワードエラ
ーを検出するための変形シンドロームＸ１、Ｘ２、φ１
〜φ３を演算し（ステップ１３６）、次いで、上式（数
７）により２ワードエラーか否かを判別する（ステップ
１３７）。

【００６４】そして、２ワードエラーの場合には上式
（数８）に基づいて２ワード訂正を行って（ステップ１
３８）上式（数９）により訂正データＷi、Ｗjを書き込
み（ステップ１３９）、次いでＣ２エラーフラグＦ０、
Ｆ１に「０」を書き込む（ステップ１４０）。次いで、
ブロックアドレスを１つインクリメントし（ステップ１
４１）、ステップ１２９に進む。また、ステップ１３７
において２ワードエラーでない場合には図８に示すイレ
ージャルーチンに進む。

【００６５】ステップ１８０において、記録モードのと
きは、ブロックアドレスＶが０か否かを判断し（ステッ
プ１８３）、０であれば、すなわち先頭ブロックであれ
ばパリティの位置ｔ０、ｔ７、ｔ８、ｔ１６、ｔ２３、
ｔ２４をロードし（ステップ１８７）、前演算を行って
（ステップ１８５）、６イレージャ訂正を行いパリティ
計算を行う（ステップ１８６）。一方、Ｖ≠０のとき
は、ステップ１８４にてパリティの位置ｔ０、ｔ８、ｔ
１５、ｔ１６、ｔ２４、ｔ３１をロードしてステップ１
８５へ移る。

【００６６】上記説明から明らかなように、再生時には
初めにＣ１、続いてＣ２の系列で訂正を行う。Ｃ１訂正
でエラーが２個と判定された場合にはエラーフラグ「０
３」を、３個以上と判定された場合にはエラーフラグ
「０７」を書き込む（Ｃ１訂正では、１系列中２個のエ
ラーまではｓ０〜ｓ２３のどこにエラーがあるか位置を
検出できるが、３個以上のエラーがある場合には、エラ
ーがあることは判定できるが位置は検出できない）。続
くＣ２訂正では、Ｃ２系列の各データ（ｔ０〜ｔ３１）
が属しているＣ１系列”Ｗ”のエラーフラグを読み出
し、これが「０３」あるいは「０７」であればそのデー
タをエラーとみなして訂正を行う（イレージャ訂正）。
従ってイレージャ訂正を行うにはどこにエラーがあるか
があらかじめ分かっていなければならない。図１の例で
はＣ２の各系列 Ｖ＝０、２、４、６…４６の ｔ０、
ｔ１、ｔ３０ がエラーであるとして訂正を行ってい
る。

【００６７】上記のように、記録モードのときに再生モ
ードと異なる処理を行うのは、記録時にはＣ１、Ｃ２系
列のパリティを計算しなくてはならないからである。Ｃ
１パリティはｓ２０〜ｓ２３、Ｃ２パリティは”Ｖ”が
偶数のとき ｔ０、ｔ７、ｔ８、ｔ１６、ｔ２３、ｔ２
４、奇数のとき ｔ０、ｔ８、ｔ１５、ｔ１６、ｔ２
４、ｔ３１ である。このようにパリティの位置はあら
かじめ分かっているので、イレージャ訂正を応用してエ
ラー訂正の代りにパリティ計算を行う。前述のように再
生時においてはエラーの位置は分からないのでＣ１訂正
によってエラーフラグを書き込み、Ｃ２訂正時にそれを
読み出すことでエラーの位置を検出していたが、記録時
はパリティの位置が分かっているので、Ｃ１系列におい
てもイレージャ訂正を使ってパリティ計算を行うことが
できるのである。

【００６８】次にイレージャルーチンについて説明す
る。先ず、Ｃ１エラーフラグＦ１の数が「０」か否かを
判別し（ステップ１４４）、ＮＯの場合にはＣ１エラー
フラグＦ１の数が５以下か否かを判別し（ステップ１４
５）、５以下の場合には５か否かを判別する（ステップ
１４６）。そして、Ｃ１エラーフラグＦ１の数が５でな
い場合には図９に詳しく示すシンドローム修正ルーチン
を実行し、他方、５の場合には次式によりＮ＝５〜１の
イレージャを実行し（ステップ１４７）、次いでブロッ
クアドレスを１つインクリメントし（ステップ１４
８）、ステップ１２１に戻る。

【００６９】また、ステップ１４４においてＣ１エラー
フラグＦ１の数が「０」の場合には、Ｃ２エラーフラグ
Ｆ０に「１」を書き込み（ステップ１４９）、次いでブ
ロックアドレスを１つインクリメントし（ステップ１４
７）、ステップ１２１に戻る。また、ステップ１４５に
おいてＣ１エラーフラグＦ１の数が５以下でない場合に
はステップ１５２以下に分岐する。

【００７０】ステップ１５２においてＣ１エラーフラグ
Ｆ２の数が「０」の場合には、Ｃ２エラーフラグＦ１に
「１」を書き込み（ステップ１５３）、次いでブロック
アドレスを１つインクリメントし（ステップ１５４）、
ステップ１２１に戻る。また、ステップ１５２において
Ｃ１エラーフラグＦ２の数が３以下の場合には図９に詳
しく示すシンドローム修正ルーチンを実行し、また、ス
テップ１５６においてＣ２エラーフラグＦ２の数が５以
下の場合には次式に示すＮ＝５〜１のＮイレージャを実
行し、次いでブロックアドレスを１つインクリメントし
（ステップ１５８）、ステップ１２１に戻る。

【００７１】また、ステップ１５９においてＣ２エラー
フラグＦ２の数が６でない場合にはＣ２エラーフラグＦ
１に「１」を書き込み（ステップ１６０）、次いでブロ
ックアドレスを１つインクリメントし（ステップ１６
１）、ステップ１２１に戻る。また、ステップ１６２に
おいてＣ２エラーフラグＦ２の数が６の場合には次式に
よりＮ＝６〜１のＮイレージャを実行し（ステップ１６
３）、次いでブロックアドレスを１つインクリメントし
（ステップ１６４）、ステップ１２１に戻る。なお、図
９に示すシンドローム修正ルーチンについては詳細な説
明を省略する。

【００７２】

【数１２】 〔６Erasure,Ｙ６〕 Ｔ５＝Ｓ５＋Ｅ１＊Ｓ４＋Ｅ２＊Ｓ３＋Ｅ３＊Ｓ２＋Ｅ
４＊Ｓ１＋Ｅ５＊Ｓ０ Ｙ６＝Ｔ５／Ｉ６ 〔シンドローム修正〕 Ｓ０＋Ｙ６ →Ｓ０ Ｓ１＋Ｙ６＊Ｘ６ →Ｓ１ Ｓ２＋Ｙ６＊Ｘ６² →Ｓ２ Ｓ３＋Ｙ６＊Ｘ６³ →Ｓ３ Ｓ４＋Ｙ６＊Ｘ６⁴ →Ｓ４

【００７３】

【数１３】 〔５Erasure,Ｙ５〕 Ｔ４＝Ｓ４＋Ｄ１＊Ｓ３＋Ｄ２＊Ｓ２＋Ｄ３＊Ｓ１＋Ｄ
４＊Ｓ０ Ｙ５＝Ｔ４／Ｉ５ 〔シンドローム修正〕 Ｓ０＋Ｙ５ →Ｓ０ Ｓ１＋Ｙ５＊Ｘ５ →Ｓ１ Ｓ２＋Ｙ５＊Ｘ５² →Ｓ２ Ｓ３＋Ｙ５＊Ｘ５³ →Ｓ３

【００７４】

【数１４】 〔４Erasure,Ｙ４〕 Ｔ３＝Ｓ３＋Ｃ１＊Ｓ２＋Ｃ２＊Ｓ１＋Ｃ３＊Ｓ０ Ｙ４＝Ｔ３／Ｉ４ 〔シンドローム修正〕 Ｓ０＋Ｙ４ →Ｓ０ Ｓ１＋Ｙ４＊Ｘ４ →Ｓ１ Ｓ２＋Ｙ４＊Ｘ４² →Ｓ２

【００７５】

【数１５】 〔３Erasure,Ｙ３〕 Ｔ２＝Ｓ２＋Ｂ１＊Ｓ１＋Ｂ２＊Ｓ０ Ｙ３＝Ｔ２／Ｉ３ 〔シンドローム修正〕 Ｓ０＋Ｙ３ →Ｓ０ Ｓ１＋Ｙ３＊Ｘ３ →Ｓ１

【００７６】

【数１６】 〔２Erasure,Ｙ２〕 〔１Erasure,Ｙ１〕 Ｔ１＝Ｓ１＋Ｘ１＊Ｓ０ Ｙ２＝Ｔ１／Ｉ２ Ｙ１＝Ｓ０＋Ｙ２

【００７７】

【発明の効果】以上説明したように本発明によれば、リ
ードソロモン符号を用いたエラー訂正装置において、記
録系と再生系の処理を一部兼用できるように、再生モー
ドにおけるＣ１フラグの読み出しステップに代えて、記
録モードではパリティの位置のロードを行い、Ｃ１の場
合は４イレージャ訂正を、Ｃ２の場合は６イレージャ訂
正を行うことにより、パリティ計算を実現している。従
って記録系、再生系でハードウェアと一部のプログラム
を共有でき、同じソフトウェアに記録のサブルーチンを
持たせておき、モード切り替えによってプログラムのジ
ャンプアドレスを切り替えることで記録ルーチンを実行
することができる。また、再生系では１フレームのデー
タがｓワード×Ｗブロックで構成されたＣ１系列と、１
フレームのデータがｔワード×Ｖブロックで構成された
Ｃ２系列の２重のリードソロモン符号を用いてＣ２系列
をエラー訂正する場合に、Ｃ１系列のワードとＣ２系列
のワードの巡回性に基づいてＣ２系列のブロックをＣ１
系列のワードが重複するグループにグループ分けするこ
とによりＣ１系列のエラー訂正時のエラーフラグがグル
ープ毎に１回読み出すので、グループ分けされたＣ２系
列の他のブロックではＣ１系列のエラー訂正時のエラー
フラグを読み出す必要がなくなり、したがって、高速で
エラー訂正することができる。

【図面の簡単な説明】

【図１】本発明に係る記録・再生用エラー訂正装置の一
実施例におけるエラー訂正方法を示す説明図である。

【図２】Ｃ１系列のワードとＣ２系列のワードの関係を
示す説明図である。

【図３】Ｃ２系列の第０〜第９５系列とＣ１系列の関係
を示す説明図である。

【図４】Ｃ２系列の第９６〜第１９１系列とＣ１系列の
関係を示す説明図である。

【図５】本発明に係る記録・再生用エラー訂正装置の一
実施例を示すブロック図である。

【図６】リードソロモン符号のＣ１系列を訂正するルー
チンを説明するためのフローチャートである。

【図７】リードソロモン符号のＣ２系列を訂正するルー
チンを説明するためのフローチャートである。

【図８】図７のＣ２系列訂正ルーチンのイレージャルー
チンを説明するためのフローチャートである。

【図９】シンドローム修正ルーチンを説明するためのフ
ローチャートである。

【符号の説明】

２ フラグロケーション回路 ２２ シンドローム演算ブロック ２３ ラッチブロック ２４ アドレスブロック ２５ インストラクションブロック ２６ 訂正ブロック

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/18 ５７２ Ｂ 8940−5Ｄ Ｇ 8940−5Ｄ Ｈ０３Ｍ 13/00 8730−5Ｊ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 Ｃ１系列とＣ２系列の２重のリードソロ
   モン符号を採用した記録・再生用エラー訂正装置であっ
   て、 記録モードか再生モードかを判別するモード判別手段
   と、前記モード判別手段により、再生モードと判別され
   たときは、エラーの位置を検出してエラー訂正を行う手
   段と、 前記モード判別手段により、記録モードと判別されたと
   きは、前記エラー訂正を行う手段におけるエラーの位置
   検出動作をパリティの位置検出動作に置き代えてパリテ
   ィ計算を行う手段と、 を有する記録・再生用エラー訂正装置。
2. 【請求項２】 前記エラー訂正を行う手段が、 前記Ｃ１系列の各ブロックのエラーを訂正するととも
   に、エラーが発生したブロック毎にエラーフラグを記憶
   するＣ１系列エラー訂正手段と、 Ｃ１系列のワードとＣ２系列のワードの巡回性に基づい
   てＣ２系列のブロックをＣ１系列のワードが重複するグ
   ループにグループ分けを行い、前記Ｃ１系列エラー訂正
   手段により記憶されてＣ２系列の各ワードに対応するエ
   ラーフラグを前記グループ毎に１回読み出して前記Ｃ２
   系列の各ブロックのエラーを訂正するＣ２系列エラー訂
   正手段と、 を有する請求項１記載の記録・再生用エラー訂正装置。