JPH07297194A - マルチチャンバー装置及び半導体装置の製造方法 - Google Patents
マルチチャンバー装置及び半導体装置の製造方法Info
- Publication number
- JPH07297194A JPH07297194A JP6109079A JP10907994A JPH07297194A JP H07297194 A JPH07297194 A JP H07297194A JP 6109079 A JP6109079 A JP 6109079A JP 10907994 A JP10907994 A JP 10907994A JP H07297194 A JPH07297194 A JP H07297194A
- Authority
- JP
- Japan
- Prior art keywords
- reflow
- metal film
- film
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
- H10P72/0461—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the presence of two or more transfer chambers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
- H10P14/44—Physical vapour deposition [PVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/412—Deposition of metallic or metal-silicide materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0431—Apparatus for thermal treatment
- H10P72/0434—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/10—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
- H10P72/12—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/059—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by reflowing or applying pressure
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】生産性を低下させることなく高融点金属材料の
成膜及びリフロー処理を確実に行うことを可能にするマ
ルチチャンバ−装置及びかかる装置を用いた半導体装置
の製造方法を提供する。 【構成】マルチチャンバ−装置は、（イ）減圧下におい
て基体上に金属膜を成膜する成膜装置１０，１１と、
（ロ）複数枚の基体に成膜された金属膜を１．３×１０
-6Ｐａ以下の真空雰囲気中で同時にリフローさせるリフ
ロー装置２０と、（ハ）成膜装置とリフロー装置とを結
ぶ１．３×１０-6Ｐａ以下の真空雰囲気にされた搬送路
３０から成る。半導体装置の製造方法は、（イ）成膜装
置内で絶縁層上に金属膜を減圧下で成膜する工程と、
（ロ）１．３×１０-6Ｐａ以下の真空雰囲気下で、成膜
装置からリフロー装置に半導体基板を搬送した後、１．
３×１０-6Ｐａ以下の真空雰囲気中で複数枚の半導体基
板を同時に加熱し、絶縁層上の金属膜をリフローさせる
工程、から成る。
成膜及びリフロー処理を確実に行うことを可能にするマ
ルチチャンバ−装置及びかかる装置を用いた半導体装置
の製造方法を提供する。 【構成】マルチチャンバ−装置は、（イ）減圧下におい
て基体上に金属膜を成膜する成膜装置１０，１１と、
（ロ）複数枚の基体に成膜された金属膜を１．３×１０
-6Ｐａ以下の真空雰囲気中で同時にリフローさせるリフ
ロー装置２０と、（ハ）成膜装置とリフロー装置とを結
ぶ１．３×１０-6Ｐａ以下の真空雰囲気にされた搬送路
３０から成る。半導体装置の製造方法は、（イ）成膜装
置内で絶縁層上に金属膜を減圧下で成膜する工程と、
（ロ）１．３×１０-6Ｐａ以下の真空雰囲気下で、成膜
装置からリフロー装置に半導体基板を搬送した後、１．
３×１０-6Ｐａ以下の真空雰囲気中で複数枚の半導体基
板を同時に加熱し、絶縁層上の金属膜をリフローさせる
工程、から成る。
Description
【０００１】
【産業上の利用分野】本発明は、例えば半導体装置の製
造プロセスにおけるコンタクトホール等の形成に適した
マルチチャンバー装置、及び半導体装置の製造方法に関
する。
造プロセスにおけるコンタクトホール等の形成に適した
マルチチャンバー装置、及び半導体装置の製造方法に関
する。
【０００２】
【従来の技術】超ＬＳＩの高集積化に伴い、半導体基板
とその上方に形成された配線との間の電気的接続を得る
ためのコンタクトホールや、多層配線間の電気的接続を
得るためのビアホール、スルーホールも微細化してい
る。そして、０．２５μｍルールにおいてはこれらのコ
ンタクトホール、ビアホールあるいはスルーホール（以
下、総称して接続孔とも呼ぶ）のアスペクト比が２を越
えるに至っている。通常、接続孔を形成するためには、
先ず、図８の（Ａ）に模式的な一部断面図を示すよう
に、半導体基板５０あるいは下層配線上に絶縁層６０を
形成した後、絶縁層６０に開口部６１を形成する。尚、
参照番号５１は素子分離領域、５２はゲート酸化膜、５
３はゲート電極、５４はＬＤＤサイドウオール、５５は
ソース・ドレイン領域である。その後、金属配線材料７
２を例えばスパッタ法にて開口部６１内を含む絶縁層６
０上に成膜する。こうして、開口部６１内を金属配線材
料７２で埋め込み、接続孔を完成させる。
とその上方に形成された配線との間の電気的接続を得る
ためのコンタクトホールや、多層配線間の電気的接続を
得るためのビアホール、スルーホールも微細化してい
る。そして、０．２５μｍルールにおいてはこれらのコ
ンタクトホール、ビアホールあるいはスルーホール（以
下、総称して接続孔とも呼ぶ）のアスペクト比が２を越
えるに至っている。通常、接続孔を形成するためには、
先ず、図８の（Ａ）に模式的な一部断面図を示すよう
に、半導体基板５０あるいは下層配線上に絶縁層６０を
形成した後、絶縁層６０に開口部６１を形成する。尚、
参照番号５１は素子分離領域、５２はゲート酸化膜、５
３はゲート電極、５４はＬＤＤサイドウオール、５５は
ソース・ドレイン領域である。その後、金属配線材料７
２を例えばスパッタ法にて開口部６１内を含む絶縁層６
０上に成膜する。こうして、開口部６１内を金属配線材
料７２で埋め込み、接続孔を完成させる。
【０００３】ところが、開口部６１のアスペクト比が高
い場合、シャドウイング効果によって、開口部６１の底
部に金属配線材料が堆積せず、あるいは又、開口部底部
の近傍の開口部側壁に十分な厚さの金属配線材料が成膜
されないという問題がある（図８の（Ｂ）参照）。ここ
で、シャドウイング効果とは、スパッタ時、開口部に入
射するスパッタ粒子が、光学的に影となる開口部の部分
に堆積しない現象をいう。このような問題が発生する
と、接続孔の電気的接続の信頼性が低下し、最悪の場
合、接続孔での電気的接続不良が生じる。
い場合、シャドウイング効果によって、開口部６１の底
部に金属配線材料が堆積せず、あるいは又、開口部底部
の近傍の開口部側壁に十分な厚さの金属配線材料が成膜
されないという問題がある（図８の（Ｂ）参照）。ここ
で、シャドウイング効果とは、スパッタ時、開口部に入
射するスパッタ粒子が、光学的に影となる開口部の部分
に堆積しない現象をいう。このような問題が発生する
と、接続孔の電気的接続の信頼性が低下し、最悪の場
合、接続孔での電気的接続不良が生じる。
【０００４】高アスペクト比の開口部をアルミニウム若
しくはアルミニウム系合金（以下、総称してＡｌ系合金
とも呼ぶ）で埋め込む技術の１つに、高温スパッタ法が
ある。この高温スパッタ法は、Ａｌ系合金をスパッタ法
にて成膜する際、半導体基板５０を５００゜Ｃ前後に加
熱する技術である。このように半導体基板５０を加熱す
ることによって、絶縁層６０上に堆積したＡｌ系合金が
流動状態となり、絶縁層６０上に堆積したＡｌ系合金が
開口部６１内に流れ込む。その結果、開口部６１内をＡ
ｌ系合金で確実に埋め込むことができる。
しくはアルミニウム系合金（以下、総称してＡｌ系合金
とも呼ぶ）で埋め込む技術の１つに、高温スパッタ法が
ある。この高温スパッタ法は、Ａｌ系合金をスパッタ法
にて成膜する際、半導体基板５０を５００゜Ｃ前後に加
熱する技術である。このように半導体基板５０を加熱す
ることによって、絶縁層６０上に堆積したＡｌ系合金が
流動状態となり、絶縁層６０上に堆積したＡｌ系合金が
開口部６１内に流れ込む。その結果、開口部６１内をＡ
ｌ系合金で確実に埋め込むことができる。
【０００５】
【発明が解決しようとする課題】Ｃｕあるいはその合金
は、Ａｌ系合金と比較して低抵抗であり、しかもエレク
トロマイグレーション耐性（ＥＭ耐性）に優れてた材料
である。それ故、将来の高集積、高速半導体装置にとっ
て魅力的な材料である。Ｃｕ、Ａｇ、Ａｕの材料特性を
以下に示す。 比抵抗 融点 引張強度 ＥＭ耐性 高温スパッタ法 μΩcm ゜Ｃ kgf/mm2 適性 Ａｌ系合金 3.2 650 4.8 △ ○ Ｃｕ 1.7 1083 21.7 ○ × Ａｇ 1.6 961 12.7 △ × Ａｕ 2.3 1063 13 △ × Ｗ 10 3380 60 ◎ ×
は、Ａｌ系合金と比較して低抵抗であり、しかもエレク
トロマイグレーション耐性（ＥＭ耐性）に優れてた材料
である。それ故、将来の高集積、高速半導体装置にとっ
て魅力的な材料である。Ｃｕ、Ａｇ、Ａｕの材料特性を
以下に示す。 比抵抗 融点 引張強度 ＥＭ耐性 高温スパッタ法 μΩcm ゜Ｃ kgf/mm2 適性 Ａｌ系合金 3.2 650 4.8 △ ○ Ｃｕ 1.7 1083 21.7 ○ × Ａｇ 1.6 961 12.7 △ × Ａｕ 2.3 1063 13 △ × Ｗ 10 3380 60 ◎ ×
【０００６】尚、上表で「◎」印は極めて優れた特性を
示し、「○」印は優れた特性を示し、「△」印は「○」
印よりも若干低い特性を示す。Ｃｕ、Ａｇ、Ａｕは比抵
抗値が低く、半導体装置の高速化に有利である。また、
Ｃｕはエレクトロマイグレーション耐性に優れており、
しかも引張強度がＡｌ系合金よりも５倍程度高いことか
らストレスマイグレーション耐性にも優れると予想され
ている。ところが、Ｃｕ、Ａｇ、Ａｕは融点が１０００
゜Ｃ前後と高い。それ故、半導体基板を５００゜Ｃ前後
に加熱する高温スパッタ法を用いて、開口部内をこれら
の金属で埋め込むことは不可能である。
示し、「○」印は優れた特性を示し、「△」印は「○」
印よりも若干低い特性を示す。Ｃｕ、Ａｇ、Ａｕは比抵
抗値が低く、半導体装置の高速化に有利である。また、
Ｃｕはエレクトロマイグレーション耐性に優れており、
しかも引張強度がＡｌ系合金よりも５倍程度高いことか
らストレスマイグレーション耐性にも優れると予想され
ている。ところが、Ｃｕ、Ａｇ、Ａｕは融点が１０００
゜Ｃ前後と高い。それ故、半導体基板を５００゜Ｃ前後
に加熱する高温スパッタ法を用いて、開口部内をこれら
の金属で埋め込むことは不可能である。
【０００７】近年、絶縁層上に金属配線材料を堆積させ
た後、真空中で半導体基板を加熱して絶縁層上に堆積し
た金属配線材料を流動状態とし、開口部内を金属配線材
料で埋め込むリフロー法の検討が進められている。リフ
ロー法を用いることによって、Ｃｕのような高融点金属
配線材料を流動状態とし、開口部内を高融点金属配線材
料で埋め込むことが可能である。このような技術は、例
えば、第５４回秋季応用物理学会予稿集、第７６９頁、
２９ｐ−ＺＥ−３、「スパッタＣｕ膜のリフロー特性」
に開示されている。しかしながら、この技術において
は、リフロー処理に要する時間が３０分と長いために、
例えば２５枚の半導体基板を従来からの技術である枚葉
式のリフロー装置で処理した場合、１３時間程度を要
し、生産性が余りに低く過ぎる。リフロー処理時間を短
くしたのでは、Ｃｕが開口部内にリフローしなくなり、
開口部内にボイドが発生する。
た後、真空中で半導体基板を加熱して絶縁層上に堆積し
た金属配線材料を流動状態とし、開口部内を金属配線材
料で埋め込むリフロー法の検討が進められている。リフ
ロー法を用いることによって、Ｃｕのような高融点金属
配線材料を流動状態とし、開口部内を高融点金属配線材
料で埋め込むことが可能である。このような技術は、例
えば、第５４回秋季応用物理学会予稿集、第７６９頁、
２９ｐ−ＺＥ−３、「スパッタＣｕ膜のリフロー特性」
に開示されている。しかしながら、この技術において
は、リフロー処理に要する時間が３０分と長いために、
例えば２５枚の半導体基板を従来からの技術である枚葉
式のリフロー装置で処理した場合、１３時間程度を要
し、生産性が余りに低く過ぎる。リフロー処理時間を短
くしたのでは、Ｃｕが開口部内にリフローしなくなり、
開口部内にボイドが発生する。
【０００８】リフロー法においては、スパッタ後の金属
配線材料の表面状態を真空中で清浄に保持しつつ半導体
基板の熱処理を行うことで金属配線材料を構成する金属
原子が表面拡散し、金属配線材料が開口部内に流動す
る。従って、半導体基板をリフロー処理前に大気に曝露
したり、あるいは又、真空度の低い雰囲気に半導体基板
を放置した場合、金属配線材料の表面に酸化膜が形成さ
れてしまい、リフロー処理を施しても金属配線材料が開
口部内に流動しなくなる。例えば、第４０回春季応用物
理学会予稿集、第７２０頁、３０ａ−ＺＹ−８、「超高
真空下でのＡｌリフローによる埋め込み」を参照のこ
と。この文献に開示された技術は、アルミニウムリフロ
ーに関するものであり、しかも、従来の１８０秒という
短時間のリフロー処理に関する。
配線材料の表面状態を真空中で清浄に保持しつつ半導体
基板の熱処理を行うことで金属配線材料を構成する金属
原子が表面拡散し、金属配線材料が開口部内に流動す
る。従って、半導体基板をリフロー処理前に大気に曝露
したり、あるいは又、真空度の低い雰囲気に半導体基板
を放置した場合、金属配線材料の表面に酸化膜が形成さ
れてしまい、リフロー処理を施しても金属配線材料が開
口部内に流動しなくなる。例えば、第４０回春季応用物
理学会予稿集、第７２０頁、３０ａ−ＺＹ−８、「超高
真空下でのＡｌリフローによる埋め込み」を参照のこ
と。この文献に開示された技術は、アルミニウムリフロ
ーに関するものであり、しかも、従来の１８０秒という
短時間のリフロー処理に関する。
【０００９】以上に説明したとおり、スパッタされたＣ
ｕ膜を枚葉式のリフロー装置でリフロー処理する技術、
及び超高真空下でのアルミニウムリフローによる埋め込
み特性の改善技術は上記の文献から公知であるものの、
Ｃｕ等の高融点金属配線材料を用いて、スループットを
低下させることなく、高い生産性にて半導体装置に接続
孔を確実に形成する技術は本出願人が調べた限りでは知
られていない。従来のスパッタ装置と従来のバッチ式の
リフロー装置を組み合わせて、これらの文献に開示され
た技術を用いて接続孔を形成したとしても、Ｃｕ等の高
融点金属配線材料の表面に酸化膜が形成されてしまい、
融点よりも相当低い温度でＣｕ等の高融点金属配線材料
に対してリフロー処理を行った場合、高融点金属配線材
料が開口部内に流動しなくなる。
ｕ膜を枚葉式のリフロー装置でリフロー処理する技術、
及び超高真空下でのアルミニウムリフローによる埋め込
み特性の改善技術は上記の文献から公知であるものの、
Ｃｕ等の高融点金属配線材料を用いて、スループットを
低下させることなく、高い生産性にて半導体装置に接続
孔を確実に形成する技術は本出願人が調べた限りでは知
られていない。従来のスパッタ装置と従来のバッチ式の
リフロー装置を組み合わせて、これらの文献に開示され
た技術を用いて接続孔を形成したとしても、Ｃｕ等の高
融点金属配線材料の表面に酸化膜が形成されてしまい、
融点よりも相当低い温度でＣｕ等の高融点金属配線材料
に対してリフロー処理を行った場合、高融点金属配線材
料が開口部内に流動しなくなる。
【００１０】従って、本発明の目的は、スループットあ
るいは生産性を低下させることなく高融点金属材料の成
膜及びリフロー処理を確実に行うことを可能にするマル
チチャンバー装置を提供することにある。また、本発明
の目的は、スループットあるいは生産性を低下させるこ
となく高融点金属配線材料を用いて確実に信頼性の高い
接続孔を形成することができる方法を提供することにあ
る。
るいは生産性を低下させることなく高融点金属材料の成
膜及びリフロー処理を確実に行うことを可能にするマル
チチャンバー装置を提供することにある。また、本発明
の目的は、スループットあるいは生産性を低下させるこ
となく高融点金属配線材料を用いて確実に信頼性の高い
接続孔を形成することができる方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記の目的は、（イ）減
圧下において基体上に金属膜を成膜する成膜装置と、
（ロ）複数枚の基体に成膜された金属膜を１．３×１０
-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より好ましくは
６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）以下の真空
雰囲気中で同時にリフローさせるリフロー装置と、
（ハ）該成膜装置とリフロー装置とを結ぶ１．３×１０
-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より好ましくは
６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）以下の真空
雰囲気にされた搬送路、から成ることを特徴とする本発
明のマルチチャンバー装置によって達成することができ
る。
圧下において基体上に金属膜を成膜する成膜装置と、
（ロ）複数枚の基体に成膜された金属膜を１．３×１０
-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より好ましくは
６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）以下の真空
雰囲気中で同時にリフローさせるリフロー装置と、
（ハ）該成膜装置とリフロー装置とを結ぶ１．３×１０
-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より好ましくは
６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）以下の真空
雰囲気にされた搬送路、から成ることを特徴とする本発
明のマルチチャンバー装置によって達成することができ
る。
【００１２】本発明のマルチチャンバー装置の成膜装置
において、銅、銅合金、銀、銀合金、金、又は金合金か
ら成る金属膜を基体上に成膜することが好ましい。成膜
装置はスパッタ装置又は蒸着装置から構成することがで
きる。更には、リフロー装置には赤外線ランプ若しくは
抵抗加熱器が備えられていることが望ましい。
において、銅、銅合金、銀、銀合金、金、又は金合金か
ら成る金属膜を基体上に成膜することが好ましい。成膜
装置はスパッタ装置又は蒸着装置から構成することがで
きる。更には、リフロー装置には赤外線ランプ若しくは
抵抗加熱器が備えられていることが望ましい。
【００１３】上記の目的は、（イ）半導体基板上に形成
された絶縁層に開口部を形成した後、成膜装置内で該絶
縁層上に金属膜を減圧下で成膜する工程と、（ロ）１．
３×１０-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より好ま
しくは６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）以下
の真空雰囲気下で、該成膜装置からリフロー装置に該半
導体基板を搬送した後、１．３×１０-6Ｐａ（１×１０
-8Ｔｏｒｒ）以下、より好ましくは６．７×１０-6Ｐａ
（５×１０-8Ｔｏｒｒ）以下の真空雰囲気中で複数枚の
該半導体基板を同時に加熱し、絶縁層上に成膜された金
属膜をリフローさせ、以って金属膜で開口部を埋め込む
工程、から成ることを特徴とする本発明の半導体装置の
製造方法によって達成することができる。
された絶縁層に開口部を形成した後、成膜装置内で該絶
縁層上に金属膜を減圧下で成膜する工程と、（ロ）１．
３×１０-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より好ま
しくは６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）以下
の真空雰囲気下で、該成膜装置からリフロー装置に該半
導体基板を搬送した後、１．３×１０-6Ｐａ（１×１０
-8Ｔｏｒｒ）以下、より好ましくは６．７×１０-6Ｐａ
（５×１０-8Ｔｏｒｒ）以下の真空雰囲気中で複数枚の
該半導体基板を同時に加熱し、絶縁層上に成膜された金
属膜をリフローさせ、以って金属膜で開口部を埋め込む
工程、から成ることを特徴とする本発明の半導体装置の
製造方法によって達成することができる。
【００１４】本発明の半導体装置の製造方法において
は、銅、銅合金、銀、銀合金、金、又は金合金から成る
金属膜を成膜することが好ましい。金属膜の成膜は、ス
パッタ法又は蒸着法で行うことができる。更には、半導
体基板の加熱は、赤外線ランプ若しくは抵抗加熱器を用
いて行うことができる。
は、銅、銅合金、銀、銀合金、金、又は金合金から成る
金属膜を成膜することが好ましい。金属膜の成膜は、ス
パッタ法又は蒸着法で行うことができる。更には、半導
体基板の加熱は、赤外線ランプ若しくは抵抗加熱器を用
いて行うことができる。
【００１５】
【作用】本発明のマルチチャンバー装置あるいは半導体
装置の製造方法においては、複数枚の基体又は半導体基
板を同時にリフローあるいは加熱するので、高い生産性
を維持することができる。また、成膜装置からリフロー
処理までの搬送及びリフロー処理を１．３×１０-6Ｐａ
よりも高い真空度の雰囲気中で行うので、成膜された金
属膜の表面が酸化されることを確実に防止でき、基体
（半導体基板）に悪影響を与えない低い温度で、高融点
金属配線材料から成る金属膜に対して確実にリフロー処
理を行うことができる。
装置の製造方法においては、複数枚の基体又は半導体基
板を同時にリフローあるいは加熱するので、高い生産性
を維持することができる。また、成膜装置からリフロー
処理までの搬送及びリフロー処理を１．３×１０-6Ｐａ
よりも高い真空度の雰囲気中で行うので、成膜された金
属膜の表面が酸化されることを確実に防止でき、基体
（半導体基板）に悪影響を与えない低い温度で、高融点
金属配線材料から成る金属膜に対して確実にリフロー処
理を行うことができる。
【００１６】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
明を説明する。
【００１７】（実施例１）本発明のマルチチャンバー装
置１の構成図を図１に示す。このマルチチャンバー装置
１は、成膜装置（例えば、第１の成膜装置１０，第２の
成膜装置１１）と、リフロー装置２０と、搬送路３０と
から構成されている。成膜装置１０，１１で、減圧下に
おいて基体上に金属膜を成膜する。実施例１において
は、成膜室１０，１１はスパッタ装置とした。尚、成膜
装置は１つでもあるいは３つ以上でもよい。
置１の構成図を図１に示す。このマルチチャンバー装置
１は、成膜装置（例えば、第１の成膜装置１０，第２の
成膜装置１１）と、リフロー装置２０と、搬送路３０と
から構成されている。成膜装置１０，１１で、減圧下に
おいて基体上に金属膜を成膜する。実施例１において
は、成膜室１０，１１はスパッタ装置とした。尚、成膜
装置は１つでもあるいは３つ以上でもよい。
【００１８】リフロー装置２０では、複数枚の基体に成
膜された金属膜を１．３×１０-6Ｐａ（１×１０-8Ｔｏ
ｒｒ）以下の真空雰囲気中で同時にリフローさせる。即
ち、リフロー装置２０は、所謂、枚葉式のリフロー装置
である。搬送路３０によって、成膜装置１０，１１とリ
フロー装置２０とが結ばれている。搬送路３０の内部は
１．３×１０-6Ｐａ以下の真空雰囲気にされる。リフロ
ー装置２０及び搬送路３０は、例えばクライオポンプや
ターボポンプ（図示せず）によって排気され、超高真空
雰囲気にされる。
膜された金属膜を１．３×１０-6Ｐａ（１×１０-8Ｔｏ
ｒｒ）以下の真空雰囲気中で同時にリフローさせる。即
ち、リフロー装置２０は、所謂、枚葉式のリフロー装置
である。搬送路３０によって、成膜装置１０，１１とリ
フロー装置２０とが結ばれている。搬送路３０の内部は
１．３×１０-6Ｐａ以下の真空雰囲気にされる。リフロ
ー装置２０及び搬送路３０は、例えばクライオポンプや
ターボポンプ（図示せず）によって排気され、超高真空
雰囲気にされる。
【００１９】尚、マルチチャンバー装置には、基体（あ
るいは半導体基板）に形成された下層配線の表面に生成
した酸化膜を金属膜の成膜前に除去するために、必要に
応じてＲＦエッチング室４０を備えることができる。図
１中、参照番号４１はロードロック室であり、このロー
ドロック室４１を経由して基体（あるいは半導体基板）
が搬送路３０内に搬入される。また、参照番号４２は、
成膜装置１０，１１、リフロー装置２０と搬送路３０と
を隔てるスライドバルブである。マルチチャンバー装置
には、基体（半導体基板）を搬送するための搬送装置が
備えられているが、図示を省略した。
るいは半導体基板）に形成された下層配線の表面に生成
した酸化膜を金属膜の成膜前に除去するために、必要に
応じてＲＦエッチング室４０を備えることができる。図
１中、参照番号４１はロードロック室であり、このロー
ドロック室４１を経由して基体（あるいは半導体基板）
が搬送路３０内に搬入される。また、参照番号４２は、
成膜装置１０，１１、リフロー装置２０と搬送路３０と
を隔てるスライドバルブである。マルチチャンバー装置
には、基体（半導体基板）を搬送するための搬送装置が
備えられているが、図示を省略した。
【００２０】一部を切断したリフロー装置２０の模式図
を図２に示す。リフロー装置２０内には、複数の赤外線
ランプ２１が配設されており、基体（半導体基板５０）
を所望の温度に加熱する。リフロー装置２０には排気部
２２が設けられおり、この排気部２２はクライオポンプ
やターボポンプ（図示せず）に接続されている。リフロ
ー装置２０内には、更に、基体（半導体基板５０）を収
納するための石英製のキャリア２３が配設されている。
キャリア２３は、図示しない昇降装置によって、リフロ
ー装置２０内で上下に移動させられる。
を図２に示す。リフロー装置２０内には、複数の赤外線
ランプ２１が配設されており、基体（半導体基板５０）
を所望の温度に加熱する。リフロー装置２０には排気部
２２が設けられおり、この排気部２２はクライオポンプ
やターボポンプ（図示せず）に接続されている。リフロ
ー装置２０内には、更に、基体（半導体基板５０）を収
納するための石英製のキャリア２３が配設されている。
キャリア２３は、図示しない昇降装置によって、リフロ
ー装置２０内で上下に移動させられる。
【００２１】以下、図１及び図２に示したマルチチャン
バー装置１及びリフロー装置２０を用いた本発明の半導
体装置の製造方法を、半導体基板等の模式的な一部断面
図である図３を参照して、説明する。尚、実施例１にお
いては、半導体装置はＭＯＳ型トランジスタから成り、
そしてコンタクトホールを形成する。実施例１において
は、銅（Ｃｕ）から成る金属膜をスパッタ法にて成膜し
た。半導体基板５０上に形成された絶縁層６０が基体に
相当する。
バー装置１及びリフロー装置２０を用いた本発明の半導
体装置の製造方法を、半導体基板等の模式的な一部断面
図である図３を参照して、説明する。尚、実施例１にお
いては、半導体装置はＭＯＳ型トランジスタから成り、
そしてコンタクトホールを形成する。実施例１において
は、銅（Ｃｕ）から成る金属膜をスパッタ法にて成膜し
た。半導体基板５０上に形成された絶縁層６０が基体に
相当する。
【００２２】［工程−１００］先ず、従来の方法でシリ
コン半導体基板５０上にＬＯＣＯＳ法で素子分離領域５
１を形成した後、シリコン半導体基板５０の表面を酸化
してゲート酸化膜５２を形成する。次いで、全面にポリ
シリコンを例えばＣＶＤ法で堆積させた後、フォトリソ
グラフィ技術及びドライエッチング技術によって、ポリ
シリコンから成るゲート電極５３を形成する。その後、
ＬＤＤ構造を形成するために、不純物のイオン注入を行
った後、ゲート電極５３の側壁にＳｉＯ2から成るサイ
ドウオール５４を設ける。次に、不純物のイオン注入を
行い、シリコン半導体基板５０にソース・ドレイン領域
５５を形成する。その後、例えばＳｉＯ2から成る絶縁
層６０を全面にＣＶＤ法で形成する。
コン半導体基板５０上にＬＯＣＯＳ法で素子分離領域５
１を形成した後、シリコン半導体基板５０の表面を酸化
してゲート酸化膜５２を形成する。次いで、全面にポリ
シリコンを例えばＣＶＤ法で堆積させた後、フォトリソ
グラフィ技術及びドライエッチング技術によって、ポリ
シリコンから成るゲート電極５３を形成する。その後、
ＬＤＤ構造を形成するために、不純物のイオン注入を行
った後、ゲート電極５３の側壁にＳｉＯ2から成るサイ
ドウオール５４を設ける。次に、不純物のイオン注入を
行い、シリコン半導体基板５０にソース・ドレイン領域
５５を形成する。その後、例えばＳｉＯ2から成る絶縁
層６０を全面にＣＶＤ法で形成する。
【００２３】［工程−１１０］次に、半導体基板５０に
形成されたソース・ドレイン領域５５の上方の絶縁層６
０に開口部６１を形成する。開口部６１の形成は、フォ
トリソグラフィ技術及びドライエッチング技術によって
行うことができる。この状態を、図３の（Ａ）に示す。
形成されたソース・ドレイン領域５５の上方の絶縁層６
０に開口部６１を形成する。開口部６１の形成は、フォ
トリソグラフィ技術及びドライエッチング技術によって
行うことができる。この状態を、図３の（Ａ）に示す。
【００２４】［工程−１２０］こうして開口部６１が形
成されたシリコン半導体基板５０を、ロードロック室４
１を経由して搬送路３０内に搬入する。搬送路３０は、
クライオポンプ若しくはターボポンプによって、１．３
×１０-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より好まし
くは６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）以下の
真空雰囲気にされている。搬送路３０からスライドバル
ブ４２を経由して、先ず、シリコン半導体基板５０を第
１の成膜装置１０に搬入する。そして、第１の成膜装置
１０内で、開口部６１内を含む絶縁層６０上に濡れ性改
善層７０を形成する。濡れ性改善層７０はタングステン
（Ｗ）から成る。濡れ性改善層７０は、次に成膜する銅
（Ｃｕ）から成る金属膜のリフロー処理時の流動性を改
善する目的で形成する。濡れ性改善層７０の厚さを絶縁
層６０上で７０ｎｍとした。濡れ性改善層７０の形成条
件を以下に例示する。 ターゲット ： Ｗ プロセスガス ： Ａｒ 圧力 ： ０．４Ｐａ ＤＣ電力 ： ４ｋＷ 基体温度 ： １００゜Ｃ
成されたシリコン半導体基板５０を、ロードロック室４
１を経由して搬送路３０内に搬入する。搬送路３０は、
クライオポンプ若しくはターボポンプによって、１．３
×１０-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より好まし
くは６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）以下の
真空雰囲気にされている。搬送路３０からスライドバル
ブ４２を経由して、先ず、シリコン半導体基板５０を第
１の成膜装置１０に搬入する。そして、第１の成膜装置
１０内で、開口部６１内を含む絶縁層６０上に濡れ性改
善層７０を形成する。濡れ性改善層７０はタングステン
（Ｗ）から成る。濡れ性改善層７０は、次に成膜する銅
（Ｃｕ）から成る金属膜のリフロー処理時の流動性を改
善する目的で形成する。濡れ性改善層７０の厚さを絶縁
層６０上で７０ｎｍとした。濡れ性改善層７０の形成条
件を以下に例示する。 ターゲット ： Ｗ プロセスガス ： Ａｒ 圧力 ： ０．４Ｐａ ＤＣ電力 ： ４ｋＷ 基体温度 ： １００゜Ｃ
【００２５】［工程−１３０］濡れ性改善層７０の形成
後、スライドバルブ４２、搬送路３０及びスライドバル
ブ４２を経由して、シリコン半導体基板５０を第２の成
膜装置１１内に搬入する。第２の成膜装置１１内でＣｕ
から成る金属膜７１を減圧下で成膜する（図３の（Ｂ）
参照）。金属膜７１の厚さを絶縁層６０上で４００ｎｍ
とした。金属膜７１の形成条件を以下に例示する。 ターゲット ： Ｃｕ プロセスガス ： Ａｒ 圧力 ： ０．４Ｐａ ＤＣ電力 ： １０ｋＷ 基体温度 ： ２５゜Ｃ
後、スライドバルブ４２、搬送路３０及びスライドバル
ブ４２を経由して、シリコン半導体基板５０を第２の成
膜装置１１内に搬入する。第２の成膜装置１１内でＣｕ
から成る金属膜７１を減圧下で成膜する（図３の（Ｂ）
参照）。金属膜７１の厚さを絶縁層６０上で４００ｎｍ
とした。金属膜７１の形成条件を以下に例示する。 ターゲット ： Ｃｕ プロセスガス ： Ａｒ 圧力 ： ０．４Ｐａ ＤＣ電力 ： １０ｋＷ 基体温度 ： ２５゜Ｃ
【００２６】［工程−１４０］金属膜７１の成膜後、ス
ライドバルブ４２、搬送路３０、スライドバルブ４２を
経由して、シリコン半導体基板５０を第２の成膜装置１
１からリフロー装置２０に搬入する。搬送路３０は、
１．３×１０-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より
好ましくは６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）
以下の真空雰囲気下に置かれている。一方、リフロー装
置２０の内部も、１．３×１０-6Ｐａ（１×１０-8Ｔｏ
ｒｒ）以下、より好ましくは６．７×１０-6Ｐａ（５×
１０-8Ｔｏｒｒ）以下の真空雰囲気下に置かれている。
これによって、Ｃｕから成る金属膜７１の表面に酸化膜
が形成されることを確実に防止することができる。
ライドバルブ４２、搬送路３０、スライドバルブ４２を
経由して、シリコン半導体基板５０を第２の成膜装置１
１からリフロー装置２０に搬入する。搬送路３０は、
１．３×１０-6Ｐａ（１×１０-8Ｔｏｒｒ）以下、より
好ましくは６．７×１０-6Ｐａ（５×１０-8Ｔｏｒｒ）
以下の真空雰囲気下に置かれている。一方、リフロー装
置２０の内部も、１．３×１０-6Ｐａ（１×１０-8Ｔｏ
ｒｒ）以下、より好ましくは６．７×１０-6Ｐａ（５×
１０-8Ｔｏｒｒ）以下の真空雰囲気下に置かれている。
これによって、Ｃｕから成る金属膜７１の表面に酸化膜
が形成されることを確実に防止することができる。
【００２７】［工程−１５０］リフロー装置２０内で下
降位置にあるキャリア２３に所定枚数（例えば、２５
枚）のシリコン半導体基板５０を逐次収納し、キャリア
２３にてかかるシリコン半導体基板５０を保持する。所
定枚数のシリコン半導体基板５０をキャリア２３に収納
した後、キャリア２３を図示しない昇降装置によって上
昇位置に配置する（この状態を図２に示す）。次いで、
Ｃｕから成る金属膜７１を加熱し、絶縁層６０上（実施
例１においては、より具体的には濡れ性改善層７０上）
に成膜されたＣｕから成る金属膜７１を加熱し、リフロ
ーさせる。これによって、金属膜７１が流動状態とな
り、開口部６１内を金属膜７１で埋め込むことができる
（図３の（Ｃ）参照）。また、絶縁層６０上に成膜され
た金属膜７１の表面が平滑化される。リフロー処理条件
を以下に例示する。 圧力 ： １．３×１０-6Ｐａ（１×１０-8Ｔｏｒｒ） 温度 ： ４５０゜Ｃ 時間 ： ３０分
降位置にあるキャリア２３に所定枚数（例えば、２５
枚）のシリコン半導体基板５０を逐次収納し、キャリア
２３にてかかるシリコン半導体基板５０を保持する。所
定枚数のシリコン半導体基板５０をキャリア２３に収納
した後、キャリア２３を図示しない昇降装置によって上
昇位置に配置する（この状態を図２に示す）。次いで、
Ｃｕから成る金属膜７１を加熱し、絶縁層６０上（実施
例１においては、より具体的には濡れ性改善層７０上）
に成膜されたＣｕから成る金属膜７１を加熱し、リフロ
ーさせる。これによって、金属膜７１が流動状態とな
り、開口部６１内を金属膜７１で埋め込むことができる
（図３の（Ｃ）参照）。また、絶縁層６０上に成膜され
た金属膜７１の表面が平滑化される。リフロー処理条件
を以下に例示する。 圧力 ： １．３×１０-6Ｐａ（１×１０-8Ｔｏｒｒ） 温度 ： ４５０゜Ｃ 時間 ： ３０分
【００２８】その後、フォトリソグラフィ技術及びドラ
イエッチング技術によって、絶縁層６０上の金属膜７１
及び濡れ性改善層７０を所望の形状にパターニングし、
絶縁層６０上に上層配線を形成する。
イエッチング技術によって、絶縁層６０上の金属膜７１
及び濡れ性改善層７０を所望の形状にパターニングし、
絶縁層６０上に上層配線を形成する。
【００２９】因みに、搬送路３０内、及びリフロー装置
２０内を１．３×１０-5Ｐａ（１×１０-7Ｔｏｒｒ）と
した以外は全く同様の工程でＣｕから成る金属膜７１を
リフロー装置２０内でリフロー処理したが、金属膜７１
の表面の清浄性が劣化しており、開口部６１内を金属膜
７１で確実に埋め込むことはできなかった。
２０内を１．３×１０-5Ｐａ（１×１０-7Ｔｏｒｒ）と
した以外は全く同様の工程でＣｕから成る金属膜７１を
リフロー装置２０内でリフロー処理したが、金属膜７１
の表面の清浄性が劣化しており、開口部６１内を金属膜
７１で確実に埋め込むことはできなかった。
【００３０】（実施例２）実施例２は、実施例１で説明
した半導体装置の製造方法の変形であり、濡れ性改善層
７０を、下からＴｉ層、ＴＩＮ層、Ｗ層の３層構成とし
た。実施例２においては、実施例１で説明したマルチチ
ャンバー装置を用いて、濡れ性改善層７０の形成条件が
異なる点を除き、実施例１にて説明した半導体装置の製
造方法で半導体装置を製造することができる。以下、実
施例２における濡れ性改善層７０の形成条件のみを例示
する。
した半導体装置の製造方法の変形であり、濡れ性改善層
７０を、下からＴｉ層、ＴＩＮ層、Ｗ層の３層構成とし
た。実施例２においては、実施例１で説明したマルチチ
ャンバー装置を用いて、濡れ性改善層７０の形成条件が
異なる点を除き、実施例１にて説明した半導体装置の製
造方法で半導体装置を製造することができる。以下、実
施例２における濡れ性改善層７０の形成条件のみを例示
する。
【００３１】Ｔｉ層の形成条件 ターゲット ： Ｔｉ プロセスガス ： Ａｒ 圧力 ： ０．４Ｐａ ＤＣ電力 ： ４ｋＷ 基体温度 ： １００゜Ｃ ＴｉＮ層の形成条件 ターゲット ： Ｔｉ プロセスガス ： Ａｒ−６０％Ｎ2 圧力 ： ０．４Ｐａ ＤＣ電力 ： １０ｋＷ 基体温度 ： １５０゜Ｃ Ｗ層の形成条件 ターゲット ： Ｗ プロセスガス ： Ａｒ 圧力 ： ０．４Ｐａ ＤＣ電力 ： ４ｋＷ 基体温度 ： １００゜Ｃ
【００３２】（実施例３）実施例３は、実施例１で説明
したマルチチャンバー装置の変形である。実施例２にお
けるリフロー装置２０には、カンタル（ＦｅＣｒＡｌ）
線から成る抵抗加熱器２４が備えられている。その他の
構成は、実施例１にて説明したマルチチャンバー装置と
同様とすることができるので、詳細な説明は省略する。
また、実施例３のマルチチャンバー装置を用いた半導体
装置の製造方法も、半導体基板の加熱を抵抗加熱器を用
いて行うことを除き、実施例１又は実施例２で説明した
半導体装置の製造方法と同様とすることができる。
したマルチチャンバー装置の変形である。実施例２にお
けるリフロー装置２０には、カンタル（ＦｅＣｒＡｌ）
線から成る抵抗加熱器２４が備えられている。その他の
構成は、実施例１にて説明したマルチチャンバー装置と
同様とすることができるので、詳細な説明は省略する。
また、実施例３のマルチチャンバー装置を用いた半導体
装置の製造方法も、半導体基板の加熱を抵抗加熱器を用
いて行うことを除き、実施例１又は実施例２で説明した
半導体装置の製造方法と同様とすることができる。
【００３３】（実施例４）実施例４も、実施例１で説明
したマルチチャンバー装置の変形であり、リフロー装置
２０の改良に関する。実施例４においては、図５に模式
図を示すように、キャリア８０が、半導体基板毎に分割
可能なキャリアユニット８１から構成されている。キャ
リア８０を、複数のキャリアユニット８１を上下に積み
重ねた構造にすることで、リフロー装置全体の大きさを
小さくすることが可能になる。
したマルチチャンバー装置の変形であり、リフロー装置
２０の改良に関する。実施例４においては、図５に模式
図を示すように、キャリア８０が、半導体基板毎に分割
可能なキャリアユニット８１から構成されている。キャ
リア８０を、複数のキャリアユニット８１を上下に積み
重ねた構造にすることで、リフロー装置全体の大きさを
小さくすることが可能になる。
【００３４】図６の（Ａ）に、キャリアユニット８１の
模式的な平面図を示す。また、図６の（Ｂ）に、図６の
（Ａ）の線Ｂ−Ｂに沿ったキャリアユニット８１の模式
的な側面図を示す。キャリアユニット８１は、複数（実
施例４においては３本）の石英製の支柱８２と、これら
の支柱を連結する複数（実施例４においては２本）の石
英製の支柱連結棒８４から構成されている。支柱８２
は、半導体基板５０（仮想線で表示）の直径より僅かに
小さい直径の円の半円周上に等間隔に配列されている。
支柱８２の高さは、リフロー処理のために半導体基板と
半導体基板との間に必要とされる距離に等しい。支柱８
２の下部８３は、別のキャリアユニット８１の支柱８２
の頭部と嵌合する構造となっている。支柱連結棒８４
は、支柱８２を連結すると同時に、半導体基板５０を支
持する支持体としての機能も果たす。即ち、１枚の半導
体基板５０が１つのキャリアユニット８１によって保持
される。尚、支柱連結棒８４を多段とし、段数分の半導
体基板５０をキャリアユニット８１に載置してもよい。
また、複数の支柱８２の配置は適宜変更することができ
る。
模式的な平面図を示す。また、図６の（Ｂ）に、図６の
（Ａ）の線Ｂ−Ｂに沿ったキャリアユニット８１の模式
的な側面図を示す。キャリアユニット８１は、複数（実
施例４においては３本）の石英製の支柱８２と、これら
の支柱を連結する複数（実施例４においては２本）の石
英製の支柱連結棒８４から構成されている。支柱８２
は、半導体基板５０（仮想線で表示）の直径より僅かに
小さい直径の円の半円周上に等間隔に配列されている。
支柱８２の高さは、リフロー処理のために半導体基板と
半導体基板との間に必要とされる距離に等しい。支柱８
２の下部８３は、別のキャリアユニット８１の支柱８２
の頭部と嵌合する構造となっている。支柱連結棒８４
は、支柱８２を連結すると同時に、半導体基板５０を支
持する支持体としての機能も果たす。即ち、１枚の半導
体基板５０が１つのキャリアユニット８１によって保持
される。尚、支柱連結棒８４を多段とし、段数分の半導
体基板５０をキャリアユニット８１に載置してもよい。
また、複数の支柱８２の配置は適宜変更することができ
る。
【００３５】搬送路３０からスライドバルブ４２を経由
してリフロー装置の下部８５に搬入された基体（半導体
基板５０）を、図示しない移載手段によってキャリアユ
ニット８１上に載置する。かかるキャリアユニット８１
を、図示しない昇降手段によってリフロー装置の中央部
に上昇・移動させ、リフロー装置の中央部でキャリアユ
ニット８１を下から順に１つずつ積み重ねる。図５は、
所定数のキャリアユニット８１が積み重ねられた状態の
キャリア８０を示している。こうして、所定数のキャリ
アユニット８１を積み重ねた後、基体（半導体基板５
０）にリフロー処理を施す。
してリフロー装置の下部８５に搬入された基体（半導体
基板５０）を、図示しない移載手段によってキャリアユ
ニット８１上に載置する。かかるキャリアユニット８１
を、図示しない昇降手段によってリフロー装置の中央部
に上昇・移動させ、リフロー装置の中央部でキャリアユ
ニット８１を下から順に１つずつ積み重ねる。図５は、
所定数のキャリアユニット８１が積み重ねられた状態の
キャリア８０を示している。こうして、所定数のキャリ
アユニット８１を積み重ねた後、基体（半導体基板５
０）にリフロー処理を施す。
【００３６】リフロー処理の完了後、リフロー装置の中
央部に積み重ねられたキャリアユニット８１を上から順
に１つずつ、図示しない昇降手段によって移動・下降さ
せて、リフロー装置の下部８５に移動させる。その後、
図示しない移載手段によって、キャリアユニット８１か
ら基体（半導体基板５０）を取り上げ、スライドバルブ
４２を経由して搬送路３０へ搬出する。
央部に積み重ねられたキャリアユニット８１を上から順
に１つずつ、図示しない昇降手段によって移動・下降さ
せて、リフロー装置の下部８５に移動させる。その後、
図示しない移載手段によって、キャリアユニット８１か
ら基体（半導体基板５０）を取り上げ、スライドバルブ
４２を経由して搬送路３０へ搬出する。
【００３７】尚、実施例４あるいは次に説明する実施例
５のリフロー装置においては、赤外線ランプ２１の代わ
りに抵抗加熱器２４を配設してもよい。
５のリフロー装置においては、赤外線ランプ２１の代わ
りに抵抗加熱器２４を配設してもよい。
【００３８】（実施例５）実施例５は、実施例４で説明
したマルチチャンバー装置の変形であり、リフロー装置
２０の一層の改良に関する。実施例５においても、キャ
リア８０が半導体基板毎に分割可能なキャリアユニット
８１から構成されている。実施例５が実施例４と相違す
る点は、積み重ねられた各々のキャリアユニット８１を
リフロー装置の例えば下から上へと上昇させながら、各
キャリアユニット８１に載置された基体（半導体基板５
０）をリフロー処理する点にある。
したマルチチャンバー装置の変形であり、リフロー装置
２０の一層の改良に関する。実施例５においても、キャ
リア８０が半導体基板毎に分割可能なキャリアユニット
８１から構成されている。実施例５が実施例４と相違す
る点は、積み重ねられた各々のキャリアユニット８１を
リフロー装置の例えば下から上へと上昇させながら、各
キャリアユニット８１に載置された基体（半導体基板５
０）をリフロー処理する点にある。
【００３９】搬送路３０から下方のスライドバルブ４２
を経由してリフロー装置の下部８５に搬入された基体
（半導体基板５０）を、図示しない移載手段によってキ
ャリアユニット８１上に載置する。かかるキャリアユニ
ット８１を、図示しない昇降手段によってリフロー装置
の下方に上昇・移動させる。そして、このキャリアユニ
ット８１の支柱の頭部を、既に積み重ねられたキャリア
ユニットの最下段のキャリアユニットの支柱の下部と嵌
合させることによって、キャリア８０が構成される。
を経由してリフロー装置の下部８５に搬入された基体
（半導体基板５０）を、図示しない移載手段によってキ
ャリアユニット８１上に載置する。かかるキャリアユニ
ット８１を、図示しない昇降手段によってリフロー装置
の下方に上昇・移動させる。そして、このキャリアユニ
ット８１の支柱の頭部を、既に積み重ねられたキャリア
ユニットの最下段のキャリアユニットの支柱の下部と嵌
合させることによって、キャリア８０が構成される。
【００４０】キャリア８０は、図示しない上昇機構によ
って所定の速度で連続的にあるいは段階的に上昇させら
れる。このキャリア８０の上昇中に、キャリアユニット
８１に載置された基体（半導体基板５０）にリフロー処
理が施される。
って所定の速度で連続的にあるいは段階的に上昇させら
れる。このキャリア８０の上昇中に、キャリアユニット
８１に載置された基体（半導体基板５０）にリフロー処
理が施される。
【００４１】一方、積み重ねられたキャリアユニットの
最上段のキャリアユニット８１Ａを、図示しない取り出
し手段によって、キャリア８０から取り外し、図示しな
い搬送装置によりリフロー装置の上部８６に運ぶ。そし
て、図示しない移載手段によって、キャリアユニット８
１から基体（半導体基板５０）を取り上げ、上方のスラ
イドバルブ４２を経由して搬送路３０へ搬出する。
最上段のキャリアユニット８１Ａを、図示しない取り出
し手段によって、キャリア８０から取り外し、図示しな
い搬送装置によりリフロー装置の上部８６に運ぶ。そし
て、図示しない移載手段によって、キャリアユニット８
１から基体（半導体基板５０）を取り上げ、上方のスラ
イドバルブ４２を経由して搬送路３０へ搬出する。
【００４２】リフロー装置をこのような構造にすること
で、基体（半導体基板５０）毎のリフロー処理のばらつ
きを最小限に抑えることが可能になり、しかも、リフロ
ー装置の処理能力の増強を図ることができる。尚、基体
（半導体基板５０）を上方のスライドバルブ４２からリ
フロー装置に搬入し、キャリア８０を下降させて、基体
（半導体基板５０）を下方のスライドバルブ４２から搬
出することもできる。
で、基体（半導体基板５０）毎のリフロー処理のばらつ
きを最小限に抑えることが可能になり、しかも、リフロ
ー装置の処理能力の増強を図ることができる。尚、基体
（半導体基板５０）を上方のスライドバルブ４２からリ
フロー装置に搬入し、キャリア８０を下降させて、基体
（半導体基板５０）を下方のスライドバルブ４２から搬
出することもできる。
【００４３】リフロー装置を複数並置し、各リフロー装
置の下部同士及び／又は上部同士ををスライドバルブ及
び搬送部で連結し、１のリフロー装置に基体（半導体基
板）を搬入し、別のリフロー装置から基体（半導体基
板）を搬出するように構成することもできる。これによ
って、複数の小型のリフロー装置を用いて、一層効率良
く、高いスループットでリフロー処理を行うことができ
る。
置の下部同士及び／又は上部同士ををスライドバルブ及
び搬送部で連結し、１のリフロー装置に基体（半導体基
板）を搬入し、別のリフロー装置から基体（半導体基
板）を搬出するように構成することもできる。これによ
って、複数の小型のリフロー装置を用いて、一層効率良
く、高いスループットでリフロー処理を行うことができ
る。
【００４４】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。各実施例における半導体装置の製造方法とし
て、半導体基板５０に形成されたソース・ドレイン領域
５５とその上方に形成される配線との間を電気的に接続
するコンタクトホールを例にとり説明したが、本発明の
半導体装置の製造方法はこれに限定されない。例えば、
絶縁層上に形成された下層配線とその上に形成された別
の絶縁層の上に形成された上層配線とを電気的に接続す
るためのビアホールやスルーホールを本発明の半導体装
置の製造方法にて形成することもできる。この場合、別
の絶縁層に開口部を形成する。
明したが、本発明はこれらの実施例に限定されるもので
はない。各実施例における半導体装置の製造方法とし
て、半導体基板５０に形成されたソース・ドレイン領域
５５とその上方に形成される配線との間を電気的に接続
するコンタクトホールを例にとり説明したが、本発明の
半導体装置の製造方法はこれに限定されない。例えば、
絶縁層上に形成された下層配線とその上に形成された別
の絶縁層の上に形成された上層配線とを電気的に接続す
るためのビアホールやスルーホールを本発明の半導体装
置の製造方法にて形成することもできる。この場合、別
の絶縁層に開口部を形成する。
【００４５】金属膜を構成する材料としては、銅（Ｃ
ｕ）以外にも、Ｃｕ−Ｔｉ、Ｃｕ−Ａｌ、Ｃｕ−Ｓｉ、
Ｃｕ−Ｔａ等の銅合金、銀（Ａｇ）、Ａｇ−Ａｌ、Ａｇ
−Ｓｉ、Ａｇ−Ｃｕ等の銀合金、金（Ａｕ）、Ａｕ−Ｓ
ｉ、Ａｕ−Ａｌ等の金合金を例示することができる。ま
た、濡れ性改善層として、Ｔｉ、Ｗ、Ｔａ、ＴｉＷ、Ｔ
ｉＮ、ＷＮ、あるいはこれらの層を積層したものを例示
することができる。
ｕ）以外にも、Ｃｕ−Ｔｉ、Ｃｕ−Ａｌ、Ｃｕ−Ｓｉ、
Ｃｕ−Ｔａ等の銅合金、銀（Ａｇ）、Ａｇ−Ａｌ、Ａｇ
−Ｓｉ、Ａｇ−Ｃｕ等の銀合金、金（Ａｕ）、Ａｕ−Ｓ
ｉ、Ａｕ−Ａｌ等の金合金を例示することができる。ま
た、濡れ性改善層として、Ｔｉ、Ｗ、Ｔａ、ＴｉＷ、Ｔ
ｉＮ、ＷＮ、あるいはこれらの層を積層したものを例示
することができる。
【００４６】金属膜を成膜するためのスパッタ装置とし
ては、二極スパッタ装置、三極又は四極スパッタ装置、
マグネトロンスパッタ装置、高周波スパッタ装置、リア
クティブスパッタ装置、非対称交流スパッタ装置、ゲッ
タスパッタ装置、ＤＣスパッタ装置、ＲＦスパッタ装
置、ＥＣＲスパッタ装置、また基板バイアスを印加する
バイアススパッタ装置等、各種のスパッタ装置を挙げる
ことができ、金属膜の成膜は、これらのスパッタ装置を
用いたスパッタ法にて行うことができる。あるいは又、
スパッタ法の代わりに蒸着法で金属膜を成膜してもよ
い。蒸着装置は、例えば、蒸着材料を乗せるワイヤある
いは蒸着材料を入れるボートやルツボ、並びに抵抗加熱
手段、高周波加熱手段や電子ビーム加熱手段から構成す
ることができる。
ては、二極スパッタ装置、三極又は四極スパッタ装置、
マグネトロンスパッタ装置、高周波スパッタ装置、リア
クティブスパッタ装置、非対称交流スパッタ装置、ゲッ
タスパッタ装置、ＤＣスパッタ装置、ＲＦスパッタ装
置、ＥＣＲスパッタ装置、また基板バイアスを印加する
バイアススパッタ装置等、各種のスパッタ装置を挙げる
ことができ、金属膜の成膜は、これらのスパッタ装置を
用いたスパッタ法にて行うことができる。あるいは又、
スパッタ法の代わりに蒸着法で金属膜を成膜してもよ
い。蒸着装置は、例えば、蒸着材料を乗せるワイヤある
いは蒸着材料を入れるボートやルツボ、並びに抵抗加熱
手段、高周波加熱手段や電子ビーム加熱手段から構成す
ることができる。
【００４７】更には、成膜装置として、減圧ＣＶＤ装
置、プラズマＣＶＤ装置、光ＣＶＤ装置等を挙げること
ができ、成膜方法として、減圧ＣＶＤ法、プラズマＣＶ
Ｄ法、光ＣＶＤ法等を挙げることができる。例えば、Ｃ
ｕ又はＡｇから成る金属膜をＣＶＤ法にて成膜する場合
の成膜条件を以下に例示する。 Ｃｕから成る金属膜の成膜条件 使用ガス ： Ｃｕ（ＨＦＡ）2／Ｈ2＝１０／１００
０sccm 圧力 ： ２．６×１０3Ｐａ 基体加熱温度： ３５０゜Ｃ パワー ： ５００Ｗ Ａｇから成る金属膜の成膜条件 原料 ： Ａｇ2ＣＯ3 原料源温度 ： １７０゜Ｃ 使用ガス ： Ａｇ2ＣＯ3／Ａｒ／Ｈ2＝１０／２５
／１０００sccm 圧力 ： ２．６×１０3Ｐａ 基体加熱温度： ４５０゜Ｃ 尚、ＨＦＡとは、ヘキサフルオロアセチルアセトネート
の略である。
置、プラズマＣＶＤ装置、光ＣＶＤ装置等を挙げること
ができ、成膜方法として、減圧ＣＶＤ法、プラズマＣＶ
Ｄ法、光ＣＶＤ法等を挙げることができる。例えば、Ｃ
ｕ又はＡｇから成る金属膜をＣＶＤ法にて成膜する場合
の成膜条件を以下に例示する。 Ｃｕから成る金属膜の成膜条件 使用ガス ： Ｃｕ（ＨＦＡ）2／Ｈ2＝１０／１００
０sccm 圧力 ： ２．６×１０3Ｐａ 基体加熱温度： ３５０゜Ｃ パワー ： ５００Ｗ Ａｇから成る金属膜の成膜条件 原料 ： Ａｇ2ＣＯ3 原料源温度 ： １７０゜Ｃ 使用ガス ： Ａｇ2ＣＯ3／Ａｒ／Ｈ2＝１０／２５
／１０００sccm 圧力 ： ２．６×１０3Ｐａ 基体加熱温度： ４５０゜Ｃ 尚、ＨＦＡとは、ヘキサフルオロアセチルアセトネート
の略である。
【００４８】絶縁層として、ＳｉＯ2以外にも、ＢＰＳ
Ｇ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、
ＳＯＧ、ＳｉＯＮあるいはＳｉＮ等の公知の絶縁材料、
あるいはこれらの絶縁膜を積層したものを挙げることが
できる。
Ｇ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、
ＳＯＧ、ＳｉＯＮあるいはＳｉＮ等の公知の絶縁材料、
あるいはこれらの絶縁膜を積層したものを挙げることが
できる。
【００４９】
【発明の効果】本発明のマルチチャンバー装置により、
複数枚の基体（半導体基板）に対して同時にリフロー処
理を行うことができ、スループットが大幅に改善され
る。例えば２５枚の半導体基板を従来の技術である枚葉
式のリフロー装置で処理した場合１３時間程度を要する
が、本発明のマルチチャンバー装置を用いることによっ
て１時間以内にリフロー処理を完了することができる。
しかも、成膜装置からリフロー処理までの搬送及びリフ
ロー処理を１．３×１０-6Ｐａよりも高い真空度の雰囲
気中で行うので、成膜された金属膜の表面が酸化される
ことを確実に防止でき、基体（半導体基板）に悪影響を
与えない低い温度で確実に金属膜に対してリフロー処理
を行うことができる。その結果、開口部を確実に高融点
金属配線材料から成る金属膜で埋め込むことができ、基
体（半導体基板）にダメージを与えることなく、高い信
頼性を有し且つ低抵抗の配線構造を形成することが可能
である。
複数枚の基体（半導体基板）に対して同時にリフロー処
理を行うことができ、スループットが大幅に改善され
る。例えば２５枚の半導体基板を従来の技術である枚葉
式のリフロー装置で処理した場合１３時間程度を要する
が、本発明のマルチチャンバー装置を用いることによっ
て１時間以内にリフロー処理を完了することができる。
しかも、成膜装置からリフロー処理までの搬送及びリフ
ロー処理を１．３×１０-6Ｐａよりも高い真空度の雰囲
気中で行うので、成膜された金属膜の表面が酸化される
ことを確実に防止でき、基体（半導体基板）に悪影響を
与えない低い温度で確実に金属膜に対してリフロー処理
を行うことができる。その結果、開口部を確実に高融点
金属配線材料から成る金属膜で埋め込むことができ、基
体（半導体基板）にダメージを与えることなく、高い信
頼性を有し且つ低抵抗の配線構造を形成することが可能
である。
【００５０】更には、リフロー処理された金属膜の表面
は荒れ（凹凸）が少なく、金属膜に所望のパターンを形
成する際、フォトリソグラフィ工程における露光光のハ
レーションによる不良発生を抑制することができる。ま
た、リフロー処理された金属膜は優れた結晶配向性を有
するので、エレクトロマイグレーション耐性に優れてい
る。
は荒れ（凹凸）が少なく、金属膜に所望のパターンを形
成する際、フォトリソグラフィ工程における露光光のハ
レーションによる不良発生を抑制することができる。ま
た、リフロー処理された金属膜は優れた結晶配向性を有
するので、エレクトロマイグレーション耐性に優れてい
る。
【図１】実施例１のマルチチャンバー装置の概要図であ
る。
る。
【図２】実施例１のマルチチャンバー装置を構成するリ
フロー装置の概要図である。
フロー装置の概要図である。
【図３】本発明の半導体装置の製造方法の各工程を説明
するための半導体基板等の模式的な一部断面図である。
するための半導体基板等の模式的な一部断面図である。
【図４】実施例３のマルチチャンバー装置を構成するリ
フロー装置の概要図である。
フロー装置の概要図である。
【図５】実施例４のマルチチャンバー装置を構成するリ
フロー装置の概要図である。
フロー装置の概要図である。
【図６】実施例４におけるキャリアユニットの模式的な
平面図及び側面図である。
平面図及び側面図である。
【図７】実施例５のマルチチャンバー装置を構成するリ
フロー装置の概要図である。
フロー装置の概要図である。
【図８】従来技術における問題点を説明するための半導
体装置の模式的な一部断面図である。
体装置の模式的な一部断面図である。
１ マルチチャンバー装置 １０，１１ 成膜装置 ２０ リフロー装置 ２１ 赤外線ランプ ２２ 排気部 ２３，８０ キャリア ２４ 抵抗加熱器 ３０ 搬送路 ４０ ＲＦエッチング室 ４１ ロードロック室 ４２ スライドバルブ ５０ 基体（半導体基板） ５１ 素子分離領域 ５２ ゲート酸化膜 ５３ ゲート電極 ５４ サイドウオール ５５ ソース・ドレイン領域 ６０ 絶縁層 ６１ 開口部 ７０ 濡れ性改善層 ７１ 金属膜 ８１ キャリアユニット ８２ 支柱 ８４ 支柱連結棒
Claims (8)
- 【請求項１】（イ）減圧下において基体上に金属膜を成
膜する成膜装置と、 （ロ）複数枚の基体に成膜された金属膜を１．３×１０
-6Ｐａ以下の真空雰囲気中で同時にリフローさせるリフ
ロー装置と、 （ハ）該成膜装置とリフロー装置とを結ぶ１．３×１０
-6Ｐａ以下の真空雰囲気にされた搬送路、から成ること
を特徴とするマルチチャンバー装置。 - 【請求項２】成膜装置において、銅、銅合金、銀、銀合
金、金、又は金合金から成る金属膜を基体上に成膜する
ことを特徴とする請求項１に記載のマルチチャンバー装
置。 - 【請求項３】成膜装置はスパッタ装置又は蒸着装置から
成ることを特徴とする請求項１又は請求項２に記載のマ
ルチチャンバー装置。 - 【請求項４】リフロー装置には赤外線ランプ若しくは抵
抗加熱器が備えられていることを特徴とする請求項１乃
至請求項３のいずれか１項に記載のマルチチャンバー装
置。 - 【請求項５】（イ）半導体基板上に形成された絶縁層に
開口部を形成した後、成膜装置内で該絶縁層上に金属膜
を減圧下で成膜する工程と、 （ロ）１．３×１０-6Ｐａ以下の真空雰囲気下で、該成
膜装置からリフロー装置に該半導体基板を搬送した後、
１．３×１０-6Ｐａ以下の真空雰囲気中で複数枚の該半
導体基板を同時に加熱し、絶縁層上に成膜された金属膜
をリフローさせ、以って金属膜で開口部を埋め込む工
程、から成ることを特徴とする半導体装置の製造方法。 - 【請求項６】銅、銅合金、銀、銀合金、金、又は金合金
から成る金属膜を成膜することを特徴とする請求項５記
載の半導体装置の製造方法。 - 【請求項７】金属膜の成膜を、スパッタ法又は蒸着法で
行うことを特徴とする請求項５又は請求項６に記載の半
導体装置の製造方法。 - 【請求項８】半導体基板の加熱を、赤外線ランプ若しく
は抵抗加熱器を用いて行うことを特徴とする請求項５乃
至請求項７のいずれか１項に記載の半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6109079A JPH07297194A (ja) | 1994-04-25 | 1994-04-25 | マルチチャンバー装置及び半導体装置の製造方法 |
| KR1019950008922A KR950034570A (ko) | 1994-04-25 | 1995-04-17 | 멀티체임버장치 및 반도체장치의 제조방법 |
| US09/098,059 US6265310B1 (en) | 1994-04-25 | 1998-06-16 | Method of forming contact holes on a semiconductor surface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6109079A JPH07297194A (ja) | 1994-04-25 | 1994-04-25 | マルチチャンバー装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297194A true JPH07297194A (ja) | 1995-11-10 |
Family
ID=14501076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6109079A Pending JPH07297194A (ja) | 1994-04-25 | 1994-04-25 | マルチチャンバー装置及び半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6265310B1 (ja) |
| JP (1) | JPH07297194A (ja) |
| KR (1) | KR950034570A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19901426B4 (de) * | 1998-04-21 | 2008-04-03 | Samsung Electronics Co., Ltd., Suwon | Mehrkammersystem einer Ätzeinrichtung zur Herstellung von Halbleiterbauelementen |
| US7851924B2 (en) | 2004-12-10 | 2010-12-14 | Sony Corporation | Method of manufacturing semiconductor device, and semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057126A (ja) * | 2000-08-10 | 2002-02-22 | Fujitsu Ltd | 半導体装置とその製造方法 |
| CN100502050C (zh) * | 2004-08-13 | 2009-06-17 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| US8308876B2 (en) * | 2009-07-07 | 2012-11-13 | Spirit Aerosystems, Inc. | System and method to form and heat-treat a metal part |
| US10113236B2 (en) | 2014-05-14 | 2018-10-30 | Applied Materials, Inc. | Batch curing chamber with gas distribution and individual pumping |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8303268A (nl) * | 1983-09-23 | 1985-04-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze. |
| US4963512A (en) * | 1986-03-25 | 1990-10-16 | Hitachi, Ltd. | Method for forming conductor layers and method for fabricating multilayer substrates |
| US4832778A (en) * | 1987-07-16 | 1989-05-23 | Texas Instruments Inc. | Processing apparatus for wafers |
| US4816098A (en) * | 1987-07-16 | 1989-03-28 | Texas Instruments Incorporated | Apparatus for transferring workpieces |
| US5182231A (en) * | 1988-04-07 | 1993-01-26 | Hitachi, Ltd. | Method for modifying wiring of semiconductor device |
| JP2892421B2 (ja) * | 1990-02-27 | 1999-05-17 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US5093279A (en) * | 1991-02-01 | 1992-03-03 | International Business Machines Corporation | Laser ablation damascene process |
| JP3123092B2 (ja) * | 1991-03-06 | 2001-01-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5266522A (en) * | 1991-04-10 | 1993-11-30 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
| JPH0582519A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置の配線及びその製造方法 |
-
1994
- 1994-04-25 JP JP6109079A patent/JPH07297194A/ja active Pending
-
1995
- 1995-04-17 KR KR1019950008922A patent/KR950034570A/ko not_active Withdrawn
-
1998
- 1998-06-16 US US09/098,059 patent/US6265310B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19901426B4 (de) * | 1998-04-21 | 2008-04-03 | Samsung Electronics Co., Ltd., Suwon | Mehrkammersystem einer Ätzeinrichtung zur Herstellung von Halbleiterbauelementen |
| US7851924B2 (en) | 2004-12-10 | 2010-12-14 | Sony Corporation | Method of manufacturing semiconductor device, and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034570A (ko) | 1995-12-28 |
| US6265310B1 (en) | 2001-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5527561A (en) | Method for filing substrate recesses using elevated temperature and pressure | |
| US5371042A (en) | Method of filling contacts in semiconductor devices | |
| US5932289A (en) | Method for filling substrate recesses using pressure and heat treatment | |
| US6228759B1 (en) | Method of forming an alloy precipitate to surround interconnect to minimize electromigration | |
| US5925227A (en) | Multichamber sputtering apparatus | |
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| US6204179B1 (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with copper | |
| EP0516344B1 (en) | Method to fill a cavity in a substrate | |
| KR102096143B1 (ko) | 루테늄 배선 및 그 제조 방법 | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| EP0685114A1 (en) | Filling of vias and contacts employing an aluminum-germanium alloy | |
| US6040240A (en) | Method for forming interconnection structure | |
| KR20170106461A (ko) | Cu 배선의 형성 방법 및 반도체 장치의 제조 방법 | |
| JP2002305162A (ja) | Ｃｖｄ装置 | |
| JPH1064908A (ja) | 半導体装置の配線形成方法及びスパッタ装置 | |
| US6689683B2 (en) | Method of manufacturing a semiconductor device | |
| TW200931534A (en) | Method of forming integrated circuit structure | |
| KR100231766B1 (ko) | 반도체집적회로의 배선용 금속층의 제조방법 | |
| US6265310B1 (en) | Method of forming contact holes on a semiconductor surface | |
| US6429524B1 (en) | Ultra-thin tantalum nitride copper interconnect barrier | |
| KR101741896B1 (ko) | Cu 배선의 제조 방법 및 기억 매체 | |
| US7211769B2 (en) | Heating chamber and method of heating a wafer | |
| US20030062254A1 (en) | Method and apparatus for depositing a metal layer | |
| US6548398B1 (en) | Production method of semiconductor device and production device therefor | |
| JP2005538547A (ja) | 半導体素子の製造装置及びこれを用いた半導体素子の製造方法 |