JPH07297227A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07297227A
JPH07297227A JP6088762A JP8876294A JPH07297227A JP H07297227 A JPH07297227 A JP H07297227A JP 6088762 A JP6088762 A JP 6088762A JP 8876294 A JP8876294 A JP 8876294A JP H07297227 A JPH07297227 A JP H07297227A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
manufacturing
heating
pressing force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6088762A
Other languages
English (en)
Other versions
JP3030201B2 (ja
Inventor
Hidehiko Kira
秀彦 吉良
Masanao Fujii
昌直 藤井
Naoki Ishikawa
直樹 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13951893&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07297227(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6088762A priority Critical patent/JP3030201B2/ja
Publication of JPH07297227A publication Critical patent/JPH07297227A/ja
Application granted granted Critical
Publication of JP3030201B2 publication Critical patent/JP3030201B2/ja
Priority to US11/822,977 priority patent/US20070261233A1/en
Priority to US11/822,978 priority patent/US20070281395A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01215—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明はフリップチップ接合される半導体装
置の製造方法に関し、製造設備コスト及び製造コストの
低減を図り、完全なフリップチップ接合を行うことを目
的とする。 【構成】 絶縁性接着剤３８が塗布された基板３７を半
硬化温度でプリキュアし、この基板３７の搭載パッド３
７ａに半導体チップ３１のスタッドバンプ３４をアライ
メントし第１の加圧力で押圧して仮固定を行う。そし
て、加圧・加熱ヘッド４２ａにより、絶縁性接着剤３８
を硬化させる温度で加熱しつつ第１の加圧力より高い第
２の加圧力で押圧してフリップチップ接合を行う構成と
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はフリップチップ接合され
る半導体装置の製造方法に関する。
【０００２】近年、半導体装置の高密度化が進むに伴っ
て半導体チップの高密度実装を行うために、また高速動
作の要求より配線長の短縮化を行うために、バンプによ
るフリップチップ接合が行われるようになってきてい
る。このような半導体装置を製造するにあたり、低コス
ト化が望まれている。そのため、半導体チップの実装に
おける高精度なアライメントを維持しつつ低コスト化を
図る必要がある。
【０００３】
【従来の技術】図５に、従来のフリップチップ方式の半
導体装置の製造工程図を示す。図５（Ａ）において、ま
ず半導体チップ１１のアルミニウムパッド１１上にワイ
ヤボンディング技術により、ワイヤ（例えばアルミニウ
ム、銅、金等）１３を用いてスタッドバンプ（ボンディ
ングボールのみ）１４が所定数形成される。
【０００４】この各スタッドバンプ１４の高さは約２０
μｍ程度のばらつきがあり、図５（Ｂ）において半導体
チップ１１のスタッドバンプ１４をガラス平板１５に押
し付けてレベリングを行い各スタッドバンプ１４の高さ
を揃える。
【０００５】続いて、図５（Ｃ）において、予めガラス
平板１５ａ（図５（Ｂ）のガラス平板１５と同じもので
あってもよい）上に導電性接着剤１６が薄くスキージン
グされており、この導電性接着剤１６に各スタッドハン
プ１４を押しつけて付着させる転写が行われる。
【０００６】一方、図５（Ｄ）に示すように、搭載され
る半導体チップ１１のスタッドバンプ１４の数に対応し
て搭載パッド１７ａが形成された基板１７上に、スクリ
ーン印刷法により補強用として熱硬化性の絶縁性接着剤
１８が塗布される。この基板１７ａの上方にボンディン
グヘッド（図示せず）で吸着された上記半導体チップ１
１が移送される。
【０００７】そして、図５（Ｅ）において、基板１７の
搭載パッド１７ａと半導体チップ１１のスタッドバンプ
１４とをアライメントし、ボンディングヘッドにより加
圧、加熱して半導体チップ１１を基板１７にフリップチ
ップ接合と実装を同時に行うものである。
【０００８】この場合、ボンディングヘッドには熱源が
具備されており、加熱により絶縁性接着剤１８を熱硬化
させてフリップチップ接合を補強している。
【０００９】なお、加熱の方法としてボンディングヘッ
ドの周辺に熱風を噴射するノズルを配置して、アライメ
ントと加圧、加熱を同時に行うことも知られている（特
開平５−６７６４８号公報）。
【００１０】他方、図示しないが、フリップチップ接合
するにあたり、基板１７の搭載パッド上に半導体チップ
のバンプをアライメントして加圧のみで搭載し、その後
に搭載パッドとバンプに熱硬化性の絶縁性接着剤を塗布
浸透させ、加熱ブロックや恒温槽等で加熱することによ
り絶縁性接着剤を硬化させることも知られている（特開
平３−１８４３５２号公報）。
【００１１】
【発明が解決しようとする課題】しかし、図５（Ｅ）に
示すように、搭載パッド１７ａとスタッドバンプ１４を
アライメントして加圧すると共に、絶縁性接着剤１８を
硬化させるために加熱している。すなわち、このような
製造設備は高精度なアライメントが要求されると共に、
加熱機構を具備しなければならず、設備がコスト高にな
り、コスト高の設備で絶縁性接着剤１８への硬化（加
熱）に時間を費やすことで実装コストが高くなるという
問題がある。
【００１２】また、特開平３−１８４３５２号公報に記
載されるように、加圧のみで半導体チップを搭載した後
に加熱を行うことは、半導体チップと基板の熱膨張差
（約約４倍）によって変位を生じ、フリップチップ接合
が不完全になるという問題がある。
【００１３】そこで、本発明は上記課題に鑑みなされた
もので、製造設備コスト及び製造コストの低減を図ると
共に、完全なフリップチップ接合を行う半導体装置の製
造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、所定数の半導体チップ上にそれぞれ
所定数の突起状電極が形成されると共に、一方で基板上
における前記半導体チップの搭載部の領域に熱硬化性の
絶縁性接着部材を塗布する工程と、前記基板上の前記絶
縁性接着部材を半硬化温度で加熱する工程と、前記基板
の搭載部に前記半導体チップをアライメントして第１の
加圧力で第１の固定を行う工程と、前記半導体チップが
固定された前記基板を、前記絶縁性接着部材の熱硬化温
度で加熱すると共に、前記半導体チップを第２の加圧力
により第２の固定を行う工程と、を含む構成とする。
【００１５】請求項２では、前記第１の加圧力を前記第
２の加圧力より小とする。
【００１６】請求項３では、前記第２の加圧力により前
記半導体チップごとに同時に第２の固定を行う。
【００１７】請求項４では、前記突起状電極は、ワイヤ
ボンディングにおけるスタッドにより所定数形成され、
前記各スタッドの高さ合せが行われる。
【００１８】請求項５では、前記突起状電極上に導電性
接着部剤が形成される。
【００１９】請求項６では、前記突起状電極上の前記導
電性接着部材は、平板上にスキージングされた導電性接
着部材の転写により形成される。
【００２０】
【作用】上述のように、請求項１，４，５，６の発明で
は、突起状電極が形成された半導体チップを基板上にア
ライメントして加圧のみで第１の固定を行った後に加圧
及び絶縁性接着剤を硬化させるための加熱を行うように
第１の固定と加熱、加圧を別工程で行う。これにより、
アライメント機構と加熱機構を別の設備とすることで製
造設備コストが低減されると共に、最終の加圧、加熱時
にはアライメントが終了していることから一括で処理が
可能となり、スループットが向上し、製造コストの低減
を図ることが可能となる。
【００２１】この場合、第１の加圧力による第１の固定
時に絶縁性接着剤を半硬化温度で加熱することにより、
粘性やチクソ性が低下して第１の固定の密着力を向上さ
せることが可能となる。
【００２２】請求項２の発明では、第１の加圧力は第２
の加圧力より小とする。これにより第１の加圧力による
第１の固定時に突起状電極のつぶれ量のばらつきを吸収
することが可能となる。
【００２３】請求項３の発明では、第２の加圧力による
第２の固定を半導体チップごとに行わせる。これによ
り、マルチヘッド化が可能となって、実装作業性を向上
させることが可能となる。
【００２４】
【実施例】図１に、本発明の一実施例の全体構成図を示
す。図１は、本発明の製造方法を実現するための製造シ
ステム２１の全体ブロック図を示したものである。
【００２５】図１に示す製造システム２１において、２
２はチップローダであり、所定数の電極パッド（例えば
アルミニウムパッド）が形成された半導体チップを供給
する。２３はボンダであり、ワイヤボンディング技術に
より半導体チップ上に突起状電極としてスタッドバンプ
を形成する。
【００２６】２４は転写装置であり、スタッドバンプ表
面に導電性接着剤を転写する。２５はキュア／アライメ
ント・加圧装置であり、後述する基板を接着剤半硬化温
度で加熱すると共に、ステッパにより該基板をスタッド
バンプが形成された半導体チップをアライメントして第
１の加圧力で第１の固定を行う。
【００２７】一方、２６は基板ローダであり、搭載部で
ある搭載パッドが各半導体チップのスタッドバンプの数
に対応して形成された基板を供給する。２７は接着剤塗
布装置であり、供給された基板の各半導体チップに対応
する搭載パッドの領域にそれぞれに一定量の熱硬化性の
絶縁性接着剤をディスペンサにより塗布してキュア／ア
ライメント・加圧装置２５に供給する。
【００２８】２８は、加圧・加熱装置であり、基板上に
固定された半導体チップを第２の加圧力で加圧すると共
に、絶縁性接着剤が硬化する温度で加圧して第２の固定
を行う。２９はアンローダであり、当該半導体チップが
実装された基板を排出する。ここで、図２に本発明の製
造説明図を示すと共に、図３に本発明の製造工程図を示
す。まず、チップローダ２２よりボンダ２３に半導体チ
ップ３１が移送され、半導体チップ３１に形成された電
極パッド（図示せず）上にキャピラリ３２よりワイヤ
（例えばアルミニウムワイヤであり、電極パッドが銅又
は金等の場合には、銅ワイヤ又は金ワイヤ）３３から形
成されるスタッドバンプ３４をワイヤボンディング技術
により所定数形成する（図２ステップ（Ｓ）１，図３
（Ａ））。このようにして半導体チップ２１上のスタッ
ドバンプ３４は、高さ約２０μｍのばらつきを有するこ
とから、当該スタッドバンプ３４をガラス平板３５に押
し付けてレベリングが行われ（図２（Ｓ）２，図３
（Ｂ））、転写装置２４に移送される。
【００２９】転写装置２４では、ガラス平板３５ａ上に
導電性接着剤３６が薄くスキージされており、加熱しな
がらスタッドバンプ３４を押し付けて当該スタッドバン
プ３４の表面に導電性接着剤３６ａが転写される（図２
（Ｓ）３，図３（Ｃ））。なお、ガラス平板３５ａへの
導電性接着剤３６のスキージングは、スキージにより導
電性接着剤３６と接触するゴムでガラス平板３５ａ上に
押し出して行われるものである。
【００３０】一方、基板ローダ２６により搭載パッド３
７ａが実装する半導体チップ３１のスタッドバンプ３４
の数に対応して、該半導体チップ３１ごとに形成された
基板３７が接着剤塗布装置２７に供給され、熱硬化性の
絶縁性接着剤３８が半導体チップ３１ごとの搭載パッド
３７ａの各領域に塗布されている（図２（Ｓ）４）。そ
して、キュア／アライメント・加圧装置２５のヒートプ
レート３９上に移送される（図２（Ｓ）５，図３
（Ｄ））。
【００３１】この基板３７は、ヒートプレート３９上で
絶縁性接着剤３８が半硬化する温度でプリキュアが行わ
れる（図２（Ｓ）５）。このプリキュアにより、半導体
チップ３１を搭載した基板３７を加圧・加熱装置２８に
移送させる際の振動等で位置ずれを生じないように絶縁
性接着剤３８を半硬化（粘度及びチクソ性を下げる）さ
せて半導体チップ３１の密着力を向上させるものであ
る。
【００３２】続いて、ボンディングヘッド４０により半
導体チップ３１（図３（Ｃ））が吸着され、それぞれ基
板３７の各領域の搭載パッド３７ａ上に、アライメント
を行いつつボンディングヘッド４０を第１の加圧力で押
し付けて第１の固定として仮固定が行われる（図２
（Ｓ）６，図３（Ｅ））。この場合、基板３７（絶縁性
接着剤３８）をヒートプレート３９によりキュアが行わ
れている。
【００３３】総ての半導体チップ３１が仮固定された基
板３７は、搬送レール等で加圧・加熱装置２８に移送さ
れ、接着剤硬化ステージ４１に載置される（図２（Ｓ）
７）。この接着剤硬化ステージ４１の上方には上下動自
在のヒータブロック４２が配置され、ヒータブロック４
２に個々に平行出し機能を有する加圧・加熱ヘッド４２
ａが、各半導体チップ３１ごと、又は所定数の半導体チ
ップ群ごとに所定数備えられる。
【００３４】そこで、ヒータブロック４２の加熱による
加圧・加熱ヘッド４２ａには絶縁性接着剤３８が熱硬化
する温度の熱が伝達されており、ヒータブロック４２を
下降させて加圧・加熱ヘッド４２で各半導体チップ３１
を第２の加圧力により同時に押圧すると共に、加熱ヘッ
ドにより絶縁性接着剤３８を硬化させる第２の固定が行
われる（図２（Ｓ）８，図３（Ｄ））。
【００３５】この場合、第２の加圧力は上述の第１の加
圧力より大で設定される。これは押圧時のバンプ潰れ量
のばらつきや基板３７の搭載パッド３７ａの厚さばらつ
きを吸収させるためのものであると共に、加熱時の基板
３７と半導体チップ３１の熱膨張の違いを吸収させるた
めのもので、完全なフリッフチップを行うことができる
ものである。
【００３６】そこで、図４に、本発明により製造された
マルチチップモジュールの半導体装置の外観図を示す。
図４に示すように、半導体装置５１は、基板３７上に例
えば５つの半導体チップ３１がスタッドバンプ３４によ
りフリップチップ接合されたマルチチップモジュールで
あり、熱硬化された絶縁性接着剤３８により固定強化さ
れたものである。
【００３７】このように、アライメントを必要とする仮
固定工程と加圧、加熱工程を別個としており、そのた
め、高精度なアライメントを行うキュア／アライメント
・加圧装置２５と加熱を行う加圧・加熱装置２８とを別
個の設備とすることにより、高額な加熱機構を備えるア
ライメント装置を不要とすることができ、製造設備コス
トを低減させることができる。
【００３８】また、絶縁性接着剤３８を硬化させるため
の加熱は行わずに、キュア／アライメント・加圧装置２
５で半導体チップ３１をアライメントして搭載すること
から実装作業性がよく多数のチップ搭載を行うことがで
き、製造コストを低減させることができる。
【００３９】さらに、加圧・加熱装置における加圧・加
熱ヘッド４２ａ（図３（Ｄ））を複数化することがで
き、実装作業性が向上して製造コストを低減させること
ができるものである。
【００４０】
【発明の効果】以上のように、請求項１，４，５，６の
発明によれば、突起状電極が形成された半導体チップを
基板上にアライメントして加圧のみで第１の固定を行っ
た後に加圧及び絶縁性接着剤を硬化させるための加熱を
行うように第１の固定と加熱、加圧を別工程で行うこと
により、アライメント機構と加熱機構を別の設備とする
ことで製造設備コストが低減されると共に、最終の加
圧、加熱時にはアライメント機構が終了していることか
ら一括で処理が可能となり、スループットが向上し、製
造コストの低減を図ることが可能となる。
【００４１】請求項２の発明によれば、第１の加圧力は
第２の加圧力より小とすることにより、第１の加圧力に
よる第１の固定時に突起状電極のつぶれ量のばらつきを
吸収することができる。
【００４２】請求項３の発明によれば、第２の加圧力に
よる第２の固定を半導体チップごとに行わせることによ
り、マルチヘッド化が可能となって、実装作業性を向上
させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の全体構成図である。
【図２】本発明の製造説明図である。
【図３】本発明の製造工程図である。
【図４】本発明により製造されたマルチチップモジュー
ルの半導体装置の外観図である。
【図５】従来のフリップチップ方式の半導体装置の製造
工程図である。
【符号の説明】
２１ 製造システム ２２ チップローダ ２３ ボンダ ２４ 転写装置 ２５ キュア／アライメント・加圧装置 ２６ 基板ローダ ２７ 接着剤塗布装置 ２８ 加圧・加熱装置 ２９ アンローダ ３１ 半導体チップ ３４ スタッドバンプ ３６，３６ａ 導電性接着剤 ３７ 基板 ３７ａ 搭載パッド ３８ 絶縁性接着剤 ３９ ヒートプレート ４０ ボンディングヘッド ４１ 接着剤硬化ステージ ４２ ヒータブロック ４２ａ 加圧・加熱ヘッド ５１ 半導体装置

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 所定数の半導体チップ（３１）上にそれ
    ぞれ所定数の突起状電極（３４）が形成されると共に、
    一方で基板（３７）上における前記半導体チップ（３
    １）の搭載部（３７ａ）の領域に熱硬化性の絶縁性接着
    部材（３８）を塗布する工程と、 前記基板（３７）上の前記絶縁性接着部材（３８）を半
    硬化温度で加熱する工程と、 前記基板（３７）の搭載部（３７ａ）に前記半導体チッ
    プ（３１）をアライメントして第１の加圧力で第１の固
    定を行う工程と、 前記半導体チップ（３１）が固定された前記基板（３
    ７）を、前記絶縁性接着部材（３８）の熱硬化温度で加
    熱すると共に、前記半導体チップ（３１）を第２の加圧
    力により第２の固定を行う工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第１の加圧力を前記第２の加圧力よ
    り小とすることを特徴とする請求項１記載の半導体装置
    の製造方法。
  3. 【請求項３】 前記第２の加圧力により前記半導体チッ
    プ（３１）ごとに同時に第２の固定を行うことを特徴と
    する請求項１又は２記載の半導体装置の製造方法。
  4. 【請求項４】 前記突起状電極（３４）は、ワイヤボン
    ディングにおけるスタッドにより所定数形成され、前記
    各スタッドの高さ合せが行われることを特徴とする請求
    項１記載の半導体装置の製造方法。
  5. 【請求項５】 前記突起状電極（３４）上に導電性接着
    部剤（３６ａ）が形成されることを特徴とする請求項１
    又は４記載の半導体装置の製造方法。
  6. 【請求項６】 前記突起状電極（３４）上の前記導電性
    接着部材（３６ａ）は、平板（３５）上にスキージング
    された導電性接着部材（３６）の転写により形成される
    ことを特徴とする請求項５記載の半導体装置の製造方
    法。
JP6088762A 1994-04-26 1994-04-26 半導体装置の製造方法及び半導体装置の製造装置 Expired - Fee Related JP3030201B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6088762A JP3030201B2 (ja) 1994-04-26 1994-04-26 半導体装置の製造方法及び半導体装置の製造装置
US11/822,977 US20070261233A1 (en) 1994-04-26 2007-07-11 Method and system for fabricating a semiconductor device
US11/822,978 US20070281395A1 (en) 1994-04-26 2007-07-11 Method and system for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6088762A JP3030201B2 (ja) 1994-04-26 1994-04-26 半導体装置の製造方法及び半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JPH07297227A true JPH07297227A (ja) 1995-11-10
JP3030201B2 JP3030201B2 (ja) 2000-04-10

Family

ID=13951893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6088762A Expired - Fee Related JP3030201B2 (ja) 1994-04-26 1994-04-26 半導体装置の製造方法及び半導体装置の製造装置

Country Status (2)

Country Link
US (2) US20070261233A1 (ja)
JP (1) JP3030201B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482676B2 (en) 1997-01-09 2002-11-19 Fujitsu Limited Method of mounting semiconductor chip part on substrate
US6518095B1 (en) 1999-04-20 2003-02-11 Sony Chemicals Corp. Process for producing semiconductor device
US6989607B2 (en) 2002-03-20 2006-01-24 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers
KR100651788B1 (ko) * 2000-04-25 2006-11-30 삼성테크윈 주식회사 Ｔｂｇａ 반도체 팩키지 제조 방법
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
JP2009277823A (ja) * 2008-05-14 2009-11-26 Panasonic Corp 部品実装方法及び部品実装ライン
JP2010016332A (ja) * 2008-07-01 2010-01-21 Internatl Business Mach Corp <Ibm> チップ・レベルのアンダーフィル・プロセスおよびその構造
JP2011108903A (ja) * 2009-11-19 2011-06-02 Dainippon Printing Co Ltd フリップ実装体の製造方法
JP2011159847A (ja) * 2010-02-02 2011-08-18 Apic Yamada Corp 半導体装置の接合装置及び接合方法
US8551275B2 (en) 2005-03-30 2013-10-08 Brother Kogyo Kabushiki Kaisha Adhesive application method and terminal joining method
JP2014127472A (ja) * 2012-12-25 2014-07-07 Sumitomo Bakelite Co Ltd 電子装置の製造方法
US20220001475A1 (en) * 2018-11-06 2022-01-06 Mbda France Method for connection by brazing enabling improved fatigue resistance of brazed joints
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860494B2 (ja) * 2007-01-18 2012-01-25 富士通株式会社 電子装置の製造方法
JP2009049051A (ja) * 2007-08-14 2009-03-05 Elpida Memory Inc 半導体基板の接合方法及びそれにより製造された積層体
JP2011060848A (ja) * 2009-09-07 2011-03-24 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2012221989A (ja) * 2011-04-04 2012-11-12 Elpida Memory Inc 半導体装置製造装置、及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859723A (en) * 1973-11-05 1975-01-14 Microsystems Int Ltd Bonding method for multiple chip arrays
US4437235A (en) * 1980-12-29 1984-03-20 Honeywell Information Systems Inc. Integrated circuit package
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
KR910000998B1 (ko) * 1986-09-12 1991-02-19 마쯔시다덴기산교 가부시기가이샤 전자부품의 실장방법
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH01160028A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 電極の接続方法
DE69015375T2 (de) * 1989-01-13 1995-05-04 Matsushita Electric Ind Co Ltd Kleberzusammensetzung zur Verwendung beim Montieren von elektronischen Bauteilen und Verfahren zum Montieren von elektronischen Bauteilen auf eine Leiterplatte unter Verwendung des Klebers.
US5115545A (en) * 1989-03-28 1992-05-26 Matsushita Electric Industrial Co., Ltd. Apparatus for connecting semiconductor devices to wiring boards
JP2679849B2 (ja) * 1989-07-26 1997-11-19 松下電器産業株式会社 電子部品の実装方法およびこの方法に用いる接着剤
CA2038117A1 (en) * 1990-03-29 1991-09-30 Mahfuza B. Ali Controllable radiation curable photoiniferter prepared adhesives for attachment of microelectronic devices and a method of attaching microelectronic devices therewith
DE69117891T2 (de) * 1990-11-20 1996-07-25 Sumitomo Electric Industries Verfahren zum Montieren von Halbleiterelementen
DE69325065T2 (de) * 1992-10-02 1999-10-28 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482676B2 (en) 1997-01-09 2002-11-19 Fujitsu Limited Method of mounting semiconductor chip part on substrate
US6518095B1 (en) 1999-04-20 2003-02-11 Sony Chemicals Corp. Process for producing semiconductor device
KR100651788B1 (ko) * 2000-04-25 2006-11-30 삼성테크윈 주식회사 Ｔｂｇａ 반도체 팩키지 제조 방법
US6989607B2 (en) 2002-03-20 2006-01-24 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers
US8551275B2 (en) 2005-03-30 2013-10-08 Brother Kogyo Kabushiki Kaisha Adhesive application method and terminal joining method
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8211754B2 (en) 2006-09-26 2012-07-03 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method thereof
US8278143B2 (en) 2007-11-28 2012-10-02 Renesas Electronics Corporation Manufacturing method for electronic devices
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
JP2009277823A (ja) * 2008-05-14 2009-11-26 Panasonic Corp 部品実装方法及び部品実装ライン
JP2010016332A (ja) * 2008-07-01 2010-01-21 Internatl Business Mach Corp <Ibm> チップ・レベルのアンダーフィル・プロセスおよびその構造
JP2011108903A (ja) * 2009-11-19 2011-06-02 Dainippon Printing Co Ltd フリップ実装体の製造方法
JP2011159847A (ja) * 2010-02-02 2011-08-18 Apic Yamada Corp 半導体装置の接合装置及び接合方法
JP2014127472A (ja) * 2012-12-25 2014-07-07 Sumitomo Bakelite Co Ltd 電子装置の製造方法
US20220001475A1 (en) * 2018-11-06 2022-01-06 Mbda France Method for connection by brazing enabling improved fatigue resistance of brazed joints
US12070812B2 (en) * 2018-11-06 2024-08-27 Mbda France Method for connection by brazing enabling improved fatigue resistance of brazed joints
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Also Published As

Publication number Publication date
US20070261233A1 (en) 2007-11-15
JP3030201B2 (ja) 2000-04-10
US20070281395A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
US20070281395A1 (en) Method and system for fabricating a semiconductor device
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP3092587B2 (ja) 半導体装置の製造方法
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
US6420213B1 (en) Method for fixing a semiconductor device having stud bumps to a substrate by an electrically non-conductive adhesive
JPH11274241A (ja) 半導体装置の製造方法
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
US7220622B2 (en) Method for attaching a semiconductor die to a substrate and heat spreader
US7687314B2 (en) Electronic apparatus manufacturing method
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
CN110235230A (zh) 半导体装置的制造装置和制造方法
JP2731383B2 (ja) 部品実装構造及び部品実装方法
JP2009152410A (ja) 半導体装置の製造装置および半導体装置の製造方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3960076B2 (ja) 電子部品実装方法
JP2002026250A (ja) 積層回路モジュールの製造方法
JPH07326642A (ja) ボンディングヘッド構造
JPH09219579A (ja) 電子部品の接続方法及び接続装置
JP2602389B2 (ja) 部品実装方法
JPH10340927A (ja) 半導体装置の製造方法およびボンディング装置
JP3287233B2 (ja) 半導体装置の製造方法
JP2003133707A (ja) 電子部品の装着方法及び装置
JP2940252B2 (ja) 半導体素子の実装構造および実装方法
JP2003234378A (ja) 半導体装置の製造方法及び半導体実装設備
JPH07326643A (ja) ボンディングヘッド構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees