JPH07297348A - 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 - Google Patents
半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法Info
- Publication number
- JPH07297348A JPH07297348A JP8282594A JP8282594A JPH07297348A JP H07297348 A JPH07297348 A JP H07297348A JP 8282594 A JP8282594 A JP 8282594A JP 8282594 A JP8282594 A JP 8282594A JP H07297348 A JPH07297348 A JP H07297348A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- semiconductor chip
- tab
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多ピン化,ファインピッチ化に優れた半導体
装置の提供。 【構成】 矩形枠状の配線基板4を取り付けたリードフ
レームを用いて半導体装置1を製造する。半導体チップ
3を支持するタブ5は半導体チップ3よりも小さくなっ
ている。配線基板4は絶縁性樹脂の表面に導体配線8が
形成されている。半導体チップ3の電極と導体配線8の
内側の配線パッド7はワイヤ10で接続され、導体配線
8の外側の配線パッド11はリード9の内端にワイヤ1
2を介して接続されている。リード9の外端部分を除い
て全体はレジンからなるパッケージ2で被われている。
配線基板4はエッチングによって導体配線8を形成でき
ることから微細な導体配線パターンの形成が可能とな
り、多ピン化,ファインピッチ化が達成できる。
装置の提供。 【構成】 矩形枠状の配線基板4を取り付けたリードフ
レームを用いて半導体装置1を製造する。半導体チップ
3を支持するタブ5は半導体チップ3よりも小さくなっ
ている。配線基板4は絶縁性樹脂の表面に導体配線8が
形成されている。半導体チップ3の電極と導体配線8の
内側の配線パッド7はワイヤ10で接続され、導体配線
8の外側の配線パッド11はリード9の内端にワイヤ1
2を介して接続されている。リード9の外端部分を除い
て全体はレジンからなるパッケージ2で被われている。
配線基板4はエッチングによって導体配線8を形成でき
ることから微細な導体配線パターンの形成が可能とな
り、多ピン化,ファインピッチ化が達成できる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造に用いるリードフレームならびに半導体装置の製造
方法に関する。
製造に用いるリードフレームならびに半導体装置の製造
方法に関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態は材料が安くかつ生産性が良好な樹脂(レジ
ン)によるレジンパッケージ(プラスチックパッケー
ジ)が多用されている。小型・薄型のパッケージについ
ては、工業調査会発行「電子材料」1989年12月号、同年
12月1日発行、P37〜P43に記載されている。この文献
には、パッケージの動向において多ピン化,大チップ
化,小型・薄型化について記載され、技術的課題として
ワイヤボンディングに触れられ、パッドピッチ縮小化対
応,リードピッチ縮小化対応,ワイヤショート防止につ
いて記載されている。パッドピッチ縮小化対応の項を抜
粋すると以下のようになる。「ピン数が多くなると,チ
ップ周辺にパッドを配置するため,これだけでチップが
大形化するおそれがある。図5に示すように,単純化し
て概算してみる。近い将来出現すると予想されている3
00ピンクラスのものを例にとってみると,チップは正
方形と仮定して,パッド配列寸法aはパッドピッチ16
0μmの場合,12mmとなる。これが120μmにな
れば9mmとなり,効果は大きい。このためには接合ボ
ールの微小化が必要である。パッドピッチを120μm
とするとボンディング位置精度はおおむね±15〜20
μm程度であり,接合ボールの直径は80〜90μm以
下でなければならない。」旨記載されている。なお、図
5はパッドピッチ,リードピッチとワイヤ長の関係につ
いて記載されている。また、リードピッチ縮小化対応の
項を抜粋すると以下のようになる。「リードピッチは,
プレスにせよエッチングにせよt0.15mmの42N
iFe合金で0.2mmピッチあたりが限界と思われ
る。この板厚では,リード幅はこの半分の0.1mm程
度であり,この中に接合させるためには,やはりリード
接合幅を安定して小さくしなければならない。」旨記載
されている。
が、実装面から軽量化,小型化,薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態は材料が安くかつ生産性が良好な樹脂(レジ
ン)によるレジンパッケージ(プラスチックパッケー
ジ)が多用されている。小型・薄型のパッケージについ
ては、工業調査会発行「電子材料」1989年12月号、同年
12月1日発行、P37〜P43に記載されている。この文献
には、パッケージの動向において多ピン化,大チップ
化,小型・薄型化について記載され、技術的課題として
ワイヤボンディングに触れられ、パッドピッチ縮小化対
応,リードピッチ縮小化対応,ワイヤショート防止につ
いて記載されている。パッドピッチ縮小化対応の項を抜
粋すると以下のようになる。「ピン数が多くなると,チ
ップ周辺にパッドを配置するため,これだけでチップが
大形化するおそれがある。図5に示すように,単純化し
て概算してみる。近い将来出現すると予想されている3
00ピンクラスのものを例にとってみると,チップは正
方形と仮定して,パッド配列寸法aはパッドピッチ16
0μmの場合,12mmとなる。これが120μmにな
れば9mmとなり,効果は大きい。このためには接合ボ
ールの微小化が必要である。パッドピッチを120μm
とするとボンディング位置精度はおおむね±15〜20
μm程度であり,接合ボールの直径は80〜90μm以
下でなければならない。」旨記載されている。なお、図
5はパッドピッチ,リードピッチとワイヤ長の関係につ
いて記載されている。また、リードピッチ縮小化対応の
項を抜粋すると以下のようになる。「リードピッチは,
プレスにせよエッチングにせよt0.15mmの42N
iFe合金で0.2mmピッチあたりが限界と思われ
る。この板厚では,リード幅はこの半分の0.1mm程
度であり,この中に接合させるためには,やはりリード
接合幅を安定して小さくしなければならない。」旨記載
されている。
【0003】一方、細緻なリードフレームの製造はより
困難となって来ており、その打開手段の一つとして、た
とえば特開昭58−192334号公報や実開昭64−
57641号公報に記載されているような複合リードフ
レームが知られている。この複合リードフレームは、ダ
イパッド上にポリイミド樹脂フィルムやエポキシ樹脂フ
ィルム等からなる絶縁基板が接合された構造となってい
る。この絶縁基板は、基板の表面に蒸着や箔の貼り付け
によって形成した導体層をエッチングして配線パターン
を形成することから、インナーリードの幅やピッチをよ
り小さくでき、リードパターンの微細化が可能となる。
困難となって来ており、その打開手段の一つとして、た
とえば特開昭58−192334号公報や実開昭64−
57641号公報に記載されているような複合リードフ
レームが知られている。この複合リードフレームは、ダ
イパッド上にポリイミド樹脂フィルムやエポキシ樹脂フ
ィルム等からなる絶縁基板が接合された構造となってい
る。この絶縁基板は、基板の表面に蒸着や箔の貼り付け
によって形成した導体層をエッチングして配線パターン
を形成することから、インナーリードの幅やピッチをよ
り小さくでき、リードパターンの微細化が可能となる。
【0004】他方、半導体装置の製造においては、半導
体チップの電極とリードの内端とを導電性のワイヤで接
続するワイヤボンディング工程がある。このワイヤボン
ディング工程ではワイヤボンディング装置が使用され
る。ワイヤボンディング装置(ワイヤボンダ)について
は、工業調査会発行「電子材料」1991年11月22日発行、
P132〜P135に記載されている。この文献には半導体チッ
プやリードの認識について触れられ「ワイヤボンダにお
いては,半導体チップ上のボンディングパッドおよび外
部リードの位置を補正するために,10数年前にパター
ン認識装置を搭載した全自動式のワイヤボンダが市場に
投入され始めた。全自動式のワイヤボンダが登場した頃
は,1点を認識するのに0.25s程度要していたもの
が,現状では0.05s/1点を実現している。また多
ピン製品においては,ボンディングする前に個々の外部
リードの位置を補正するリードロケータという機能が必
要となってきている。このリードロケータが登場した頃
は,外部リード1本を認識するのにつき0.07s程度
要し,多ピン半導体デバイスの組立における生産性を著
しく低下させる原因となった。現状では,外部リード1
本を認識するのに所要する時間は,0.023sと高速
化され,生産性の向上に寄与している。」旨記載されて
いる。
体チップの電極とリードの内端とを導電性のワイヤで接
続するワイヤボンディング工程がある。このワイヤボン
ディング工程ではワイヤボンディング装置が使用され
る。ワイヤボンディング装置(ワイヤボンダ)について
は、工業調査会発行「電子材料」1991年11月22日発行、
P132〜P135に記載されている。この文献には半導体チッ
プやリードの認識について触れられ「ワイヤボンダにお
いては,半導体チップ上のボンディングパッドおよび外
部リードの位置を補正するために,10数年前にパター
ン認識装置を搭載した全自動式のワイヤボンダが市場に
投入され始めた。全自動式のワイヤボンダが登場した頃
は,1点を認識するのに0.25s程度要していたもの
が,現状では0.05s/1点を実現している。また多
ピン製品においては,ボンディングする前に個々の外部
リードの位置を補正するリードロケータという機能が必
要となってきている。このリードロケータが登場した頃
は,外部リード1本を認識するのにつき0.07s程度
要し,多ピン半導体デバイスの組立における生産性を著
しく低下させる原因となった。現状では,外部リード1
本を認識するのに所要する時間は,0.023sと高速
化され,生産性の向上に寄与している。」旨記載されて
いる。
【0005】また、ボンディングパッドの検出について
は、工業調査会発行「電子材料」1984年8月号、同年8
月1日発行P114〜P115に記載されている。この文献に
は、「ペレットの取り付け位置のずれの検出は,通常,
ペレット上の特定の点(複数)の位置を検出し,これと
正規の位置とを比較することにより行っている。この特
定の点として,特定個所のボンディングパッドを用いる
場合が多いのであるが,この場合,特にボンディングパ
ッドの数が多い場合には,多数のパッドの中から目標と
するパッドを選出するにはかなりの困難が伴う。このた
めの工夫を次に紹介する。図3に示した方法では,パッ
ドの中から特徴的な三角形を形成するパッドをあらかじ
め基準配列として選んでおく。そしてペレット上を光電
走査してパッド群を得,この中から任意に3個のパッド
を選び,これによって形成される三角形とあらかじめ選
んだ基準配列の三角形とを比較して,対応がとれれば,
パッドA,B,Cを求めるべき目標パッドと判定してい
る。」旨記載されている。
は、工業調査会発行「電子材料」1984年8月号、同年8
月1日発行P114〜P115に記載されている。この文献に
は、「ペレットの取り付け位置のずれの検出は,通常,
ペレット上の特定の点(複数)の位置を検出し,これと
正規の位置とを比較することにより行っている。この特
定の点として,特定個所のボンディングパッドを用いる
場合が多いのであるが,この場合,特にボンディングパ
ッドの数が多い場合には,多数のパッドの中から目標と
するパッドを選出するにはかなりの困難が伴う。このた
めの工夫を次に紹介する。図3に示した方法では,パッ
ドの中から特徴的な三角形を形成するパッドをあらかじ
め基準配列として選んでおく。そしてペレット上を光電
走査してパッド群を得,この中から任意に3個のパッド
を選び,これによって形成される三角形とあらかじめ選
んだ基準配列の三角形とを比較して,対応がとれれば,
パッドA,B,Cを求めるべき目標パッドと判定してい
る。」旨記載されている。
【0006】
【発明が解決しようとする課題】しかし、前記絶縁基板
の使用においては、通常の金属によるリードフレームの
場合に比較して製造歩留りや信頼性が低いということか
ら、本出願人においては、特殊構造のリードフレームお
よびそれを用いた半導体集積回路装置をすでに特許出願
(特願平4−208830号、平成4年8月5日出願)
している。本出願人提案の半導体装置の一実施例につい
て簡単に説明する。図14は半導体装置の一部を切り欠
いた平面図、図15は半導体チップの表面に設けられた
電極(配線パッド)と、半導体チップ用の位置認識マー
クを示す模式的平面図である。半導体装置1は、レジン
からなるパッケージ2と、このパッケージ2の中央に位
置する半導体チップ3と、前記半導体チップ3を離れて
囲むように配置される矩形枠状の配線基板4と、前記半
導体チップ3を支持する半導体チップ(チップ)3より
も小さなタブ5と、前記タブ5に連結されるとともに途
中部分で前記配線基板4を支持するタブ吊りリード6
と、前記パッケージ2の内外に亘って延在する複数のリ
ード9と、前記半導体チップ3の電極と配線基板4の内
側の配線パッド7を電気的に接続するワイヤ10と、前
記配線基板4の周囲の外側の配線パッド11と配線基板
4の周囲近傍に延在するリード9の内端とを電気的に接
続するワイヤ12とからなっている。前記配線基板4の
表面には、枠の内側から外側に向かって導体配線8が形
成されている。そして、導体配線8の内側および外側が
それぞれ内側の配線パッド7,外側の配線パッド11と
なる。前記リード9はガルウィング型となっている。前
記半導体チップ3の電極(配線パッド)16において、
図15に示すように、一部の電極16がチップ用の位置
認識マーク15として使用される。前記チップ用の位置
認識マーク15は、中央に十字状の表記がなされてい
る。前記チップ用の位置認識マーク15は、半導体チッ
プ3の上下の略中央に設けられている。
の使用においては、通常の金属によるリードフレームの
場合に比較して製造歩留りや信頼性が低いということか
ら、本出願人においては、特殊構造のリードフレームお
よびそれを用いた半導体集積回路装置をすでに特許出願
(特願平4−208830号、平成4年8月5日出願)
している。本出願人提案の半導体装置の一実施例につい
て簡単に説明する。図14は半導体装置の一部を切り欠
いた平面図、図15は半導体チップの表面に設けられた
電極(配線パッド)と、半導体チップ用の位置認識マー
クを示す模式的平面図である。半導体装置1は、レジン
からなるパッケージ2と、このパッケージ2の中央に位
置する半導体チップ3と、前記半導体チップ3を離れて
囲むように配置される矩形枠状の配線基板4と、前記半
導体チップ3を支持する半導体チップ(チップ)3より
も小さなタブ5と、前記タブ5に連結されるとともに途
中部分で前記配線基板4を支持するタブ吊りリード6
と、前記パッケージ2の内外に亘って延在する複数のリ
ード9と、前記半導体チップ3の電極と配線基板4の内
側の配線パッド7を電気的に接続するワイヤ10と、前
記配線基板4の周囲の外側の配線パッド11と配線基板
4の周囲近傍に延在するリード9の内端とを電気的に接
続するワイヤ12とからなっている。前記配線基板4の
表面には、枠の内側から外側に向かって導体配線8が形
成されている。そして、導体配線8の内側および外側が
それぞれ内側の配線パッド7,外側の配線パッド11と
なる。前記リード9はガルウィング型となっている。前
記半導体チップ3の電極(配線パッド)16において、
図15に示すように、一部の電極16がチップ用の位置
認識マーク15として使用される。前記チップ用の位置
認識マーク15は、中央に十字状の表記がなされてい
る。前記チップ用の位置認識マーク15は、半導体チッ
プ3の上下の略中央に設けられている。
【0007】このような半導体装置1の製造において、
前記タブ5に半導体チップ3を固定した後、半導体チッ
プ3の電極と配線基板4の内側の配線パッド7とを金線
からなるワイヤ10で接続するとともに、配線基板4の
外側の配線パッド11とリード9の内端を金線からなる
ワイヤ12で接続する。前記配線基板4は中継配線基板
となり、その使用によってワイヤ長さを長くする必要が
無くなるとともに、途中の配線も微細配線とすることが
できる。
前記タブ5に半導体チップ3を固定した後、半導体チッ
プ3の電極と配線基板4の内側の配線パッド7とを金線
からなるワイヤ10で接続するとともに、配線基板4の
外側の配線パッド11とリード9の内端を金線からなる
ワイヤ12で接続する。前記配線基板4は中継配線基板
となり、その使用によってワイヤ長さを長くする必要が
無くなるとともに、途中の配線も微細配線とすることが
できる。
【0008】半導体チップ3には、図15に示されるよ
うに、チップ用の位置認識マーク15が電極(配線パッ
ド)16の一部を利用して形成されている(このチップ
用の位置認識マーク15は、半導体チップ3の上下の略
中央にそれぞれ一箇所設けられている)また、配線基板
においては、特定のリード部分を認識してチップと配線
基板とをワイヤ10で接続する。この結果、半導体チッ
プ3と導体配線8の内側の配線パッド7との接続の信頼
性が高い。しかし、配線基板4には特に位置認識マーク
が設けられていない。このため、配線基板4の外側の配
線パッド11とリード9との接続において、自動認識エ
ラーが多発し、ボンディング位置のズレによって接続不
良が発生することがわかった。
うに、チップ用の位置認識マーク15が電極(配線パッ
ド)16の一部を利用して形成されている(このチップ
用の位置認識マーク15は、半導体チップ3の上下の略
中央にそれぞれ一箇所設けられている)また、配線基板
においては、特定のリード部分を認識してチップと配線
基板とをワイヤ10で接続する。この結果、半導体チッ
プ3と導体配線8の内側の配線パッド7との接続の信頼
性が高い。しかし、配線基板4には特に位置認識マーク
が設けられていない。このため、配線基板4の外側の配
線パッド11とリード9との接続において、自動認識エ
ラーが多発し、ボンディング位置のズレによって接続不
良が発生することがわかった。
【0009】本発明の目的は、中継基板となる配線基板
をリードフレームの中央に位置させたリードフレームを
使用して半導体装置を製造するに際して、前記配線基板
の取り付けによる位置姿勢を正確に把握することによっ
てワイヤボンディングを高歩留りで行い、安価な半導体
装置を製造することにある。本発明の前記ならびにその
ほかの目的と新規な特徴は、本明細書の記述および添付
図面からあきらかになるであろう。
をリードフレームの中央に位置させたリードフレームを
使用して半導体装置を製造するに際して、前記配線基板
の取り付けによる位置姿勢を正確に把握することによっ
てワイヤボンディングを高歩留りで行い、安価な半導体
装置を製造することにある。本発明の前記ならびにその
ほかの目的と新規な特徴は、本明細書の記述および添付
図面からあきらかになるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は以
下に記す配線基板付きのリードフレームを使用して製造
が行われる。そして、前記配線基板には配線基板用の位
置認識マークが複数設けられている。本発明のリードフ
レームは、矩形状の枠体と、前記枠体の中央に位置する
半導体チップを搭載する半導体チップよりも小さいタブ
と、前記枠体から延在しかつ前記タブを支持する複数の
タブ吊りリードと、表面に配線基板用の位置認識マーク
が複数設けられているとともに前記タブを離れて囲みか
つ前記タブ吊りリードに接着されさらに前記枠体の枠体
内径が前記半導体チップよりも大きくなる矩形枠状の配
線基板と、前記枠体の各辺の内周縁から前記配線基板の
周囲近傍に延在する複数のリードとからなる構造となっ
ている。そして、半導体装置の製造においては、前記タ
ブ上に半導体チップを固定した後、配線基板の表面に設
けられた配線基板用の位置認識マークを検出し、この検
出情報および半導体チップの位置認識マークの検出情報
ならびにリードの配列検出情報に基づいてワイヤボンデ
ィングを行う。すなわち、ワイヤボンディングは2回に
亘って行われる。1回目は半導体チップの電極と配線基
板の内側の配線パッドとのワイヤによる接続であり、2
回目は配線基板の外側の配線パッドとリードの内端との
ワイヤによる接続である。したがって、製造された半導
体装置は、パッケージと、このパッケージの中央に位置
する半導体チップと、前記半導体チップを離れて囲むよ
うに配置される矩形枠状の配線基板と、前記半導体チッ
プを支持するタブと、前記タブに連結されるとともに途
中部分で前記配線基板を支持するタブ吊りリードと、前
記パッケージの内外に亘って延在する複数のリードと、
前記半導体チップの電極と配線基板の配線パッドを電気
的に接続するワイヤと、配線基板の周囲の配線パッドと
配線基板の周囲近傍に延在するリードの内端とを電気的
に接続するワイヤとからなる半導体装置であって、前記
配線基板の表面には配線基板用の位置認識マークが複数
設けられている構造となっている。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は以
下に記す配線基板付きのリードフレームを使用して製造
が行われる。そして、前記配線基板には配線基板用の位
置認識マークが複数設けられている。本発明のリードフ
レームは、矩形状の枠体と、前記枠体の中央に位置する
半導体チップを搭載する半導体チップよりも小さいタブ
と、前記枠体から延在しかつ前記タブを支持する複数の
タブ吊りリードと、表面に配線基板用の位置認識マーク
が複数設けられているとともに前記タブを離れて囲みか
つ前記タブ吊りリードに接着されさらに前記枠体の枠体
内径が前記半導体チップよりも大きくなる矩形枠状の配
線基板と、前記枠体の各辺の内周縁から前記配線基板の
周囲近傍に延在する複数のリードとからなる構造となっ
ている。そして、半導体装置の製造においては、前記タ
ブ上に半導体チップを固定した後、配線基板の表面に設
けられた配線基板用の位置認識マークを検出し、この検
出情報および半導体チップの位置認識マークの検出情報
ならびにリードの配列検出情報に基づいてワイヤボンデ
ィングを行う。すなわち、ワイヤボンディングは2回に
亘って行われる。1回目は半導体チップの電極と配線基
板の内側の配線パッドとのワイヤによる接続であり、2
回目は配線基板の外側の配線パッドとリードの内端との
ワイヤによる接続である。したがって、製造された半導
体装置は、パッケージと、このパッケージの中央に位置
する半導体チップと、前記半導体チップを離れて囲むよ
うに配置される矩形枠状の配線基板と、前記半導体チッ
プを支持するタブと、前記タブに連結されるとともに途
中部分で前記配線基板を支持するタブ吊りリードと、前
記パッケージの内外に亘って延在する複数のリードと、
前記半導体チップの電極と配線基板の配線パッドを電気
的に接続するワイヤと、配線基板の周囲の配線パッドと
配線基板の周囲近傍に延在するリードの内端とを電気的
に接続するワイヤとからなる半導体装置であって、前記
配線基板の表面には配線基板用の位置認識マークが複数
設けられている構造となっている。
【0011】本発明の他の実施例による半導体装置は、
パッケージと、このパッケージの内外に亘って延在する
複数のリードと、前記パッケージ内に位置する配線基板
と、前記配線基板を支持するように固定される数本のリ
ードと、前記配線基板上に固定される少なくとも一つの
電子部品(すなわち、半導体チップ)の電極と配線基板
の配線パッドを電気的に接続するワイヤと、配線基板の
周囲の配線パッドと配線基板の周囲近傍に延在するリー
ドの内端とを電気的に接続するワイヤとからなる半導体
装置であって、前記配線基板の表面には配線基板用位置
認識マークが複数設けられている構造となっている。こ
のような半導体装置を製造するためのリードフレーム
は、矩形状の枠体の各辺の内周縁から枠の内方に延在す
る複数のリードと、前記枠の中央部分に所望の大きさで
拡がる配線基板とからなり、前記リードのうちの数本は
長く延在して前記配線基板に接続されて配線基板を支持
し、残りのリードの内端は前記配線基板の周囲近傍に延
在することを特徴とするリードフレームであって、前記
配線基板には配線基板用位置認識マークが複数設けられ
ている構造となっている。
パッケージと、このパッケージの内外に亘って延在する
複数のリードと、前記パッケージ内に位置する配線基板
と、前記配線基板を支持するように固定される数本のリ
ードと、前記配線基板上に固定される少なくとも一つの
電子部品(すなわち、半導体チップ)の電極と配線基板
の配線パッドを電気的に接続するワイヤと、配線基板の
周囲の配線パッドと配線基板の周囲近傍に延在するリー
ドの内端とを電気的に接続するワイヤとからなる半導体
装置であって、前記配線基板の表面には配線基板用位置
認識マークが複数設けられている構造となっている。こ
のような半導体装置を製造するためのリードフレーム
は、矩形状の枠体の各辺の内周縁から枠の内方に延在す
る複数のリードと、前記枠の中央部分に所望の大きさで
拡がる配線基板とからなり、前記リードのうちの数本は
長く延在して前記配線基板に接続されて配線基板を支持
し、残りのリードの内端は前記配線基板の周囲近傍に延
在することを特徴とするリードフレームであって、前記
配線基板には配線基板用位置認識マークが複数設けられ
ている構造となっている。
【0012】
【作用】本発明の半導体装置の製造においては、中継基
板となる配線基板を取り付けたリードフレームを用い、
かつ半導体チップおよび配線基板にそれぞれ位置認識マ
ーク,配線基板用の位置認識マークを設けていることか
ら、これら位置認識マークの検出によって、半導体チッ
プの電極と配線基板の導体配線における内側の配線パッ
ドとのワイヤボンディング、配線基板の導体配線におけ
る外側の配線パッドとリード内端のワイヤボンディング
が高精度で行える。
板となる配線基板を取り付けたリードフレームを用い、
かつ半導体チップおよび配線基板にそれぞれ位置認識マ
ーク,配線基板用の位置認識マークを設けていることか
ら、これら位置認識マークの検出によって、半導体チッ
プの電極と配線基板の導体配線における内側の配線パッ
ドとのワイヤボンディング、配線基板の導体配線におけ
る外側の配線パッドとリード内端のワイヤボンディング
が高精度で行える。
【0013】1枚の配線基板をリードフレームの中央部
分に位置させ、配線基板の中央に半導体チップを搭載
し、半導体チップの電極と配線基板の導体配線とをワイ
ヤボンディングし、かつ配線基板の周囲の導体配線とリ
ード内端をワイヤボンディングする他の実施例において
も、前記半導体チップの位置認識マークと配線基板用の
位置認識マークの検出によって、ワイヤボンディング位
置のずれがない高精度なワイヤボンディングが行えるよ
うになる。
分に位置させ、配線基板の中央に半導体チップを搭載
し、半導体チップの電極と配線基板の導体配線とをワイ
ヤボンディングし、かつ配線基板の周囲の導体配線とリ
ード内端をワイヤボンディングする他の実施例において
も、前記半導体チップの位置認識マークと配線基板用の
位置認識マークの検出によって、ワイヤボンディング位
置のずれがない高精度なワイヤボンディングが行えるよ
うになる。
【0014】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による一部を切り
欠いた半導体装置の模式的平面図、図2は配線基板用の
位置認識マーク等を示す模式的説明図、図3は図1のA
−A線に沿う断面図、図4は図1のB−B線に沿う断面
図、図5は本発明の一実施例によるリードフレームの模
式的平面図、図6は本発明の一実施例によるリードフレ
ームにおけるリードフレーム本体を示す平面図、図7は
本発明の一実施例によるリードフレームにおける配線基
板を示す模式的平面図、図8は半導体チップの電極(配
線パッド)の拡大模式的平面図、図9はチップボンディ
ング,ワイヤボンディングが行われたリードフレームの
模式的平面図である。
て説明する。図1は本発明の一実施例による一部を切り
欠いた半導体装置の模式的平面図、図2は配線基板用の
位置認識マーク等を示す模式的説明図、図3は図1のA
−A線に沿う断面図、図4は図1のB−B線に沿う断面
図、図5は本発明の一実施例によるリードフレームの模
式的平面図、図6は本発明の一実施例によるリードフレ
ームにおけるリードフレーム本体を示す平面図、図7は
本発明の一実施例によるリードフレームにおける配線基
板を示す模式的平面図、図8は半導体チップの電極(配
線パッド)の拡大模式的平面図、図9はチップボンディ
ング,ワイヤボンディングが行われたリードフレームの
模式的平面図である。
【0015】本発明のレジンパッケージ型半導体装置1
は、図1,図3および図4に示すように、矩形のパッケ
ージ2と、このパッケージ2の内外に亘って延在する複
数のリード9とからなっている。この例では、前記パッ
ケージ2から突出するリード9の形状はガルウィング型
となっている。
は、図1,図3および図4に示すように、矩形のパッケ
ージ2と、このパッケージ2の内外に亘って延在する複
数のリード9とからなっている。この例では、前記パッ
ケージ2から突出するリード9の形状はガルウィング型
となっている。
【0016】前記パッケージ2の内部には、タブ(支持
体)5が配設されている。このタブ5の上面には、銀ペ
ースト等からなる接合材20を介してLSIを構成する
半導体チップ(チップ)3が固定されている。前記タブ
5は半導体チップ3に比較して小さくかつ円形となり、
半導体チップ3との接触面積を小さくしてある。前記タ
ブ5は矩形状のパッケージ2の四隅から延在するタブ吊
りリード6によって支持されている。タブ吊りリード6
は半導体装置1の製造の最終段階でパッケージから突出
する部分で切断されたものである。また、前記半導体チ
ップ3においては、図8に示すように、4辺の周囲に2
列に亘って電極(配線パッド)16が設けられている。
そして、その内の2個の配線パッド16がチップ用の位
置認識マーク15となっている。前記チップ用の位置認
識マーク15は、その表面に十字状のマークが表記され
ている。このチップ用の位置認識マーク15は、半導体
チップ3の位置(姿勢)を認識するマークとして利用さ
れる。
体)5が配設されている。このタブ5の上面には、銀ペ
ースト等からなる接合材20を介してLSIを構成する
半導体チップ(チップ)3が固定されている。前記タブ
5は半導体チップ3に比較して小さくかつ円形となり、
半導体チップ3との接触面積を小さくしてある。前記タ
ブ5は矩形状のパッケージ2の四隅から延在するタブ吊
りリード6によって支持されている。タブ吊りリード6
は半導体装置1の製造の最終段階でパッケージから突出
する部分で切断されたものである。また、前記半導体チ
ップ3においては、図8に示すように、4辺の周囲に2
列に亘って電極(配線パッド)16が設けられている。
そして、その内の2個の配線パッド16がチップ用の位
置認識マーク15となっている。前記チップ用の位置認
識マーク15は、その表面に十字状のマークが表記され
ている。このチップ用の位置認識マーク15は、半導体
チップ3の位置(姿勢)を認識するマークとして利用さ
れる。
【0017】また、前記半導体チップ3の外側には、半
導体チップ3を囲むような枠状の配線基板4が配置され
ている。前記配線基板4は絶縁基板21と、この絶縁基
板21の表面に設けられた導体配線8とからなってい
る。前記絶縁基板21は、図7に示すように、たとえば
厚さ50μm程度、外形寸法25mm×25mm程度の
枠体となっている。内側の大きさは、前記半導体チップ
3の外形よりも数mm程度離れる大きさとなっている。
前記絶縁基板21は、ポリイミド樹脂フィルムやエポキ
シ樹脂フィルムさらにはセラミック等の板材で形成され
ている。前記導体配線8は、18μm程度の厚さの銅箔
や蒸着によって形成された銅層を選択的にエッチングす
ることによって形成されている。各導体配線8は、枠体
の内側から外側に向かって延在し、内側および外側にそ
れぞれ内側の配線パッド7,外側の配線パッド11を有
する構造となっている。
導体チップ3を囲むような枠状の配線基板4が配置され
ている。前記配線基板4は絶縁基板21と、この絶縁基
板21の表面に設けられた導体配線8とからなってい
る。前記絶縁基板21は、図7に示すように、たとえば
厚さ50μm程度、外形寸法25mm×25mm程度の
枠体となっている。内側の大きさは、前記半導体チップ
3の外形よりも数mm程度離れる大きさとなっている。
前記絶縁基板21は、ポリイミド樹脂フィルムやエポキ
シ樹脂フィルムさらにはセラミック等の板材で形成され
ている。前記導体配線8は、18μm程度の厚さの銅箔
や蒸着によって形成された銅層を選択的にエッチングす
ることによって形成されている。各導体配線8は、枠体
の内側から外側に向かって延在し、内側および外側にそ
れぞれ内側の配線パッド7,外側の配線パッド11を有
する構造となっている。
【0018】また、これが本発明の特徴の一つである
が、前記配線基板4の表面には、配線基板用の位置認識
マーク22が複数設けられている。この例では、図7に
示すように、前記配線基板用の位置認識マーク22は右
上と左下の縁部分に2箇所設けられている。また、前記
配線基板用の位置認識マーク22は、図1および図2に
示すように、配線パッド23を利用して形成され、たと
えば、中央に十文字の表記がなされている。
が、前記配線基板4の表面には、配線基板用の位置認識
マーク22が複数設けられている。この例では、図7に
示すように、前記配線基板用の位置認識マーク22は右
上と左下の縁部分に2箇所設けられている。また、前記
配線基板用の位置認識マーク22は、図1および図2に
示すように、配線パッド23を利用して形成され、たと
えば、中央に十文字の表記がなされている。
【0019】一方、図8に示すように、前記半導体チッ
プ3の電極(配線パッド)16と、配線基板4の内側の
配線パッド7は、図1,図3および図4に示すように、
金線からなるワイヤ10で電気的に接続されている。ま
た、配線基板4の周囲近傍には前記リード9の内端が位
置し、これらリード9の内端と前記配線基板4の外側の
配線パッド11とは金線からなるワイヤ12で電気的に
接続されている。前記タブ吊りリード6は、図1,図4
および図5に示すように、半導体チップ3や配線基板4
を支持する部分を含む中央部分が一段低くなっている。
配線基板4はエポキシ樹脂系の接着剤25でタブ吊りリ
ード6のアイランド26に接着されている。また、図6
に示すように、前記アイランド26は、細いタブ吊りリ
ード6では所望の接着性が得られないことから、タブ吊
りリード6の一部に側方に突出させた円形の張出部分で
形成されている。
プ3の電極(配線パッド)16と、配線基板4の内側の
配線パッド7は、図1,図3および図4に示すように、
金線からなるワイヤ10で電気的に接続されている。ま
た、配線基板4の周囲近傍には前記リード9の内端が位
置し、これらリード9の内端と前記配線基板4の外側の
配線パッド11とは金線からなるワイヤ12で電気的に
接続されている。前記タブ吊りリード6は、図1,図4
および図5に示すように、半導体チップ3や配線基板4
を支持する部分を含む中央部分が一段低くなっている。
配線基板4はエポキシ樹脂系の接着剤25でタブ吊りリ
ード6のアイランド26に接着されている。また、図6
に示すように、前記アイランド26は、細いタブ吊りリ
ード6では所望の接着性が得られないことから、タブ吊
りリード6の一部に側方に突出させた円形の張出部分で
形成されている。
【0020】前記配線基板用の位置認識マーク22は、
前記リード群に対する配線基板4の取り付けずれや半導
体チップ3との位置関係を知る認識パターン(マーク)
となる。この結果、ワイヤボンディング装置に入力され
たリード9のパターン,配線基板4の導体配線パター
ン,半導体チップ3の電極パターンと、半導体チップに
おけるチップ用の位置認識マーク15や配線基板4にお
ける配線基板用の位置認識マーク22の検出情報から、
高精度なワイヤボンディングが可能となる。すなわち、
本発明の半導体装置の製造方法、すなわち、ワイヤボン
ディング方法においては、半導体チップ3の電極16と
内側の配線パッド7を接続するワイヤ10の接続不良も
なく、かつまた外側の配線パッド11とリード9の内端
を接続するワイヤ12の接続不良も起き難いことにな
り、完成した本発明の半導体装置1におけるワイヤボン
ディング性の信頼性は高いものとなる。
前記リード群に対する配線基板4の取り付けずれや半導
体チップ3との位置関係を知る認識パターン(マーク)
となる。この結果、ワイヤボンディング装置に入力され
たリード9のパターン,配線基板4の導体配線パター
ン,半導体チップ3の電極パターンと、半導体チップに
おけるチップ用の位置認識マーク15や配線基板4にお
ける配線基板用の位置認識マーク22の検出情報から、
高精度なワイヤボンディングが可能となる。すなわち、
本発明の半導体装置の製造方法、すなわち、ワイヤボン
ディング方法においては、半導体チップ3の電極16と
内側の配線パッド7を接続するワイヤ10の接続不良も
なく、かつまた外側の配線パッド11とリード9の内端
を接続するワイヤ12の接続不良も起き難いことにな
り、完成した本発明の半導体装置1におけるワイヤボン
ディング性の信頼性は高いものとなる。
【0021】つぎに、このような半導体装置1の製造に
ついて説明する。本発明の半導体装置1を製造する場
合、図5に示すようなリードフレーム30が用意され
る。このリードフレーム30は、図6に示すリードフレ
ーム本体31と、このリードフレーム本体31の表面に
接着剤25(図4参照)を介して取り付けられる枠状の
配線基板4とからなっている。
ついて説明する。本発明の半導体装置1を製造する場
合、図5に示すようなリードフレーム30が用意され
る。このリードフレーム30は、図6に示すリードフレ
ーム本体31と、このリードフレーム本体31の表面に
接着剤25(図4参照)を介して取り付けられる枠状の
配線基板4とからなっている。
【0022】リードフレーム本体31は、厚さ0.15
mm程度のFe−Ni合金板やCu合金板等をエッチン
グによりまたはプレスによってパターニングすることに
よって製造される。リードフレーム本体31は図6に示
すように、一対の平行に延在する外枠32と、この一対
の外枠32を連結しかつ外枠32に直交する方向に延在
する一対の内枠33とによって形成される枠構造となっ
ている。また、前記枠の中央には半導体チップ3よりも
小径の円形のタブ(支持体)5が配置されているととも
に、このタブ5は枠体の隅の太幅部34から延在するタ
ブ吊りリード6によって支持されている。また、タブ吊
りリード6の途中には側方に張り出した円形状のアイラ
ンド26が設けられている。このアイランド26は、前
記配線基板4をエポキシ樹脂系の接着剤25でタブ吊り
リード6接着した際、細いタブ吊りリード6だけでは所
望の接着性が得られないことから設けられたものであ
る。また、前記内枠33および外枠32から前記配線基
板4に向かって複数のリード9が延在している。また、
相互に平行に延在するリード部分において、各リード9
はダム27によって連結されている。このダム27は、
前記内枠33または外枠32に平行に配置されるととも
に、枠の隅の太幅部34に連結されている。なお、リー
ドフレーム本体31の外枠32には、図示はしないが、
位置決めやガイド用に使用される孔や長孔等が設けられ
ている。
mm程度のFe−Ni合金板やCu合金板等をエッチン
グによりまたはプレスによってパターニングすることに
よって製造される。リードフレーム本体31は図6に示
すように、一対の平行に延在する外枠32と、この一対
の外枠32を連結しかつ外枠32に直交する方向に延在
する一対の内枠33とによって形成される枠構造となっ
ている。また、前記枠の中央には半導体チップ3よりも
小径の円形のタブ(支持体)5が配置されているととも
に、このタブ5は枠体の隅の太幅部34から延在するタ
ブ吊りリード6によって支持されている。また、タブ吊
りリード6の途中には側方に張り出した円形状のアイラ
ンド26が設けられている。このアイランド26は、前
記配線基板4をエポキシ樹脂系の接着剤25でタブ吊り
リード6接着した際、細いタブ吊りリード6だけでは所
望の接着性が得られないことから設けられたものであ
る。また、前記内枠33および外枠32から前記配線基
板4に向かって複数のリード9が延在している。また、
相互に平行に延在するリード部分において、各リード9
はダム27によって連結されている。このダム27は、
前記内枠33または外枠32に平行に配置されるととも
に、枠の隅の太幅部34に連結されている。なお、リー
ドフレーム本体31の外枠32には、図示はしないが、
位置決めやガイド用に使用される孔や長孔等が設けられ
ている。
【0023】配線基板4は、図7に示すように、矩形枠
状の絶縁基板21と、この表面に形成された導体配線8
とからなっている。絶縁基板21の内枠の径は、半導体
チップ3の径よりも大きくなり、半導体チップ3をタブ
5に取り付けた際支障が起きないようになっている。ま
た、絶縁基板21の外径は、リード9のリードパターン
によって決まるが、配線基板4の大きさが大きい程、導
体配線8の外側の配線パッド11のピッチやリード9の
内端のピッチが広くなり、ワイヤボンディングに余裕が
でるようになる。前記配線基板4は、たとえば18μm
程度の厚さのポリイミド樹脂フィルムやエポキシ樹脂フ
ィルムさらにはセラミック等で形成されている。絶縁基
板21の表面に設けられる導体配線8は、数10μmの
厚さの銅箔や蒸着によって形成された銅層を選択的にエ
ッチングすることによって形成されている。各導体配線
8は、枠体の内側から外側に向かって延在し、内側およ
び外側にそれぞれ内側の配線パッド7,外側の配線パッ
ド11を有する構造となっている。そして、一部の配線
パッド23を前述のように配線基板用の位置認識マーク
22に形成する。図では、配線基板用の位置認識マーク
22は、矩形枠状の配線基板4の右上と左下に設けられ
ている。
状の絶縁基板21と、この表面に形成された導体配線8
とからなっている。絶縁基板21の内枠の径は、半導体
チップ3の径よりも大きくなり、半導体チップ3をタブ
5に取り付けた際支障が起きないようになっている。ま
た、絶縁基板21の外径は、リード9のリードパターン
によって決まるが、配線基板4の大きさが大きい程、導
体配線8の外側の配線パッド11のピッチやリード9の
内端のピッチが広くなり、ワイヤボンディングに余裕が
でるようになる。前記配線基板4は、たとえば18μm
程度の厚さのポリイミド樹脂フィルムやエポキシ樹脂フ
ィルムさらにはセラミック等で形成されている。絶縁基
板21の表面に設けられる導体配線8は、数10μmの
厚さの銅箔や蒸着によって形成された銅層を選択的にエ
ッチングすることによって形成されている。各導体配線
8は、枠体の内側から外側に向かって延在し、内側およ
び外側にそれぞれ内側の配線パッド7,外側の配線パッ
ド11を有する構造となっている。そして、一部の配線
パッド23を前述のように配線基板用の位置認識マーク
22に形成する。図では、配線基板用の位置認識マーク
22は、矩形枠状の配線基板4の右上と左下に設けられ
ている。
【0024】前記リードフレーム本体31に配線基板4
を接着剤25を使用して接着することによって、図5に
示すようなリードフレーム30が形成されることにな
る。
を接着剤25を使用して接着することによって、図5に
示すようなリードフレーム30が形成されることにな
る。
【0025】つぎに、このようなリードフレーム30に
対してチップボンディング,ワイヤボンディングが行わ
れる。すなわち、前記リードフレーム30のタブ5上に
接合材20(図3参照)を介して半導体チップ3が固定
される。その後、ワイヤボンディング装置によって、半
導体チップ3の位置認識マーク15および配線基板4の
位置認識マーク22を検出する。また、ワイヤボンディ
ング装置には、リード9のパターン,配線基板4の導体
配線パターン,半導体チップ3の電極パターンが入力さ
れている。したがって、入力情報と検出情報に基づいて
ワイヤボンディングは高精度に動作し、半導体チップ3
の電極16と内側の配線パッド7をワイヤ10で接続す
るとともに、配線基板4における外側の配線パッド11
とリード9の内端をワイヤ12で接続する。この結果、
ワイヤは各配線パッドに正確に接続されるため、本発明
の半導体装置1におけるワイヤボンディング性の信頼性
は高いものとなる。
対してチップボンディング,ワイヤボンディングが行わ
れる。すなわち、前記リードフレーム30のタブ5上に
接合材20(図3参照)を介して半導体チップ3が固定
される。その後、ワイヤボンディング装置によって、半
導体チップ3の位置認識マーク15および配線基板4の
位置認識マーク22を検出する。また、ワイヤボンディ
ング装置には、リード9のパターン,配線基板4の導体
配線パターン,半導体チップ3の電極パターンが入力さ
れている。したがって、入力情報と検出情報に基づいて
ワイヤボンディングは高精度に動作し、半導体チップ3
の電極16と内側の配線パッド7をワイヤ10で接続す
るとともに、配線基板4における外側の配線パッド11
とリード9の内端をワイヤ12で接続する。この結果、
ワイヤは各配線パッドに正確に接続されるため、本発明
の半導体装置1におけるワイヤボンディング性の信頼性
は高いものとなる。
【0026】つぎに、組立が終了したリードフレーム3
0は、常用のトランスファモールド装置によって、所定
部がモールドされてパッケージ2が形成される(図9参
照)。その後、前記リードフレーム30はトランスファ
モールド型から取り外され、不要リードフレーム部分が
切断除去されるとともに、リード成形が行われ、図3に
示されるようなガルウィング型の半導体装置1が製造さ
れる。
0は、常用のトランスファモールド装置によって、所定
部がモールドされてパッケージ2が形成される(図9参
照)。その後、前記リードフレーム30はトランスファ
モールド型から取り外され、不要リードフレーム部分が
切断除去されるとともに、リード成形が行われ、図3に
示されるようなガルウィング型の半導体装置1が製造さ
れる。
【0027】
(1)本発明の半導体装置は、半導体チップの周囲に離
して配線基板を配置させた構造となり、半導体装置の製
造におけるワイヤボンディングにおいて、前記配線基板
の導体配線の内側の配線パッドと半導体チップの電極を
ワイヤで接続するとともに、前記導体配線の外側の配線
パッドとリード内端をワイヤで接続するため、前記配線
基板における導体配線の微細パターン化が可能となるこ
とから、リード(ピン)数の増大化が達成できるという
効果が得られる。
して配線基板を配置させた構造となり、半導体装置の製
造におけるワイヤボンディングにおいて、前記配線基板
の導体配線の内側の配線パッドと半導体チップの電極を
ワイヤで接続するとともに、前記導体配線の外側の配線
パッドとリード内端をワイヤで接続するため、前記配線
基板における導体配線の微細パターン化が可能となるこ
とから、リード(ピン)数の増大化が達成できるという
効果が得られる。
【0028】(2)本発明の半導体装置の製造に用いる
リードフレームにおいては、リードフレーム本体に枠状
の中継基板となる配線基板を取り付けた構造となってい
るが、配線基板に自動認識点である配線基板用の位置認
識マークが設けられていることから、リードフレーム本
体に対する配線基板の取付け位置精度が悪くても、配線
基板の位置姿勢が正確に認識できるという効果が得られ
る。
リードフレームにおいては、リードフレーム本体に枠状
の中継基板となる配線基板を取り付けた構造となってい
るが、配線基板に自動認識点である配線基板用の位置認
識マークが設けられていることから、リードフレーム本
体に対する配線基板の取付け位置精度が悪くても、配線
基板の位置姿勢が正確に認識できるという効果が得られ
る。
【0029】(3)本発明の半導体装置の製造において
は、上記(2)に示すように、配線基板用の位置認識マ
ークが設けられた配線基板をリードフレーム本体に取り
付けたリードフレームを使用することから、半導体チッ
プの電極と配線基板の配線パッドとのワイヤによる接続
が正確に行えるとともに、配線基板の配線パッドとリー
ド内端とのワイヤによる接続が正確に行えるため、ワイ
ヤボンディングの信頼性が高い半導体装置を提供するこ
とができるという効果が得られる。
は、上記(2)に示すように、配線基板用の位置認識マ
ークが設けられた配線基板をリードフレーム本体に取り
付けたリードフレームを使用することから、半導体チッ
プの電極と配線基板の配線パッドとのワイヤによる接続
が正確に行えるとともに、配線基板の配線パッドとリー
ド内端とのワイヤによる接続が正確に行えるため、ワイ
ヤボンディングの信頼性が高い半導体装置を提供するこ
とができるという効果が得られる。
【0030】(4)上記(3)により、本発明の半導体
装置の製造方法によれば、ワイヤボンディングが正確に
行えるため、歩留りが高くなるという効果が得られる。
装置の製造方法によれば、ワイヤボンディングが正確に
行えるため、歩留りが高くなるという効果が得られる。
【0031】(5)上記(1)〜(4)により、本発明
によれば多ピン化(入出力信号ピンが200ピン以上の
高集積度製品),ファインピッチ化に優れ,ワイヤボン
ディングの信頼性の高い半導体装置を安価に提供するこ
とができるという相乗効果が得られる。
によれば多ピン化(入出力信号ピンが200ピン以上の
高集積度製品),ファインピッチ化に優れ,ワイヤボン
ディングの信頼性の高い半導体装置を安価に提供するこ
とができるという相乗効果が得られる。
【0032】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。図10〜図
13は本発明の他の実施例による図であり、図10は一
部を切り欠いた半導体装置を示す模式的平面図、図11
は図10のC−C線に沿う断面図、図12は図10のD
−D線に沿う断面図、図13はリードフレームを示す模
式的平面図である。この実施例は、中継基板としての配
線基板4上に半導体チップ3を固定し、半導体チップ3
の電極と導体配線8の内側の配線パッド7とをワイヤ1
0で接続するとともに、導体配線8の外側の配線パッド
11とリード9の内端をワイヤ12で接続したものであ
る。また、前記配線基板4は吊りリード35に接着剤2
5を介して接続されている。このような実施例において
も前記実施例同様な効果が得られる。なお、リードと配
線基板の配線パッドをワイヤで接続することなく、直接
リードを配線基板の配線パッドに接続する構造としても
良い。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。図10〜図
13は本発明の他の実施例による図であり、図10は一
部を切り欠いた半導体装置を示す模式的平面図、図11
は図10のC−C線に沿う断面図、図12は図10のD
−D線に沿う断面図、図13はリードフレームを示す模
式的平面図である。この実施例は、中継基板としての配
線基板4上に半導体チップ3を固定し、半導体チップ3
の電極と導体配線8の内側の配線パッド7とをワイヤ1
0で接続するとともに、導体配線8の外側の配線パッド
11とリード9の内端をワイヤ12で接続したものであ
る。また、前記配線基板4は吊りリード35に接着剤2
5を介して接続されている。このような実施例において
も前記実施例同様な効果が得られる。なお、リードと配
線基板の配線パッドをワイヤで接続することなく、直接
リードを配線基板の配線パッドに接続する構造としても
良い。
【0033】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるLSI
の製造技術に適用した場合について説明したが、それに
限定されるものではなく、たとえば、配線基板に複数の
半導体チップやチップ抵抗等の受動部品を搭載した混成
集積回路装置の製造技術などにも適用できる。
なされた発明をその背景となった利用分野であるLSI
の製造技術に適用した場合について説明したが、それに
限定されるものではなく、たとえば、配線基板に複数の
半導体チップやチップ抵抗等の受動部品を搭載した混成
集積回路装置の製造技術などにも適用できる。
【図1】本発明の一実施例による一部を切り欠いた半導
体装置の模式的平面図である。
体装置の模式的平面図である。
【図2】本発明の一実施例によるリードフレームにおけ
る配線基板用の位置認識マーク等を示す模式的説明図で
ある。
る配線基板用の位置認識マーク等を示す模式的説明図で
ある。
【図3】図1のA−A線に沿う断面図である。
【図4】図1のB−B線に沿う断面図である。
【図5】本発明の一実施例によるリードフレームの模式
的平面図である。
的平面図である。
【図6】本発明の一実施例によるリードフレームにおけ
るリードフレーム本体を示す平面図である。
るリードフレーム本体を示す平面図である。
【図7】本発明の一実施例によるリードフレームにおけ
る配線基板を示す模式的平面図である。
る配線基板を示す模式的平面図である。
【図8】本発明の一実施例における半導体チップの電極
(配線パッド)を示す模式的平面図である。
(配線パッド)を示す模式的平面図である。
【図9】本発明の一実施例によるリードフレームにおい
てチップボンディング,ワイヤボンディングが行われた
図を示す模式的平面図である。
てチップボンディング,ワイヤボンディングが行われた
図を示す模式的平面図である。
【図10】本発明の他の実施例による一部を切り欠いた
半導体装置を示す模式的平面図である。
半導体装置を示す模式的平面図である。
【図11】図10のC−C線に沿う断面図である。
【図12】図10のD−D線に沿う断面図である。
【図13】本発明の他の実施例によるリードフレームを
示す模式的平面図である。
示す模式的平面図である。
【図14】本出願人提案による一部を切り欠いた半導体
装置を示す模式的平面図である。
装置を示す模式的平面図である。
【図15】本出願人提案による半導体装置における半導
体チップに設けられた位置認識マークを示す模式的平面
図である。
体チップに設けられた位置認識マークを示す模式的平面
図である。
1…半導体装置、2…パッケージ、3…半導体チップ、
4…配線基板、5…タブ、6…タブ吊りリード、7…配
線パッド、8…導体配線、9…リード、10…ワイヤ、
11…配線パッド、12…ワイヤ、15…チップ用の位
置認識マーク、16…電極(配線パッド)、20…接合
材、21…絶縁基板、22…配線基板用の位置認識マー
ク、23…配線パッド、25…接着剤、26…アイラン
ド、27…ダム、30…リードフレーム、31…リード
フレーム本体、32…外枠、33…内枠、34…太幅
部、35…吊りリード。
4…配線基板、5…タブ、6…タブ吊りリード、7…配
線パッド、8…導体配線、9…リード、10…ワイヤ、
11…配線パッド、12…ワイヤ、15…チップ用の位
置認識マーク、16…電極(配線パッド)、20…接合
材、21…絶縁基板、22…配線基板用の位置認識マー
ク、23…配線パッド、25…接着剤、26…アイラン
ド、27…ダム、30…リードフレーム、31…リード
フレーム本体、32…外枠、33…内枠、34…太幅
部、35…吊りリード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松澤 朝夫 東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内 (72)発明者 渡辺 宏 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 塩月 敏弘 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内
Claims (6)
- 【請求項1】 パッケージと、このパッケージの中央に
位置する半導体チップと、前記半導体チップを離れて囲
むように配置される矩形枠状の配線基板と、前記半導体
チップを支持するタブと、前記タブに連結されるととも
に途中部分で前記配線基板を支持するタブ吊りリード
と、前記パッケージの内外に亘って延在する複数のリー
ドと、前記半導体チップの電極と配線基板の配線パッド
を電気的に接続するワイヤと、配線基板の周囲の配線パ
ッドと配線基板の周囲近傍に延在するリードの内端とを
電気的に接続するワイヤとからなる半導体装置であっ
て、前記配線基板の表面には配線基板用の位置認識マー
クが複数設けられていることを特徴とする半導体装置。 - 【請求項2】 矩形状の枠体と、前記枠体の中央に位置
する半導体チップを搭載するタブと、前記枠体から延在
しかつ前記タブを支持する複数のタブ吊りリードと、表
面に配線基板用の位置認識マークが複数設けられている
とともに前記タブを囲みかつ前記タブ吊りリードに接着
されさらに枠体内径が前記半導体チップよりも大きくな
る矩形枠状の配線基板と、前記枠体の各辺の内周縁から
前記配線基板の周囲近傍に延在する複数のリードとから
なることを特徴とするリードフレーム。 - 【請求項3】 矩形状の枠体と、前記枠体の中央に位置
する半導体チップを搭載するタブと、前記枠体から延在
しかつ前記タブを支持する複数のタブ吊りリードと、表
面に配線基板用の位置認識マークが複数設けられている
とともに前記タブを囲みかつ前記タブ吊りリードに接着
されさらに枠体内径が前記半導体チップよりも大きくな
る矩形枠状の配線基板と、前記枠体の各辺の内周縁から
前記配線基板の周囲近傍に延在する複数のリードとから
なるリードフレームを用意する工程と、前記タブに半導
体チップを固定する工程と、前記半導体チップの電極と
配線基板の配線パッドをワイヤで電気的に接続する工程
と、前記配線基板の周囲近傍に位置するリードの内端と
配線基板の配線パッドとをワイヤで電気的に接続する工
程とを有する半導体装置の製造方法であって、ワイヤ接
続前に前記配線基板に設けられた前記配線基板用位置認
識マークを検出し、この検出情報を基にしてワイヤボン
ディングを行うことを特徴とする半導体装置の製造方
法。 - 【請求項4】 パッケージと、このパッケージの内外に
亘って延在する複数のリードと、前記パッケージ内に位
置する配線基板と、前記配線基板を支持するように固定
される数本のリードと、前記配線基板上に固定される少
なくとも一つの電子部品と、前記電子部品の電極と配線
基板の配線パッドを電気的に接続するワイヤと、配線基
板の周囲の配線パッドと配線基板の周囲近傍に延在する
リードの内端とを電気的に接続するワイヤとからなる半
導体装置であって、前記配線基板の表面には配線基板用
位置認識マークが複数設けられていることを特徴とする
半導体装置。 - 【請求項5】 前記電子部品の少なくとも一つは半導体
チップであることを特徴とする請求項5記載の半導体装
置。 - 【請求項6】 矩形状の枠体の各辺の内周縁から枠の内
方に延在する複数のリードと、前記枠の中央部分に所望
の大きさで拡がる配線基板とからなり、前記リードのう
ちの数本は長く延在して前記配線基板に接続されて配線
基板を支持し、残りのリードの内端は前記配線基板の周
囲近傍に延在することを特徴とするリードフレームであ
って、前記配線基板には配線基板用位置認識マークが複
数設けられていることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8282594A JPH07297348A (ja) | 1994-04-21 | 1994-04-21 | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8282594A JPH07297348A (ja) | 1994-04-21 | 1994-04-21 | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297348A true JPH07297348A (ja) | 1995-11-10 |
Family
ID=13785186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8282594A Withdrawn JPH07297348A (ja) | 1994-04-21 | 1994-04-21 | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297348A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2104142A2 (en) | 2008-03-18 | 2009-09-23 | MediaTek Inc. | Semiconductor chip package |
| CN102082137A (zh) * | 2009-10-26 | 2011-06-01 | 佳能株式会社 | 半导体器件、印刷板和半导体封装 |
| US8018037B2 (en) | 2009-04-16 | 2011-09-13 | Mediatek Inc. | Semiconductor chip package |
| US8106490B2 (en) | 2008-03-18 | 2012-01-31 | Mediatek Inc. | Semiconductor chip package |
| CN104798193A (zh) * | 2012-11-21 | 2015-07-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN115440684A (zh) * | 2022-09-22 | 2022-12-06 | 聊城市吉星新能源科技有限公司 | 一种芯片降温装置 |
-
1994
- 1994-04-21 JP JP8282594A patent/JPH07297348A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2104142A2 (en) | 2008-03-18 | 2009-09-23 | MediaTek Inc. | Semiconductor chip package |
| EP2104142A3 (en) * | 2008-03-18 | 2010-10-13 | MediaTek Inc. | Semiconductor chip package |
| US7875965B2 (en) | 2008-03-18 | 2011-01-25 | Mediatek Inc. | Semiconductor chip package |
| US8106490B2 (en) | 2008-03-18 | 2012-01-31 | Mediatek Inc. | Semiconductor chip package |
| US8212343B2 (en) | 2008-03-18 | 2012-07-03 | Mediatek Inc. | Semiconductor chip package |
| US8018037B2 (en) | 2009-04-16 | 2011-09-13 | Mediatek Inc. | Semiconductor chip package |
| US8288848B2 (en) | 2009-04-16 | 2012-10-16 | Mediatek Inc. | Semiconductor chip package including a lead frame |
| TWI401778B (zh) * | 2009-04-16 | 2013-07-11 | 聯發科技股份有限公司 | 半導體晶片封裝 |
| CN102082137A (zh) * | 2009-10-26 | 2011-06-01 | 佳能株式会社 | 半导体器件、印刷板和半导体封装 |
| CN104798193A (zh) * | 2012-11-21 | 2015-07-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN115440684A (zh) * | 2022-09-22 | 2022-12-06 | 聊城市吉星新能源科技有限公司 | 一种芯片降温装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| US5530282A (en) | Semiconductor device having a multilayer interconnection structure | |
| KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
| US20030209815A1 (en) | Semiconductor device and its manufacturing method | |
| US20090020859A1 (en) | Quad flat package with exposed common electrode bars | |
| KR100379600B1 (ko) | 듀얼 칩 패키지의 제조 방법 | |
| EP0378209B1 (en) | Hybrid resin-sealed semiconductor device | |
| JPH0794551A (ja) | 半導体装置 | |
| JPH01183837A (ja) | 半導体装置 | |
| US7199469B2 (en) | Semiconductor device having stacked semiconductor chips sealed with a resin seal member | |
| US6127206A (en) | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus | |
| EP0210371A1 (en) | Semiconductor device having a plurality of leads | |
| US7385298B2 (en) | Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same | |
| JPH07297348A (ja) | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 | |
| JP2893522B2 (ja) | Bga半導体パッケージ及びその製造方法 | |
| JPS5998545A (ja) | 半導体装置 | |
| JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
| EP1093165A1 (en) | Integrated circuit assembly | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP2667901B2 (ja) | 半導体装置の製造方法 | |
| JP3028153B2 (ja) | リードフレームの製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにpga用リードフレーム | |
| JPH0878484A (ja) | Tabテープキャリア及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |