JPH0729744Y2 - 二石フォワード・コンバータにおけるスナバ回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、スイッチング・レギュレータの一方式であ
る二石フォワード・コンバータにおけるスナバ回路、詳
しくはリセット回路を兼ねたスナバ回路に関するもので
ある。

〔従来の技術〕

半導体スイッチング素子を使用した各種のスイッチング
・レギュレータが開発されており、その高性能化、軽薄
短小化技術の進歩には著しいものがある。また、通信情
報技術の統合化、高度化と共に、各種情報処理設備や通
信設備によって構成されたネットワークも拡大され、こ
れに伴ってDDX等によって代表される伝送設備の直流電
源として使用されるDC−DCコンバータの機能に対する要
求も多岐に亙っている。このDC−DCコンバータの一方式
であるフォワード・コンバータは、トランスは一方向の
電圧しか印加されないので利用率が悪いが、高周波化の
対応が容易であり、回路構成も比較的シンプルであり、
電力変換容量も大きくすることができるので広く使用さ
れている。

第２図は従来における二石フォワード・コンバータの構
成を示す回路図である。

半導体スイッチング素子であるFET11と12はトランス13
の一次コイルの両端にそれぞれ直列接続されており、リ
セット回路を構成するダイオード15と16がトランス13の
一次コイルの両端と入力直流電源に並列接続された電解
コンデンサ14の両端子の間に交叉接続されている。

また、上記トランス13の二次コイル側には、FET11と12
が同時にONとなりトランス13の一次コイルに入力電圧が
印加された時に二次コイルに誘起された電圧を整流する
ダイオード20と、上記FET11と12がOFFの時にリアクタ22
に蓄えられたエネルギーを負荷へ供給するダイオード21
および直流平滑回路を構成する上記リアクタ22とコンデ
ンサ23が接続されている。

なお、スイッチング素子であるFET11と12の両端にはOFF
時にサージ逆電圧が発生するので、それぞれのFETの両
端子間に抵抗とコンデンサより成るスナバ回路18と19を
設けたり、コンデンサ17を入力直流電源に並列接続して
上記サージ逆電圧を制御していた。

〔考案が解決しようとする課題〕

以上説明したサージ逆電圧制御手段の１つであるスナバ
回路は、抵抗を構成要素としているので損失を発生す
る。また、他の構成要素であるコンデンサもその容量を
大きくするとサージ逆電圧は小さくなるが損失は増加す
ることになる。

さらに、入力直流電源に並列接続されたコンデンサは損
失の少ないサージ逆電圧制御手段としては効果がある
が、回路インダクタンスと挿入されたコンデンサ17とが
別途接続されている電解コンデンサ14のリップル電流を
増加させることもある。

この考案は上述したサージ逆電圧制御手段の欠点を除去
するばかりでなく、エネルギー変換効率を高め、かつ、
リセット回路も兼ねた二石フォワード・コンバータにお
けるスナバ回路を提供しようとするものである。

〔課題を解決するための手段〕

上述した目的を達成するために、この考案は、入力直流
電源に並列接続されたコンデンサ４と、上記コンデンサ
４のプラス端子にドレイン端子を接続し、ソース端子を
トランス３の一次コイルの一端に接続したFET1と、上記
コンデンサ４のマイナス端子にソース端子を接続し、ド
レイン端子を上記トランス３の一次コイルの他端に接続
したFET2と、上記FET1のソース端子にカソード端子を、
コンデンサ４のマイナス端子にアノード端子を接続した
リセット用ダイオード６と、上記FET2のドレイン端子に
アノード端子を、コンデンサ４のプラス端子にカソード
端子を接続したリセット用ダイオード５と、さらに、上
記トランス３の二次コイルに接続した２つのダイオード
11と12、およびリアクタ13とコンデンサ14よりなる直流
平滑回路とによって構成した二石フォワード・コンバー
タにおいて、上記リセット用ダイオード６のカソード端
子と、FET1のドレイン端子およびソース端子との間にそ
れぞれ挿入したコンデンサ８およびダイオード10より成
るスナバ回路と、さらに、上記リセット用ダイオード５
のアノード端子と、FET2のソース端子およびドレイン端
子との間にそれぞれ挿入したコンデンサ７およびダイオ
ード10より成るスナバ回路を設け、リセット回路を兼ね
た二石フォワード・コンバータにおけるスナバ回路であ
る。

〔作用〕

半導体スイッチング素子であるFET1と２がOFFすると、
トランス３のリセット・エネルギーはリセット回路を介
して電源側に帰還される。即ち、トランス３のリーケー
ジ・インダクタンスや配線のインダクタンス等によって
できるFET1と２の両端に現われるサージ逆電圧は、コン
デンサ７と８を充電すると共に、上記サージ逆電圧が入
力直流電源電圧より高い時はトランス３のリセット回路
を通して入力直流電源に回生される。

従って、上記サージ逆電圧は入力直流電源電圧以下に制
御され、コンデンサ７と８に充電されたエネルギーはFE
T1と２がONの時に放電され負荷に供給される。

〔実施例〕

以下、この考案による二石フォワード・コンバータにお
けるスナバ回路の一実施例を図面によって説明する。

第１図はこの発明に係る二石フォワード・コンバータに
おけるスナバ回路の構成を示す回路図であって、入力直
流電源にはコンデンサ（この例においては電解コンデン
サ）４が並列接続されている。

半導体スイッチング素子であるFET1、トランス３の一次
コイルおよびFET2より成る直列回路が、上記FET1のドレ
イン端子をコンデンサ４のマイナス端子に接続して並列
接続されており、リセット用ダイオード５とコンデンサ
７の直列回路およびコンデンサ８とリセット用ダイオー
ド６の直列回路もそれぞれコンデンサ４に並列接続され
ている。

また、FET1と２のスナバ回路を構成するために、ダイオ
ード10と９がそれぞれFET1のソース端子とリセット用ダ
イオード６のカソード端子、およびFET2のドレイン端子
とリセット用ダイオード５のアノード端子との間に挿入
されており、それぞれコンデンサ８と７とによって２つ
のスナバ回路を構成している。

さらに、トランス３の二次コイル側にはダイオード11と
12およびリアクタ13とコンデンサ14より直流平滑回路が
接続されているが、この二次直流出力回路の構成は従来
のものと同一である。

次に、この二石フォワード・コンバータ回路のスイッチ
ング動作を説明する。

FET1と２がONした後でOFFになると、トランス３のリセ
ット・エネルギーはトランス3,ダイオード9,ダイオード
5,コンデンサ8,ダイオード10,トランス３を経由する回
路、およびトランス3,ダイオード9,コンデンサ7,ダイオ
ード6,ダイオード10,トランス３を経由する回路により
コンデンサ７と８を充電する。

以上はサージ逆電圧が入力直流電源電圧より低い場合で
あって、入力直流電源電圧より高い場合には、トランス
3,ダイオード9,ダイオード5,コンデンサ4,ダイオード6,
ダイオード10,トランス３によって構成されるトランス
のリセット回路を介して入力直流電源に回生され、FET1
と２の両端電圧は入力直流電源電圧以下に制御される。
（実際はダイオードの順方向電圧降下分だけ入力直流電
源電圧より高い。） FET1と２がOFFからONになると、OFF期間中にコンデンサ
７と８に充電されたリセット・エネルギーはコンデンサ
7,ダイオード5,FET1,トランス3,FET2,コンデンサ７およ
びコンデンサ8,FET1,トランス3,FET2,ダイオード6,コン
デンサ８の径路で放電され、負荷へ供給される。

以上のように、コンデンサ７と8,ダイオード９と10を追
加した回路はトランス３のリセット回路（回生回路）と
スナバ回路を兼ね、かつ、抵抗を回路の構成要素として
いないので損失は少なく、コンデンサ４のリップル電流
も制御できる。

以上の説明は、半導体スイッチング素子としてFETを使
用した場合におけるスナバ回路について行ったが、トラ
ンジスタを使用したスナバ回路においても適用できるも
のである。

〔考案の効果〕

以上説明したように、この考案に係る二石フォワード・
コンバータにおけるスナバ回路は、FETがOFFとなって瞬
間に発生するサージ逆電圧を制御するスナバ回路を抵抗
を含まないコンデンサとダイオードによって構成した。
このスナバ回路はそれぞれのFETの両端子間に挿入され
ており、かつ、二石フォワード・コンバータのリセット
回路と組み合わせて構成してある。

従って、この考案によるスナバ回路の損失は従来方式に
よるスナバ回路より少なく、サージ逆電圧を入力直流電
源電圧以下に制御でき、入力直流回路に挿入されている
電解コンデンサのリップル電流も制御できる効果があ
り、さらに、トランスのリセット・エネルギーを回生さ
せる利点もある。

【図面の簡単な説明】

第１図はこの考案に係る二石フォワード・コンバータの
構成を示す回路図、第２図は従来の二石フォワード・コ
ンバータの構成を示す回路図である。 1,2……FET、３……トランス、4,7,8,14……コンデン
サ、5,6,9,10……ダイオード、11,12……ダイオード、1
3……リアクタ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】直流電源に並列接続されたコンデンサ
   （４）と、 上記コンデンサ（４）のプラス端子にドレイン端子を接
   続し、ソース端子をトランス（３）の一次コイルの一端
   に接続したFET（１）と、 上記コンデンサ（４）のマイナス端子にソース端子を接
   続し、ドレイン端子を上記トランス（３）の一次コイル
   の他端に接続したFET（２）と、 上記FET（１）のソース端子にカソード端子を、コンデ
   ンサ（４）のマイナス端子にアノード端子を接続したリ
   セット用ダイオード（６）と、 上記FET（２）のドレイン端子にアノード端子を、コン
   デンサ（４）のプラス端子にカソード端子を接続したリ
   セット用ダイオード（５）と、 さらに、上記トランス（３）の二次コイルに接続した２
   つのダイオード（11）と（12）、およびリアクタ（13）
   とコンデンサ（14）より成る直流平滑回路と によって構成した二石フォワード・コンバータにおい
   て、 上記リセット用ダイオード（６）のカソード端子とFET
   （１）のドレイン端子の間の接続したコンデンサ（８）
   と、同じく上記リセット用ダイオード（６）のカソード
   端子にアノード端子を接続し、FET（１）のソース端子
   にカソード端子を接続したダイオード（10）より成るス
   ナバ回路と、 さらに、上記リセット用ダイオード（５）のアノード端
   子とFET（２）のソース端子の間に接続したコンデンサ
   （７）と、同じく上記リセット用ダイオード（５）のア
   ノード端子にカソード端子を接続し、FET（２）のドレ
   イン端子にアノード端子を接続したダイオード（９）よ
   り成るスナバ回路と、 によって構成し、リセット回路を兼ねたことを特徴とす
   る二石フォワード・コンバータにおけるスナバ回路。