JPH07297683A - 自動周波数制御回路 - Google Patents

自動周波数制御回路

Info

Publication number
JPH07297683A
JPH07297683A JP9098494A JP9098494A JPH07297683A JP H07297683 A JPH07297683 A JP H07297683A JP 9098494 A JP9098494 A JP 9098494A JP 9098494 A JP9098494 A JP 9098494A JP H07297683 A JPH07297683 A JP H07297683A
Authority
JP
Japan
Prior art keywords
frequency
signal
output
reference oscillator
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9098494A
Other languages
English (en)
Inventor
Koichi Morishita
広一 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP9098494A priority Critical patent/JPH07297683A/ja
Publication of JPH07297683A publication Critical patent/JPH07297683A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】 【目的】 比較的簡単な構成によって基準発振器の基準
周波数を精度よく保つことのできる自動周波数制御回路
を提供すること。 【構成】 本発明の自動周波数制御回路(AFC回路)
は、ミキサ6から出力される中間周波信号と、基準発振
器22から出力される基準発信信号とを比較する場合に
おいて、位相比較器21が、それぞれ位相差に応じたパ
ルス幅で、位相の進み遅れに応じた極性のパルスを出力
し、積分器24が、この出力されたパルスを積分し、さ
らに、シュミットトリガ回路25が、この積分された信
号を2値信号に波形整形し、制御部23が、この波形整
形された2値信号に基づいて、基準発振器22の基準発
信信号の周波数制御を行っている。そのため、本発明の
AFC回路は、従来のように中間周波信号を周波数カウ
ンターで計測する構成を必要とすることなく、比較的簡
単な構成によって基準発振器の基準周波数を精度良く保
っている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は自動周波数制御回路に関
するものであり、詳細には、FM受信機、携帯電話等の
受信部において、受信信号の中間周波数のずれを補正す
るために用いられるものである。
【0002】
【従来の技術】従来技術として、図4に示すようなAF
C回路のブロック構成図がある。図4に基づいて、その
動作の概要を説明すると、アンテナ30で受信された受
信信号は、高周波増幅部31を介してミキサ32に供給
され、位相同期回路41から出力される第1局部発信周
波信号と乗算されて第1中間周波信号に変換される。そ
して、このミキサ32によって変換された第1中間周波
信号は、第1中間周波増幅部33を介してミキサ34に
供給され、てい倍回路42から出力される第2局部発信
周波信号と乗算されて第2中間周波信号に変換される。
さらに、このミキサ34によって変換された第2中間周
波信号は、第2中間周波増幅部35を介して復調器36
で復調される。
【0003】しかしながら、上記復調器36によって復
調された第2中間周波信号の周波数の変動が、一定範囲
でない場合には、復調器36で十分な復調性能を得るこ
とができなくなる。そのため、周波数カウンター37に
よって、第2中間周波増幅部35から出力される第2中
間周波信号の周波数を計測し、この計測した結果を演算
装置38を介して制御部39に取り込ませ、この取り込
ませた計測結果に基づいて、制御部39が、基準発振器
40の基準周波数を校正する。これにより、基準発信器
40の基準周波数によって、その性能が依存する位相同
期回路41、てい倍回路42は、より好ましい第1局部
発信周波信号、第2局部発信周波信号を供給することと
なり、より好ましい第2中間周波信号に変換することが
可能となることから、復調性能を向上させることができ
る。
【0004】
【発明が解決しようとする課題】ところが上述した従来
のものでは、第2中間周波信号の周波数を周波数カウン
タで計測し、演算装置によって計測した周波数と予め設
定された周波数とのずれを求め、その求めた結果に基づ
いて基準発信器の基準周波数を制御している。つまり、
周波数カウンター、演算装置等の構成部を制御回路内に
設置しなければならなく、制御回路の構成の複雑化を招
いてしまうという問題点がある。
【0005】そこで本発明は上記問題点に鑑みてなされ
たものであり、比較的簡単な構成によって、基準発振器
の基準周波数を精度よく保つことのできる自動周波数制
御回路を提供することを目的とするものである。
【0006】
【課題を解決するための手段】そのため本発明は、基準
となる基準発信信号を出力し、その基準発信信号の周波
数を変化させることが可能な基準発振器と、この基準発
信器からの基準発信信号に基づいて、ある所定周波数の
局部発信信号を出力する局部発振器と、この局部発振器
より出力される局部発信信号と高周波入力信号とを混合
して中間周波信号を出力する混合器と、この混合器から
出力される中間周波信号と、前記基準発振器から出力さ
れる基準発信信号との位相を比較し、位相差に応じたパ
ルス幅で、位相の進み遅れに応じた極性のパルスを出力
する位相比較器と、この位相比較器から出力されるパル
スを積分し、この積分した積分信号を出力する積分器
と、この積分器から出力される積分信号を2値信号に波
形整形するシュミットトリガ回路と、このシュミットト
リガ回路で波形整形された前記2値信号を取込み、この
取込んだ2値信号に基づいて、前記基準発振器に印加す
る電圧を制御することで前記基準発信信号の周波数を変
化させる制御部とを採用するものである。
【0007】
【作用及び発明の効果】上記構成において、高周波入力
信号と局部発信信号とが混合器によって混合され、中間
周波信号が得られる。そして、図2に示されるように、
この中間周波信号(A)と基準発信信号(B)との位相
は、位相比較器によって比較され、このとき、位相比較
器は、それぞれ位相差に応じたパルス幅で、位相の進み
遅れに応じた極性のパルス(C)を出力する。さらに、
積分器は、この位相比較器から出力されるパルスを積分
することで積分信号(D)を出力し、シュミットトリガ
回路がこの積分信号を2値信号(E)に波形整形する。
そして、制御部は、この波形整形された2値信号を取り
込み、この取り込んだ2値信号に基づいて基準発振器か
ら出力される基準発信信号の周波数制御を行う。
【0008】このように、本発明においては、位相比較
器、積分器、シュミットトリガ回路を採用することで、
検出が比較的容易である2値信号に変換し、この2値信
号に基づいて基準発振器を制御している。そのため、本
発明は、従来のように中間周波信号を周波数カウンター
で計測する等の構成を必要とすることなく構成の複雑化
を抑えている。しかも、基準発振器から出力される基準
発信信号は、高い周波数精度を有する高周波入力信号に
依存しているため、基準発振器の周波数精度を精度良く
保つことができるという優れた効果がある。
【0009】
【実施例】以下、本発明を図に示す実施例に基づいて説
明する。なお、この実施例においては、本発明の自動周
波数制御回路(AFC回路)をFM送受信機に適用した
場合について説明する。図1は、そのFM送受信機の受
信回路を示すブロック構成図である。
【0010】図1において、BPF(帯域フィルタ)
1、高周波増幅器2、BPF3は、図示されていないア
ンテナから高周波入力信号を入力し、その入力した高周
波入力信号を帯域制限すると共に増幅する高周波増幅部
を構成しており、ミキサ4に接続されている。一方、ミ
キサ4は、上記高周波増幅部以外に、第1局部発振器
(VCO)13からの出力信号を入力するように構成さ
れており、上記高周波増幅部を通過した高周波入力信号
と第1局部発振器13から出力された信号とを混合し、
第1中間周波信号として周波数変換する。なお、第1局
部発振器13からは、基準発振器22から出力される基
準発信信号を基に、第1局部発振器13から出力される
信号を、位相比較器15にて位相比較することで更正し
て得られた所定周波数の信号が出力される。
【0011】次に、ミキサ4には、その周波数変換によ
り生成した第1中間周波信号を出力する出力側にBPF
5が接続されており、このBPF5を介して、ミキサ6
が接続されている。そして、このミキサ6は、BPF5
以外に、てい倍回路18が接続されており、このてい倍
回路18からの出力信号と上記BPF5を通過した第1
中間周波信号とを混合して、第2中間周波信号として周
波数変換する。また、このミキサ6の出力側には、BP
F7、第2中間周波増幅器8、BPF9、第2中間周波
増幅器10が設けられており、それぞれBPF7、第2
中間周波増幅器8、BPF9、第2中間周波増幅器10
は、段階的に帯域制限および増幅する第2中間周波増幅
部を構成している。そして、この第2中間周波増幅部の
出力側には復調器11が接続されており、第2中間周波
増幅部と復調器11との間には、第2中間周波信号を取
り込むための伝達ラインが設けられ、ここから取り込ん
だ第2中間周波信号を、分周器20を介して位相比較器
21に入力されるように構成されている。
【0012】次に、位相比較器21においては、上記分
周器20以外に分周器19が接続されており、この分周
器19は、基準発振器22からの基準発信信号を基に分
周した信号を出力し、位相比較器21は、この分周器1
9からの信号と上記第2中間周波信号を分周した分周器
20からの信号とを位相比較し、位相差に応じたパルス
幅で、位相の進み遅れに応じた極性のパルスを出力す
る。また、位相比較器21の出力側には、積分器24が
接続されており、この積分器24は、位相比較器21か
ら出力されるパルスを積分し、その出力側に構成された
シュミットトリガ回路25に、積分した積分信号を出力
する。そして、このシュミットトリガ回路25は、上記
積分信号を2値信号に波形整形し、この波形整形した2
値信号を制御部23に入力する。また、制御部23は、
シュミットトリガ回路25から出力される2値信号を取
り込み、この取り込んだ2値信号に基づいて基準発振器
22に印加する電圧を決定し、この基準発振器22に印
加する電圧を変化させることで、基準発信信号の周波数
を制御している。
【0013】以下、上記構成のAFC回路に高周波入力
信号が入力された際の動作を、図1及び図2に基づいて
説明する。まず、図示されていないアンテナによって受
信された高周波入力信号は、BPF1に入力され、高周
波増幅器2、BPF3を通過することで、帯域制限され
るとともに増幅される。そして、この増幅された高周波
入力信号はミキサ4に供給され、このミキサ4によっ
て、第1局部発振器13からの第1局部発振周波信号と
混合されて第1中間周波信号として周波数変換される。
【0014】次に、周波数変換された第1中間周波信号
は、BPF5を通過し、ミキサ6に供給される。そし
て、このミキサ6に供給された第1中間周波信号は、て
い倍回路18から出力される第2局部発振周波信号と混
合されて、第2中間周波信号として周波数変換される。
さらに、周波数変換された第2中間周波信号は、BPF
7、第2中間周波増幅器8、BPF9、第2中間周波増
幅器10を通過することで、段階的に帯域制限されると
ともに増幅され、復調器11に供給される。一方、第2
中間周波増幅器10を通過した第2中間周波信号の一部
は、分周器20に取り込まれ、分周器20にて分周され
て、位相比較器21に供給される。そしてこの位相比較
器21に供給された信号は、位相比較器21によって、
基準発振器22の出力を分周器22にて分周した信号と
位相比較される。このとき、位相比較器21は、例え
ば、図2に示すように、基準発振器の出力を分周した信
号(B)の位相が第2中間周波数を分周した信号(A)
の位相より遅れている場合は基準発振器の基準周波数が
マイナスの誤差を持っているということで、誤差信号
(C)として誤差の大きさに応じたLo信号を出力し、
一方、基準発振器の出力を分周した信号(B)の位相が
第2中間周波数を分周した信号(A)の位相より進んで
いる場合は基準発振器の基準周波数がプラスの誤差を持
っているということで、誤差信号(C)として誤差の大
きさに応じたHi信号を出力する。
【0015】そして、位相比較器21から出力された誤
差信号(C)は、積分器24によって積分信号(D)と
して積分され、さらに、図2に示すように、シュミット
トリガ回路25により、所定の閾値で2値信号(E)に
整形され、AFC判定結果として制御部23に入力され
る。そこで、上記AFC判定結果が入力された場合にお
ける制御部23の動作を、図3に示すフローチャートに
基づいて説明する。
【0016】まず、制御部23は、シュミットトリガ回
路25から出力されるAFC判定結果を、例えば、10
mS間隔で10回読込む(ステップ10)。次に、制御
部23は、この読込んだAFC判定結果に基づいて多数
決処理を行い(ステップ20)、この結果に応じて基準
発振器22に印加する制御電圧を変化させる。このと
き、AFC判定結果のHiの信号が多い場合には、基準
発振器22の基準周波数がプラスの誤差を持っていると
いうことで、基準発信器22の制御電圧を下げ(ステッ
プ30)、基準発振器22の基準周波数を下げること
で、基準発信信号の位相を遅らせる。一方、AFC判定
結果のLoの信号が多い場合には、基準発振器22の基
準周波数がマイナスの誤差を持っているということで、
基準発信器22の制御電圧を上げ(ステップ40)、基
準発振器22の基準周波数を上げることで、基準発信信
号の位相を進ませる。そして、AFC判定結果が、Hi
とLo同数の時は基準発振器22の制御動作は行わず、
ステップ10に戻る。なお、制御部23の判定に基づい
て変化させる基準周波数の増減の幅は一定で、1回の制
御部23の判定で制御部23が基準発振器22に印加す
る制御電圧を変えるのは1回のみである。また、制御部
23は、電源がOFFされた場合、その時点の基準発振
器22の制御電圧値を記憶し、次回電源がONした時の
初期設定電圧とする。 以上のことから、本発明のAF
C回路は、位相比較器21、積分器24、シュミットト
リガ回路25を採用することで、検出が比較的容易であ
る2値信号に変換し、この2値信号に基づいて基準発振
器22を制御している。そのため、本発明は、従来のよ
うに中間周波信号を周波数カウンターで計測する等の構
成を必要とすることなく、構成の複雑化を抑えている。
しかも、基準発振器22の基準周波数は、高い精度を持
つ高周波入力信号をもとに制御され、基準発振器22の
周波数精度を向上させることができる。そして、基準発
振器22の基準周波数の精度が上がれば、その基準周波
数に精度が依存する第1中間周波数、第2中間周波数の
精度が上がる。さらに、第1中間周波数、第2中間周波
数の精度が上がれば、基準発振器22の基準周波数の精
度が上がる。つまり、この一連の動作を繰り返し行うこ
とによって、基準発振器22の基準周波数を前記の基準
周波数の増減の幅(1回分)の範囲内に収束させること
ができ、基準周波数の精度を上げることができる。
【0017】なお、上述した実施例は、FM送受信機に
適用したものであるが、精度の良い基準発振器の発信周
波数を要求する送受信機一般に適用することができる。
また、送信回路26を構成する送信周波発振回路も基準
発振器22の出力を基準周波数とする位相同期回路を持
つため送信周波数の精度は基準発振器22の基準周波数
によって決まる。
【図面の簡単な説明】
【図1】本発明の一実施例を表すブロック図である。
【図2】図1に示す位相比較器21周辺で出力される波
形図である。
【図3】図1に示す制御部23の動作を示すフローチャ
ートである。
【図4】従来技術を示すブロック図である。
【符号の説明】
4 ミキサ 6 ミキサ 13 第1局部発振器 18 てい倍回路 21 位相比較器 22 基準発振器 23 制御部 24 積分器 25 シュミットトリガ回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基準となる基準発信信号を出力し、その
    基準発信信号の周波数を変化させることが可能な基準発
    振器と、 この基準発信器からの基準発信信号に基づいて、ある所
    定周波数の局部発信信号を出力する局部発振器と、 この局部発振器より出力される局部発信信号と高周波入
    力信号とを混合して中間周波信号を出力する混合器と、 この混合器から出力される中間周波信号と、前記基準発
    振器から出力される基準発信信号との位相を比較し、位
    相差に応じたパルス幅で、位相の進み遅れに応じた極性
    のパルスを出力する位相比較器と、 この位相比較器から出力されるパルスを積分し、この積
    分した積分信号を出力する積分器と、 この積分器から出力される積分信号を2値信号に波形整
    形するシュミットトリガ回路と、 このシュミットトリガ回路で波形整形された前記2値信
    号を取込み、この取込んだ2値信号に基づいて、前記基
    準発振器に印加する電圧を制御することで前記基準発信
    信号の周波数を変化させる制御部と、 を備えたことを特徴とする自動周波数制御回路。
JP9098494A 1994-04-28 1994-04-28 自動周波数制御回路 Pending JPH07297683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9098494A JPH07297683A (ja) 1994-04-28 1994-04-28 自動周波数制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9098494A JPH07297683A (ja) 1994-04-28 1994-04-28 自動周波数制御回路

Publications (1)

Publication Number Publication Date
JPH07297683A true JPH07297683A (ja) 1995-11-10

Family

ID=14013786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9098494A Pending JPH07297683A (ja) 1994-04-28 1994-04-28 自動周波数制御回路

Country Status (1)

Country Link
JP (1) JPH07297683A (ja)

Similar Documents

Publication Publication Date Title
US6240147B1 (en) Auto frequency control apparatus
JPH0370335A (ja) 自動周波数制御装置
CA1091310A (en) Pll synthesizer
US20050104667A1 (en) Frequency synthesizer having PLL with an analog phase detector
KR100871045B1 (ko) 수신기 및 이의 초기 동기화 방법
US4426627A (en) Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator
US5654674A (en) Oscillator control circuit with phase detection feedback
US20060045216A1 (en) Apparatus and method for automatic frequency correction for a receiver system
US6853255B2 (en) AFC circuit compensating an error in oscillation frequency
JP4126043B2 (ja) 位相復調器および携帯電話装置
JP2710930B2 (ja) ダブルスーパーヘテロダイン方式無線機
JPH09326752A (ja) 移動体通信端末装置
JP2937865B2 (ja) 無線受信機
JP2000101464A (ja) 信号受信装置
JPS5924191Y2 (ja) シンセサイザ−受信機のafc回路
JPS6166433A (ja) クロツク同期回路
JPH0748670B2 (ja) 周波数安定化機能を有する移動無線機
JP2924666B2 (ja) 移動局のロック状態検出回路
KR100193859B1 (ko) 시분할다원접속 통신시스템에서 기지국과 이동국간 주파수오프셋 측정장치
JP2773890B2 (ja) Afc回路
JPH0691422B2 (ja) 周波数測定機能を有する受信装置
JP2743635B2 (ja) 信号受信装置
JP2729958B2 (ja) 周波数シンセサイザ補正法
JP2636614B2 (ja) ダブルスーパーヘテロダイン無線機
JPH11506895A (ja) Fsk受信器における周波数制御信号の生成

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030527