JPH07297723A - DAC dynamic range conversion circuit - Google Patents
DAC dynamic range conversion circuitInfo
- Publication number
- JPH07297723A JPH07297723A JP6082074A JP8207494A JPH07297723A JP H07297723 A JPH07297723 A JP H07297723A JP 6082074 A JP6082074 A JP 6082074A JP 8207494 A JP8207494 A JP 8207494A JP H07297723 A JPH07297723 A JP H07297723A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- bits
- conversion
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 入力信号が各々ビット数が異なる複数の信号
である場合のD/A変換(DAC)がいずれの入力信号
でもダイナミックレンジ全範囲を使用して行われるよう
にする。
【構成】 Nビットで構成されるディジタルデータと、
同Nビットより少ない任意のビット数で構成されるディ
ジタルデータ複数とを入力信号とし、同ディジタルデー
タそれぞれをアナログ信号に変換する回路において、N
ビットより少ない任意のビット数のディジタルデータD
1、D2を同Nビットのディジタルデータに変換する、デ
ィジタル入力信号毎に設けてなるデータ変換部1、2
と、前記NビットのディジタルデータD3と、前記データ
変換部それぞれよりのディジタルデータとを切り換える
Nビット用セレクタ3と、前記Nビット用セレクタより
のNビットディジタルデータをアナログ信号に変換する
D/A変換器4とで構成する。
(57) [Abstract] [Purpose] D / A conversion (DAC) when input signals are a plurality of signals each having a different number of bits, so that the entire dynamic range is used for any input signal. . [Structure] Digital data composed of N bits,
In a circuit for converting a plurality of digital data composed of an arbitrary number of bits less than the same N bits as an input signal and converting each of the digital data into an analog signal,
Digital data D with any number of bits less than bits
Data converters 1 and 2 provided for each digital input signal for converting 1 and D2 into the same N-bit digital data
An N-bit selector 3 for switching between the N-bit digital data D3 and the digital data from each of the data converters, and a D / A for converting the N-bit digital data from the N-bit selector into an analog signal. It is composed of the converter 4.
Description
【0001】[0001]
【産業上の利用分野】本発明はDACダイナミックレン
ジ変換回路に係り、より詳細には、入力信号がそれぞれ
ビット数が異なる複数の信号である場合のD/A変換が
いずれの入力信号でも同じダイナミックレンジで行われ
るようにしたダイナミックレンジ変換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DAC dynamic range conversion circuit, and more particularly to a DAC dynamic range conversion circuit in the case where the input signals are a plurality of signals each having a different number of bits. The present invention relates to a dynamic range conversion circuit adapted to operate in a range.
【0002】[0002]
【従来の技術】ビット数がそれぞれ異なる複数のディジ
タルデータを1つのDAC(ディジタルーアナログ変換
器)によりアナログ変換する場合、従来はそのビット数
の信号をもってそれぞれアナログ信号に変換していた。
いま、上記複数のディジタルデータを映像信号とし、そ
のディジタルデータ複数のうち最多ビット数が8ビット
で、DACも同8ビット用のものとした場合について考
察する。8ビット映像信号の最大値は「255 」である
〔(2の8乗)−1=255 〕。従って、この信号に対す
るDAC出力は「255 」に対応したレベルとなり、その
映像信号の最大振幅となる。一方、4ビット構成の映像
信号を上記8ビット用DACでアナログ変換するとその
最大振幅は「240 」のレベルに止まる。4ビットのた
め、8ビットの場合に比べ〔(2の4乗)−1=15〕低
くなるからである。2. Description of the Related Art When a plurality of digital data having different bit numbers are analog-converted by a single DAC (digital-analog converter), conventionally, a signal having the bit number is converted into an analog signal.
Now, let us consider a case where the plurality of digital data are video signals, the maximum number of bits of the plurality of digital data is 8 bits, and the DAC is also for the same 8 bits. The maximum value of the 8-bit video signal is "255" [(2 to the 8th power) -1 = 255]. Therefore, the DAC output for this signal has a level corresponding to "255", which is the maximum amplitude of the video signal. On the other hand, when a 4-bit video signal is converted into an analog signal by the 8-bit DAC, its maximum amplitude remains at the level of "240". This is because, since it is 4 bits, [(2 to the 4th power) -1 = 15] is lower than the case of 8 bits.
【0003】従って、8ビットの映像信号と、4ビット
の映像信号とでは最大振幅時のアナログ出力が次のよう
な関係になる。 240/255 =0.94(=94%) つまり、4ビットの映像信号は8ビットの映像信号に対
し、6%レベルが低下する。さらに、モニタのガンマ特
性(ガンマ補正計数を2.2 とする)を考慮すると明るさ
は以下の関係になる。 (240 の2.2 乗)/(255 の2.2 乗)=0.88(=88%) つまり、モニタ上の明るさが12%低下(暗くなる)する
こととなる。従来のアナログ変換ではビット数の少ない
信号においてDACのダイナミックレンジの全範囲が使
用されない結果、上述のような欠点を有していた。Therefore, the analog output at the maximum amplitude has the following relationship between the 8-bit video signal and the 4-bit video signal. 240/255 = 0.94 (= 94%) That is, the level of a 4-bit video signal is 6% lower than that of an 8-bit video signal. Furthermore, considering the gamma characteristics of the monitor (gamma correction coefficient is 2.2), the brightness has the following relationship. (240 to the power of 2.2) / (255 to the power of 2.2) = 0.88 (= 88%) In other words, the brightness on the monitor is reduced by 12% (darkened). The conventional analog conversion has the above-mentioned drawbacks as a result of not using the entire dynamic range of the DAC in a signal having a small number of bits.
【0004】[0004]
【発明が解決しようとする課題】本発明は、前述した従
来の欠点の解決のためなされたものであり、ビット数が
それぞれ相違する複数のディジタル信号を1つのDAC
でアナログ変換する場合に、いずれのディジタル信号に
おいても同DACのダイナミックレンジの全範囲を使用
して変換するようにした変換回路を提供することを目的
とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional drawbacks, and a plurality of digital signals having different numbers of bits are combined into one DAC.
It is an object of the present invention to provide a conversion circuit adapted to convert any digital signal by using the entire dynamic range of the DAC when analog conversion is performed.
【0005】[0005]
【課題を解決するための手段】本発明は、Nビットで構
成されるディジタルデータと、同Nビットより少ない任
意のビット数で構成されるディジタルデータ複数とを入
力信号とし、同ディジタルデータそれぞれをアナログ信
号に変換する回路において、Nビットより少ない任意の
ビット数のディジタルデータを同Nビットのディジタル
データに変換する、ディジタル入力信号毎に設けてなる
データ変換部と、前記Nビットのディジタルデータと、
前記データ変換部それぞれよりのディジタルデータとを
切り換えるNビット用セレクタと、前記Nビット用セレ
クタよりのNビットディジタルデータをアナログ信号に
変換するD/A変換器とで構成したDACダイナミック
レンジ変換回路を提供するものである。According to the present invention, an input signal is digital data composed of N bits and a plurality of digital data composed of an arbitrary number of bits smaller than the N bits, and each of the digital data is input. In a circuit for converting into an analog signal, a data conversion unit provided for each digital input signal for converting digital data of an arbitrary number of bits less than N bits into the same N-bit digital data, and the N-bit digital data. ,
A DAC dynamic range conversion circuit configured by an N-bit selector for switching digital data from each of the data conversion units and a D / A converter for converting N-bit digital data from the N-bit selector into an analog signal. It is provided.
【0006】[0006]
【作用】複数あるディジタルデータのうちの最多ビット
数をNとする。このNより少ないビット数で構成される
ディジタルデータをそれぞれの信号に対応して設けたデ
ータ変換部(ビット数変換)でNビット構成の信号にそ
れぞれ変換する。このNビット列への変換は、変換テー
ブルを書き込んだROMにより変換する方法、又は乗算
器により所定の乗数を乗算する方法がある。なお、Nビ
ットのディジタルデータについては上記方法による変換
処理は不用である。各ビット変換回路でNビットに変換
されたデータと、もともとNビットの信号とをNビット
用セレクタで切り換える。同セレクタよりのNビットデ
ータをNビット用のDACでアナログ信号に変換する。The maximum number of bits of a plurality of digital data is N. The digital data having a bit number smaller than N is converted into an N-bit signal by a data conversion unit (bit number conversion) provided corresponding to each signal. The conversion into the N-bit string is performed by a ROM in which a conversion table is written, or a method of multiplying a predetermined multiplier by a multiplier. The conversion processing by the above method is not necessary for N-bit digital data. The data converted into N bits by each bit conversion circuit and the originally N bit signal are switched by the N bit selector. The N-bit data from the selector is converted into an analog signal by the N-bit DAC.
【0007】[0007]
【実施例】以下、図面に基づいて本発明によるDACダ
イナミックレンジ変換回路を説明する。図1は本発明に
よるDACダイナミックレンジ変換回路の一実施例を示
す要部ブロック図であり、入力ディジタルデータが4ビ
ット構成の信号から8ビット構成の信号とした場合の例
であり、図2は図1を説明するためのデータ変換の説明
図、図3は本発明によるDACダイナミックレンジ変換
回路の他の実施例を示す要部ブロック図である。図1は
ルックアップテーブル(LUT)に基づきデータ変換す
る実施例であり、D1は4ビット構成のディジタルデー
タ、D2は5ビット構成のディジタルデータ、D3は8ビッ
ト構成のディジタルデータ、1は所定のルックアップテ
ーブル1aが設けられてなり、4ビット構成のディジタル
データD1を8ビット構成のディジタルデータに変換する
データ変換部、2は前記変換部1と同様に所定のルック
アップテーブル(図示せず)が設けられてなり、5ビッ
ト構成のディジタルデータD2を8ビット構成のディジタ
ルデータに変換するデータ変換部、3は信号選択をする
8ビット用のセレクタ、4はセレクタ3で選択したディ
ジタルデータをアナログ信号に変換する8ビット用のD
AC(ディジタルーアナログ変換器)、Aoは変換アナロ
グ信号出力である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A DAC dynamic range conversion circuit according to the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of an essential part showing an embodiment of a DAC dynamic range conversion circuit according to the present invention, which is an example in the case where input digital data is changed from a 4-bit signal to an 8-bit signal, and FIG. FIG. 3 is an explanatory view of data conversion for explaining FIG. 1, and FIG. 3 is a block diagram of essential parts showing another embodiment of the DAC dynamic range conversion circuit according to the present invention. FIG. 1 shows an embodiment in which data conversion is performed based on a look-up table (LUT). D1 is 4-bit digital data, D2 is 5-bit digital data, D3 is 8-bit digital data, and 1 is a predetermined value. A look-up table 1a is provided, and a data conversion section 2 for converting 4-bit digital data D1 into 8-bit digital data is provided with a predetermined look-up table (not shown) like the conversion section 1. Is provided, 3 is a data conversion unit for converting digital data D2 of 5 bit configuration into digital data of 8 bit configuration, 3 is an 8-bit selector for signal selection, and 4 is an analog of the digital data selected by the selector 3. 8-bit D converted to a signal
AC (digital-analog converter) and Ao are converted analog signal outputs.
【0008】また、図2は乗算器によりデータ変換する
実施例であり、図1と同一のものは同一符号を付してあ
り、11は所定の乗算器11a が設けられてなり、4ビット
構成のディジタルデータD1を8ビット構成のディジタル
データに変換するデータ変換部、12は前記変換部1と同
様に所定の乗算器(図示せず)が設けられてなり、5ビ
ット構成のディジタルデータD2を8ビット構成のディジ
タルデータに変換するデータ変換部である。なお、図1
及び図2では6ビット及び7ビットのデータについては
省略してある。FIG. 2 shows an embodiment in which data is converted by a multiplier. The same components as those in FIG. 1 are designated by the same reference numerals, and 11 is provided with a predetermined multiplier 11a and has a 4-bit structure. The data conversion unit for converting the digital data D1 of the above into the digital data of the 8-bit structure, 12 is provided with a predetermined multiplier (not shown) like the conversion unit 1, and the digital data D2 of the 5-bit structure is converted into It is a data conversion unit for converting digital data having an 8-bit structure. Note that FIG.
Also, in FIG. 2, 6-bit and 7-bit data are omitted.
【0009】次に、本発明の動作について説明する。図
1に示すように、入力データのうちで最多ビット数が8
ビットである場合、D3(8ビット)以外の他のデータD1
(4ビット)及びD2(5ビット)等のライン上にそれぞ
れ8ビット列のデータに変換するデータ変換部1、2等
の所要数のデータ変換部を設け、それぞれデータ変換す
る。ここで、扱う複数のデータ列の最大ビット数をn
(本実施例では8)とすれば、そのデータの最大値は以
下となる。 最大値=〔(2のn乗)−1〕………(1) 一方、変換するデータ列のビット数をm(本実施例では
4及び5)とすれば、そのデータの最大値は以下とな
る。 最大値=〔(2のm乗)−1〕………(2) 従って、mビットデータ列(変換前)の値をX、nビッ
トデータ列(変換後)の値をYとすれば、YとXとの関
係は上記(1)(2)式を用いて次のように表すことが
できる。 Y=X・〔(2のn乗)−1〕/〔(2のm乗)−1〕………(3) 上記(3)式に従う変換の具体的方法例を以下に示す。Next, the operation of the present invention will be described. As shown in FIG. 1, the maximum number of bits in the input data is 8
If it is a bit, data D1 other than D3 (8 bits)
A required number of data conversion units such as data conversion units 1 and 2 for converting data into 8-bit strings are provided on lines such as (4 bits) and D2 (5 bits), and data conversion is performed respectively. Here, the maximum number of bits of a plurality of data strings to be handled is n
(8 in this embodiment), the maximum value of the data is as follows. Maximum value = [(2 to the nth power) −1] (1) On the other hand, if the number of bits of the data string to be converted is m (4 and 5 in this embodiment), the maximum value of the data is Becomes Maximum value = [(m to the power of 2) −1] (2) Therefore, if the value of the m-bit data string (before conversion) is X and the value of the n-bit data string (after conversion) is Y, The relationship between Y and X can be expressed as follows using the above equations (1) and (2). Y = X. [(2 to the nth power) -1] / [(2 to the mth power) -1] ... (3) A specific method example of the conversion according to the above equation (3) is shown below.
【0010】(1)変換テーブルを書き込んだメモリ
(ROM等)により変換する方法 例えば、D1(4ビット列)を8ビットに変換する場合に
は、n=8、m=4であるから上記(3)式は次のよう
になる。 Y=X・255 /15 ……(4) 前記(3)又は(4)式のXをアドレスとし、そのアド
レスに対応する変換データがYとなる変換テーブル〔ル
ックアップテーブル(LUT)1a〕を書き込んだメモリ
(ROM等)を設け、これによりデータ変換する。図2
は4ビット列のデータD1と8ビット列のデータとの相関
図であり、上記変換は図2に示す関係の下で行われ、左
欄(入力)がアドレスXとなり、右欄(出力)が出力Y
となる。他のビットD2等についても上記と同様の手法に
基づくLUTを設け、8ビットデータに変換する。(1) Method of converting by a memory (ROM or the like) in which the conversion table is written For example, when converting D1 (4 bit string) into 8 bits, n = 8 and m = 4. ) The formula is as follows. Y = X · 255/15 (4) A conversion table [lookup table (LUT) 1a] in which X in the equation (3) or (4) is an address and the conversion data corresponding to the address is Y A written memory (ROM or the like) is provided to convert data. Figure 2
Is a correlation diagram of 4-bit string data D1 and 8-bit string data. The above conversion is performed under the relationship shown in FIG. 2, where the left column (input) is the address X and the right column (output) is the output Y.
Becomes For the other bits D2, etc., an LUT based on the same method as above is provided and converted into 8-bit data.
【0011】(2)乗算器により所定の乗数を乗算して
変換する方法 図3は乗算器により変換する方法を示す原理ブロック図
である。図示のように、所定の乗算器11a を各入力デー
タラインごとに設け(データ変換部11、12)、同乗算器
によりD1又はD2等の入力(X)を、所要の乗数に基づき
乗算し、所要出力データY(=kX)に変換する。この
場合の乗数kは図示に示す値に設定する。以上がデータ
変換部1、2、11、12等におけるmビット列のデータ
(D1又はD2)をnビット列のデータに変換する方法であ
る。このようにして8ビット列に変換されたデータは8
ビット用セレクタ3に送られる。なお、原データが8ビ
ット列のデータD3については直接セレクタ3に入力す
る。同セレクタ3で所要のデータを選択し、同選択した
データを8ビット用DAC4でディジタルデータからア
ナログ信号Aoへ変換する。同DAC4に入力するデータ
はいずれも8ビット列であるので同DAC4が有するダ
イナミックレンジの全範囲でアナログ変換される。この
結果、DAC4のダイナミックレンジの全範囲が有効に
使用されることとなる。(2) Method of Multiplying a Predetermined Multiplier by a Multiplier to Convert FIG. 3 is a principle block diagram showing a method of converting by a multiplier. As shown in the figure, a predetermined multiplier 11a is provided for each input data line (data converters 11 and 12), and the multipliers multiply the input (X) such as D1 or D2 based on a required multiplier, Convert to required output data Y (= kX). The multiplier k in this case is set to the value shown in the figure. The above is the method of converting m-bit string data (D1 or D2) in the data converters 1, 2, 11, 12 and the like into n-bit string data. The data converted into an 8-bit string in this way is 8
It is sent to the bit selector 3. The data D3 of which the original data is an 8-bit string is directly input to the selector 3. The selector 3 selects the required data, and the 8-bit DAC 4 converts the selected data from digital data into an analog signal Ao. Since all data input to the same DAC 4 is an 8-bit string, analog conversion is performed in the entire dynamic range of the same DAC 4. As a result, the entire dynamic range of the DAC 4 is effectively used.
【0012】[0012]
【発明の効果】以上説明したように本発明によれば、ビ
ット数がそれぞれ相違する複数のディジタル信号の全て
を最多ビット数の信号と同ビット数のデータ列に変換し
てアナログ変換することができる。これにより、いずれ
のディジタルデータにおいてもDACのダイナミンクレ
ンジの全範囲を使用してアナログ変換されることとな
り、ビット数の少ないデータにおいても十分な最大振幅
を得ることができるという効果を奏する。従って、本発
明を実施することでモニタ等の画質を向上することが可
能となる。As described above, according to the present invention, it is possible to convert all of a plurality of digital signals having different bit numbers into a signal sequence having the same number of bits as the signal having the maximum number of bits and performing analog conversion. it can. As a result, any digital data is converted into an analog signal by using the entire range of the DAC dynamic range, and it is possible to obtain a sufficient maximum amplitude even for data having a small number of bits. Therefore, the image quality of a monitor or the like can be improved by implementing the present invention.
【図1】本発明によるDACダイナミックレンジ変換回
路の一実施例を示す要部ブロック図である。FIG. 1 is a principal block diagram showing an embodiment of a DAC dynamic range conversion circuit according to the present invention.
【図2】図1を説明するためのデータ変換説明図であ
る。2 is an explanatory diagram of data conversion for explaining FIG. 1. FIG.
【図3】本発明によるDACダイナミックレンジ変換回
路の他の実施例を示す要部ブロック図である。FIG. 3 is a principal block diagram showing another embodiment of the DAC dynamic range conversion circuit according to the present invention.
1 4ビットー8ビットデータ変換部 11a ルックアップテーブル(LUT) 2 5ビットー8ビットデータ変換部 3 8ビット用セレクタ 4 8ビット用DAC D1 4ビットデータ D2 5ビットデータ D3 8ビットデータ Ao 変換アナログ信号 11 4ビットー8ビットデータ変換部 11a 乗算器 12 5ビットー8ビットデータ変換部 1 4-bit to 8-bit data conversion unit 11a Look-up table (LUT) 2 5-bit to 8-bit data conversion unit 3 8-bit selector 4 8-bit DAC D1 4-bit data D2 5-bit data D3 8-bit data Ao conversion analog signal 11 4-bit to 8-bit data converter 11a Multiplier 12 5-bit to 8-bit data converter
Claims (3)
と、同Nビットより少ない任意のビット数で構成される
ディジタルデータ複数とを入力信号とし、同ディジタル
データそれぞれをアナログ信号に変換する回路におい
て、Nビットより少ない任意のビット数のディジタルデ
ータを同Nビットのディジタルデータに変換する、ディ
ジタル入力信号毎に設けてなるデータ変換部と、前記N
ビットのディジタルデータと、前記データ変換部それぞ
れよりのディジタルデータとを切り換えるNビット用セ
レクタと、前記Nビット用セレクタよりのNビットディ
ジタルデータをアナログ信号に変換するD/A変換器と
で構成したことを特徴とするDACダイナミックレンジ
変換回路。1. A circuit for converting digital data composed of N bits and a plurality of digital data composed of an arbitrary number of bits smaller than the N bits as input signals and converting each of the digital data into an analog signal. A data conversion unit provided for each digital input signal for converting digital data of an arbitrary number of bits less than N bits into digital data of the same N bits;
An N-bit selector for switching between bit digital data and digital data from each of the data conversion units, and a D / A converter for converting the N-bit digital data from the N-bit selector into an analog signal. A DAC dynamic range conversion circuit characterized by the above.
タ変換を、被変換データをアドレスとし、同アドレスと
対応したNビットの変換データを変換テーブルとして記
憶したメモリ部を設け、同メモリ部の変換テーブルに基
づき被変換データをNビットのデータに変換するように
したことを特徴とする請求項1記載のDACダイナミッ
クレンジ変換回路。2. The data conversion in each of the data conversion units is provided with a memory unit that stores the converted data as an address and the N-bit conversion data corresponding to the address as a conversion table. 2. The DAC dynamic range conversion circuit according to claim 1, wherein the converted data is converted into N-bit data based on the conversion target data.
タ変換を、変換するデータごとに乗算器を設け、被変換
データを同乗算器に係る所要の乗数で乗算してNビット
のデータに変換するようにしたことを特徴とする請求項
1記載のDACダイナミックレンジ変換回路。3. In the data conversion in each of the data conversion units, a multiplier is provided for each data to be converted, and the data to be converted is multiplied by a required multiplier of the multiplier to convert it into N-bit data. The DAC dynamic range conversion circuit according to claim 1, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6082074A JPH07297723A (en) | 1994-04-20 | 1994-04-20 | DAC dynamic range conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6082074A JPH07297723A (en) | 1994-04-20 | 1994-04-20 | DAC dynamic range conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297723A true JPH07297723A (en) | 1995-11-10 |
Family
ID=13764335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6082074A Pending JPH07297723A (en) | 1994-04-20 | 1994-04-20 | DAC dynamic range conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297723A (en) |
-
1994
- 1994-04-20 JP JP6082074A patent/JPH07297723A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5673065A (en) | Color reduction and conversion using an ordinal lookup table | |
| JPH06233131A (en) | Gamma correction for digital image | |
| JP3071131B2 (en) | Gamma correction device | |
| US6362831B1 (en) | Method and apparatus for performing plural matrix multiplication operations using a single coded look-up table | |
| GB2093297A (en) | D/a converting circuit having two d/a converters | |
| JP4613702B2 (en) | Gamma correction, image processing method and program, and gamma correction circuit, image processing apparatus, and display apparatus | |
| US5162925A (en) | Color image processor capable of performing masking using a reduced number of bits | |
| US5473372A (en) | Gamma correction circuit approximating non-linear digital conversion | |
| JP3277741B2 (en) | Video signal processing device | |
| JP3016016B2 (en) | Color LCD drive | |
| EP0338837B1 (en) | Analog-digital converting circuit having high resolution and low power consumption | |
| JPH1132237A (en) | Gamma correction device | |
| JPH07297723A (en) | DAC dynamic range conversion circuit | |
| JPS61295721A (en) | Digital-analog conversion circuit | |
| US5831687A (en) | Color video signal processing method and apparatus for converting digital color difference component signals into digital RGB component signals by a digital conversion | |
| JP2005039490A (en) | Video signal processing apparatus and video signal processing method | |
| KR100457042B1 (en) | Contour emphasizing circuit | |
| JPH0818826A (en) | Digital gamma correction circuit | |
| JP3242761B2 (en) | Burst waveform generator | |
| US6031476A (en) | Digital to analog converter with current supply for suppressing current during a synchronization signal | |
| JPH05176221A (en) | Gamma correction circuit | |
| JPH0453369A (en) | Digital mixer circuit | |
| JP3986257B2 (en) | Video signal processing device | |
| JP3846655B2 (en) | Video camera equipment | |
| JPH0916756A (en) | Chrominance signal system converting device |