JPH07298086A - 水平直線性補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 アスペクト比４：３の映像をアスペクト比１
６：９のディスプレイ装置の表示画面いっぱいに表示す
る際、画面中央部は圧縮し周辺部は伸張した表示を行っ
た場合にも、子画面表示やオンスクリーン表示が横に不
均等に伸びた状態となることがなく、また温度や電源電
圧の変動に対しても、安定な動作を行うことができる水
平直線性補正回路を提供すること。 【構成】 偏向系のリニアリティ量（Ｓ字補正量）を切
り換えることなく、メモリ125 を使用して映像信号自体
を圧縮・伸張するもので、メモリ125 の読み出し側のク
ロックは書き込み側のクロックからディジタル制御発振
器113 により作成し、ディジタル制御発振器113 を水平
方向にパラボラ状の信号により変調をかけることによ
り、所望の表示モードを実現する。ディジタル的に読み
出し周波数を制御することにより、安定に映像信号にパ
ラボラ変調をかけることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ワイドなアスペクト比
（16：9 ）の表示画面を有するテレビジョン受像機等に
用いられる水平直線性補正回路に関する。

【０００２】

【従来の技術】近年、１６：９のアスペクト比を持つテ
レビジョン受像機（以下、ワイドＴＶ受像機という）が
普及してきている。ワイドＴＶ受像機において現行の
４：３で送られてきている信号を受信する場合、相対的
に画面の中央部を縮め、周辺部にいくほど伸ばすことに
より、１６：９のディスプレイを有効に使用しつつ、出
来るだけ自然に４：３の映像を映出する方法が採用され
つつある。

【０００３】図５に、１６：９のアスペクト比を持つデ
ィスプレイに４：３のアスペクト比の映像信号であるク
ロスハッチパターン信号を表示させた場合の画面表示例
を示す。

【０００４】図５において、(a) は、１６：９の映像信
号を表示するモードであり、４：３の信号は全体的に横
方向に伸びる。(b) は、左右に３／４に圧縮したモード
であり、４：３の信号が正常な縦横比で表示されてい
る。しかし、画面の左右に信号のないブランクの部分が
表示されることになる。(c) では、画面の中央部分が圧
縮され周辺にいくにつれて伸びているため、最も重要な
中央部はそれほど横に伸びた絵にならず、比較的重要度
の低い周辺部は横に伸ばし、１６：９の画面いっぱいに
広げて映出することで、現行の４：３の放送でもワイド
な画面をフルに活用することができる。

【０００５】周知のように、表示手段として使用される
ＣＲＴ（陰極線管）において、その管面における電子ビ
ームの移動量（偏向速度）は中心部分より周辺部分の方
が大きいため、周辺における偏向量を中心部に比べ減ら
すよう水平偏向電流にＳ字補正と呼ばれる補正がかけら
れる。

【０００６】即ち、水平偏向回路において、水平偏向コ
イルと直列にＳ字補正コンデンサと呼ばれる直流阻止コ
ンデンサを接続し、このコンデンサと水平偏向コイルの
直列共振電流を鋸歯状波電流に重畳して水平偏向電流を
Ｓ字形に曲げて補正している。Ｓ字補正コンデンサの値
を適当に選ぶと画面の水平方向の直線性を改善できる。

【０００７】従って、従来は、図５(c) に示すようなモ
ードを実現する方法として、水平偏向回路の水平直線性
補正特性（Ｓ字特性）を切り換えることにより、偏向速
度を変えて実現していた。

【０００８】図６に、従来の偏向系における水平直線性
補正回路により制御された水平偏向電流波形を示す。

【０００９】図６において、符号３０１はＳ字補正され
た水平偏向電流を示していて、これにより画面上の水平
直線性が保たれるようになっており、図５(a)（又は図
５(b)）に示されるようにクロスハッチが均等に表示さ
れる。符号３０２は前記のＳ字補正が殆どかかっていな
い水平偏向電流波形を示しており、これにより画面の水
平方向の周辺部分が中心部分に比べて伸びるようにな
り、図５(c) に示されるように表示される。符号３０２
の水平偏向電流とするには、Ｓ字補正コンデンサの容量
を大きな容量値とするようにＳ字補正コンデンサの切り
換えを行えばよい。

【００１０】ところで、図５(c) の画面モードを実現す
るには、偏向系の水平直線性補正（Ｓ字補正）を切り換
えることにより、画面の中心部と周辺部で偏向速度を変
えて実現しているため、ピクチャーインピクチャー（Ｐ
ＩＰ）表示やオンスクリーン表示を行っている場合、本
来は変化させる必要のない画面の左右に表示される子画
面表示やオンスクリーン文字表示なども横に伸びて大き
さが変わってしまい、（不均等な大きさに表示され
る）、表示品位が悪くなるという問題があった。

【００１１】また、上記の画面モードとするには、水平
偏向コイルに直列に接続したＳ字補正コンデンサの容量
を切り換えて大きな容量とする必要があるが、このよう
な回路素子の切り換えを行うことは、アナログ的な切り
換えを行うことになり、温度や電源電圧に変動が生じた
場合に、上記画面モードを維持するための安定的な補正
がかけることが困難であった。

【００１２】

【発明が解決しようとする課題】上記の如く、従来、ア
スペクト比１６：９のディスプレイ装置に、アスペクト
比４：３の映像を表示させる場合に、相対的に画面の中
央部を縮め、周辺部にいくほど伸ばすよう水平偏向回路
の水平直線性補正量の切り換えを行うと、子画面表示や
オンスクリーン表示を行っている場合はこれらの表示が
横に伸びて不均等となり表示品位が悪くなり、また温度
や電源電圧の変動に対して、安定な動作を行うことがで
きないという問題があった。

【００１３】そこで、本発明は上記の問題に鑑み、子画
面表示やオンスクリーン表示に影響を与えず、また温度
や電源電圧の変動に対しても、安定な動作を行うことが
できる水平直線性補正回路を提供することを目的とする
ものである。

【００１４】

【課題を解決するための手段】請求項１記載の発明によ
る水平直線性補正回路は、入力される映像信号の水平同
期信号に同期し水平同期周波数のｎ倍（ｎは自然数）の
周波数の第１のクロック信号及びｍ倍（ｍは自然数）の
周波数の第２のクロック信号を発生する第１のクロック
発生手段と、前記第２のクロック信号を基準クロックと
しディジタル制御信号に応じて発振周波数が制御され、
第３のクロック信号を発生するディジタル制御クロック
発生手段と、前記第３のクロック信号が画面の水平方向
において中央部に比べ周辺部が低いクロックとなるよう
前記ディジタル制御信号を発生する補正信号発生手段
と、前記映像信号を入力とし前記第１のクロック信号に
より書き込まれ前記第３のクロック信号により読み出さ
れ、水平直線性が補正された映像信号を出力するメモリ
手段とを具備したものである。

【００１５】請求項２記載の発明は、請求項１記載の水
平直線性補正回路において、前記ディジタル制御クロッ
ク発生手段は、前記第２のクロック信号を基準クロック
として動作し、ディジタル制御信号により周期が制御さ
れる鋸歯状波信号を出力する積分回路と、この積分回路
からの鋸歯状波信号を正弦波状信号に変換するサイン変
換回路と、このサイン変換回路からの正弦波状信号をア
ナログ信号に変換するＤ／Ａ変換器と、このＤ／Ａ変換
器からの正弦波状信号を矩形波状の第３のクロック信号
に変換する波形成形回路とを具備したことを特徴とす
る。

【００１６】請求項３記載の発明は、請求項１記載の水
平直線性補正回路において、前記補正信号発生手段は、
ディジタル制御信号として水平周期のパラボラ波状信号
を発生するパラボラ発生回路で構成されることを特徴と
する。

【００１７】請求項４記載の発明による水平直線性補正
回路は、輝度信号を入力し、ディジタル輝度信号に変換
する第１のＡ／Ｄ変換器と、２つの色差信号を入力し、
これらの信号を時分割多重して出力する多重回路と、こ
の多重回路の出力をディジタル色信号に変換する第２の
Ａ／Ｄ変換器と、入力される前記輝度信号の水平同期信
号に同期し、水平同期周波数のタイミング信号，水平同
期周波数のｎ倍（ｎは自然数）の周波数の第１のクロッ
ク信号及びｍ倍（ｍは自然数）の周波数の第２のクロッ
ク信号を発生するクロック発生回路と、水平周期のパラ
ボラ状波信号を発生するパラボラ発生回路と、前記第２
のクロック信号を基準クロックとし前記パラボラ状波信
号に応じて発振周波数が制御されるディジタル発振信号
を発生するディジタル制御発振器と、このディジタル制
御発振器の出力をアナログ信号に変換する第１のＤ／Ａ
変換器と、この第１のＤ／Ａ変換器からの信号を矩形波
状の第３のクロック信号に変換する波形成形回路と、前
記クロック発生回路からのタイミング信号及び第１のク
ロック信号と前記波形成形回路からの第３のクロック信
号を入力し、書き込みタイミング信号及び読み出しタイ
ミング信号を発生するタイミング発生回路と、前記第１
のＡ／Ｄ変換器からのディジタル輝度信号及び前記第２
のＡ／Ｄ変換器からのディジタル色信号を入力とし、前
記書き込みタイミング信号により前記第１のクロック信
号で書き込み、前記読み出しタイミング信号により前記
第３のクロック信号で読み出し、水平周期で画面の中央
部が圧縮され周辺部にいくほど伸張するディジタル輝度
信号及びディジタル色信号を出力するラインメモリと、
このラインメモリからのディジタル輝度信号を入力し、
アナログ輝度信号に変換する第２のＤ／Ａ変換器と、前
記ラインメモリからのディジタル色信号を入力し、該色
信号中の第１の色差信号をアナログ色差信号に変換する
第３のＤ／Ａ変換器と、前記ラインメモリからのディジ
タル色信号を入力し、該色信号中の第２の色差信号をア
ナログ色差信号に変換する第４のＤ／Ａ変換器とを具備
したものである。

【００１８】

【作用】本発明においては、アスペクト比１６：９のデ
ィスプレイ装置に、アスペクト比４：３の映像を表示す
る際、映像信号のメモリ手段への書き込み、読み出し制
御により、画面中央部に比べて周辺部を伸張して画面い
っぱいに表示する。読み出しクロックをディジタル制御
クロック発生手段に含まれるディジタル制御発振器にて
作成し、ディジタル制御発振器のディジタル発振信号に
対して水平周期のパラボラ波状信号でディジタル的に変
調をかけることで伸張処理を行う。

【００１９】メモリ手段の読出しクロック制御により映
像信号自体を、水平走査期間において、画面の中央部分
が圧縮され周辺部にいくにつれて伸びた信号とし、水平
偏向回路では、通常の水平直線性補正（Ｓ字補正）を行
った偏向処理をする。これにより、親画面に相当する映
像信号は画面の中央部分が圧縮され周辺部にいくにつれ
て伸びた信号となるが、子画面表示信号やオンスクリー
ン表示信号は通常の水平直線性補正（Ｓ字補正）された
水平偏向電流によって表示されるので、子画面表示部分
及びオンスクリーン表示部分の画面表示の直線性が保た
れ、品位の高いスーパーインポーズ表示を実現できる。

【００２０】また、水平直線性補正信号をディジタル的
に制御することができるため、温度や電源電圧の変動に
対しても安定な動作を行うことができる。

【００２１】

【実施例】実施例について図面を参照して説明する。図
１は本発明の一実施例の水平直線性補正回路100 を示す
ブロック図である。

【００２２】図１において、入力端子101 には輝度信号
Ｙが入力され、該輝度信号はＡ／Ｄ変換器102 でディジ
タル輝度信号103 に変換される。

【００２３】また、入力端子104 ，105 にはそれぞれ色
差信号（Ｒ−Ｙ），（Ｂ−Ｙ）が入力され、多重回路10
6 に供給される。多重回路106 は、Ｒ−Ｙ信号及びＢ−
Ｙ信号を時分割で多重し、Ａ／Ｄ変換器108 へ出力す
る。Ａ／Ｄ変換器108 は、多重回路106 の出力である色
信号107 をディジタル信号に変換し、ディジタル色信号
109 を発生する。色信号は輝度信号に比べ信号帯域が低
いことから、回路規模の大きいＡ／Ｄ変換器を削減する
ために、色信号を多重してからＡ／Ｄ変換をしている。

【００２４】入力端子110 には、入力輝度信号の水平同
期部分に同期した水平同期信号ＨＤが入力され、該水平
同期信号ＨＤはクロック発生回路111 へ導かれる。クロ
ック発生回路111 は、水平同期信号ＨＤに同期した、水
平周波数のタイミング信号150 ，水平同期周波数の整数
倍のクロック信号112 及びクロック信号151 を出力す
る。本実施例では、水平同期周波数をｆH としたとき、
クロック信号112 に９１０×ｆH の周波数を、クロック
信号151 に２７３０×ｆH の周波数を選んでいる。

【００２５】パラボラ発生回路114 は、水平周期のパラ
ボラ状波の信号115 を発生し、ディジタル制御発振器11
3 へ出力する。図２に、パラボラ状波信号の波形を示
す。パラボラ状波信号115 は、実際にはディジタル信号
であるが、図２ではアナログ信号に変換したイメージで
表示している。

【００２６】クロック信号151 及びパラボラ状波信号11
5 は、ディジタル制御発振器113 に導かれる。ディジタ
ル制御発振器113 は、クロック信号151 を基準のクロッ
クとして動作し、パラボラ状波信号115 により発振周波
数の制御が行われてディジタル発振出力116 を発生す
る。

【００２７】ディジタル制御発振器出力116 は、Ｄ／Ａ
変換器117 で正弦波状のアナログ信号118 に変換された
後、波形成形回路119 にて矩形波状のクロック信号120
に変換される。クロック信号120 は、水平周期で画面の
中央部が周波数が高く周辺部にいくほど周波数が低くな
るように、パラボラ変調されている。

【００２８】タイミング発生回路121 は、タイミング信
号150 ，クロック信号112 及びクロック信号120 を入力
とし、書き込みタイミング信号122 及び読み出しタイミ
ング信号123 を発生する。書き込みタイミング信号122
はラインメモリ103 の書き込み制御のための信号であ
り、クロック信号112 に従って発生される。読み出しタ
イミング信号123 は、ラインメモリ125 の読み出し制御
のための信号であり、クロック信号120 に従い発生され
る。

【００２９】ラインメモリ125 は、書き込みタイミング
信号122 によりクロック信号112 で書き込まれ、読み出
しタイミング信号123 によりクロック信号120 で読み出
され、輝度信号出力126 と色信号出力127 を出力する。
クロック信号120 は、水平周期で画面の中央部が周波数
が高く周辺部にいくほど周波数が低くなるため、ライン
メモリ125 の出力である輝度信号出力126 及び色信号出
力127 は、画面の中央が縮み、周辺部にいくほど伸びる
ようになる。

【００３０】Ｄ／Ａ変換器131 はディジタルの輝度信号
出力126 をアナログ信号に変換しアナログの輝度信号Ｙ
を出力端子132 に出力する。

【００３１】Ｄ／Ａ変換器133 はディジタルの色信号出
力127 中の色差信号Ｒ−Ｙをアナログ信号に変換しアナ
ログの色差信号Ｒ−Ｙを出力端子135 に出力する。

【００３２】Ｄ／Ａ変換器134 はディジタルの色信号出
力127 中の色差信号Ｂ−Ｙをアナログ信号に変換しアナ
ログの色差信号Ｂ−Ｙを出力端子136 に出力する。

【００３３】上記構成によれば、偏向系のリニアリティ
を切り換えることなく、ディジタルメモリ125 を使用し
て映像信号自体を圧縮・伸張するもので、メモリ125 の
読み出し側のクロックは書き込み側のクロックからディ
ジタル制御発振器113 により作成し、ディジタル制御発
振器113 を水平方向にパラボラ状の信号によりディジタ
ル的に変調をかけることにより、実現している。ディジ
タル的に読み出し周波数を制御することにより、安定に
映像信号にパラボラ変調をかけることができる。

【００３４】図３に、前記ディジタル制御発振器113 の
構成の一例を示す。

【００３５】図３において、ディジタル制御発振器113
は、加算器301 とＤフリップフロップ302 から成る積分
回路300 と、サイン変換回路303 とで構成されている。
積分回路300 は、クロック151 をクロックとして動作
し、鋸歯状波の積分信号304 を出力するが、その積分出
力304 の周期はパラボラ状波信号115 により制御され
る。サイン変換回路303 は、鋸歯状波の積分出力304 を
正弦波状の信号に変換し、ディジタル制御発振器出力11
6 として出力する。

【００３６】ディジタル制御発振器出力116 は、パラボ
ラ状波信号115 を制御信号としてその振幅値に比例して
周波数が変化するため、中央部分で周波数が高く周辺部
分にいくにつれて発振周波数が低くなる。

【００３７】ディジタル制御発振器は、アナログの電圧
制御発振器（ＶＣＯ）と比べ、周囲温度や電源電圧の変
動による発振周波数の変動がなく安定に発振し、また制
御信号信号に対する周波数変化の直線性がよく、理想的
な特性で発振周波数を制御することができる。

【００３８】図４は、上記の水平直線性補正回路100
を、ＰＩＰ機能付きのテレビジョン受像機（即ち、２画
面テレビジョン受像機）に応用した構成例を示すブロッ
ク図である。

【００３９】図４において、入力端子１１には親画面側
の複合カラー映像信号（アスペクト比４：３の複合カラ
ー映像信号）が入力され、ビデオ・クロマ処理回路１２
及び偏向処理回路１３に供給される。ビデオ・クロマ処
理回路１２では、Ｙ／Ｃ分離及び色復調が行われ、輝度
信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ−Ｙを出力する。また、
偏向処理回路１３では、水平，垂直の同期信号が分離さ
れ、水平，垂直の偏向用鋸歯状波信号を生成してＣＲＴ
（陰極線管）２０の水平，垂直の偏向ヨーク１９に供給
している。ＣＲＴ２０は、アスペクト比１６：９の横長
サイズのものである。

【００４０】ビデオ・クロマ処理回路１２からの輝度信
号Ｙ及び色差信号Ｒ−Ｙ，Ｂ−Ｙは水平直線性補正回路
100 にてその内部のメモリへの書き込み，読み出しの制
御が書き込みクロックＷ，読み出しクロックＲを用いて
行われ、画面の中央部に比べて周辺部を伸張して親画面
用信号として出力し、親子重畳用スイッチ１７の入力端
ａに供給される。水平直線性補正回路100 は、図１に示
したものと同様の回路が使用される。なお、ビデオ・ク
ロマ処理回路１２の出力からスイッチ１７を経てＣＲＴ
２０に至るラインは、３つの信号ラインが存在するが、
簡略化のため１本の信号ラインのみで表している。

【００４１】一方、入力端子１４には子画面側の複合カ
ラー映像信号（アスペクト比４：３の複合カラー映像信
号）が入力され、ビデオ・クロマ処理回路１５に供給さ
れる。ビデオ・クロマ処理回路１５では、Ｙ／Ｃ分離及
び色復調が行われ、輝度信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ
−Ｙを出力し、次段の子画面サイズ変換回路１６に供給
する。子画面サイズ変換回路１６は、Ａ／Ｄ変換器，フ
ィールドメモリ及びＤ／Ａ変換器で構成され、前記ビデ
オ・クロマ処理回路１５からの輝度信号Ｙ及び色差信号
Ｒ−Ｙ，Ｂ−Ｙはメモリへの書き込み，読み出しの制御
が書き込みクロックＷ，読み出しクロックＲを用いて行
われ、水平方向には時間軸圧縮され垂直方向には走査線
が間引かれた状態で子画面用信号として出力され、親子
重畳用スイッチ１７の入力端ｂに供給される。なお、ビ
デオ・クロマ処理回路１５の出力からスイッチ１７を経
てＣＲＴ２０に至るラインは、３つの信号ラインが存在
するが、簡略化のため１本の信号ラインのみで表してい
る。

【００４２】親子重畳用スイッチ１７は、その入力端
ａ，ｂの切換えが図示しない制御手段からの制御信号に
て行われるようになっており、ＰＩＰ表示を行わない時
は、スイッチ１７は入力端ａに固定的に切り換えられ、
出力端ｃからは親画面用信号が色出力回路１８を経てＣ
ＲＴ２０のカソードに供給される。ＰＩＰ表示を行う時
は、子画面表示期間はｂ、親画面表示期間はａに切り換
えられるように制御され、出力端ｃからは親画面用信号
に子画面用信号が重畳されて出力され、色出力回路１８
を経てＣＲＴ２０のカソードに供給される。前記色出力
回路１８は、輝度信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ−Ｙか
ら３原色信号Ｒ，Ｇ，Ｂを生成してＣＲＴ２０に供給す
るための回路である。

【００４３】このような回路では、ＰＩＰ表示を行った
場合、親画面用信号は水平直線性補正回路100 によって
画面周辺部方向に引き伸ばす補正がかけられているの
で、図５(c) に示すようにアスペクト比１６：９の画面
上に中央は縮み周辺部は伸張した状態に表示され、しか
も偏向処理回路１３については水平方向に均等な表示が
行えるような通常のＳ字補正（直線性補正）を行ってい
るので、子画面用信号（画面サイズの圧縮された信号）
は画面上のどの位置にスーパーインポーズされても常に
均等な大きさの表示がなされる。従って、子画面表示が
横に不均等に伸びて表示される不具合が解消される。

【００４４】尚、図４では、親画面に対して子画面表示
を行う場合について説明したが、図４における子画面サ
イズ変換回路１６による子画面用信号に代えて、オンス
クリーン表示回路からのオンスクリーン用信号をスイッ
チ１７の入力端ｂに供給し、スイッチ１７をオンスクリ
ーン挿入用制御信号を用いて選択的に切り換えるように
すれば、オンスクリーン表示を行う場合についても同様
に適用することができる。

【００４５】

【発明の効果】以上述べたように本発明によれば、偏向
系の直線性補正量（Ｓ字補正量）を切り換えることな
く、メモリに書き込んだ映像信号を読み出す際に、ディ
ジタル的に読み出し周波数を制御することによって、画
面の中央部で圧縮され周辺部で伸張された画面モードを
作成するので、偏向系の回路素子を切り換えたり或いは
電圧制御発振回路（ＶＣＯ）を用いてアナログ的に周波
数を変化させる場合に比べ、温度や電源電圧の変動に対
しても、安定な動作を行うことができ、しかも子画面表
示やオンスクリーン表示を行ってもこれらの表示が横に
不均等に伸びることもなく、表示品位の高いスーパーイ
ンポーズ表示を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例の水平直線性補正回路を示す
ブロック図。

【図２】図１の実施例に用いられるディジタル制御信号
（パラボラ状波信号）を示す波形図。

【図３】図１の実施例に用いられるディジタル制御発振
器の構成を示すブロック図。

【図４】図１の実施例の水平直線性補正回路を用いて構
成した２画面テレビジョン受像機の要部を示すブロック
図。

【図５】ワイドＴＶ受像機の各動作モードにおける画面
表示例を示す図。

【図６】従来の偏向系に設けた水平直線性補正回路の水
平偏向電流の波形図。

【符号の説明】

１０２…Ａ／Ｄ変換器 １０６…多重回路 １０８…Ａ／Ｄ変換器 １１１…クロック発生回路（第１のクロック発生手段） １１３…ディジタル制御発振器 １１４…パラボラ発生回路（補正信号発生手段） １２１…タイミング発生回路 １２５…ラインメモリ（メモリ手段） １１３，１１７及び１１９…ディジタル制御クロック発
生手段 １３１…Ｄ／Ａ変換器 １３３…Ｄ／Ａ変換器 １３４…Ｄ／Ａ変換器

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力される映像信号の水平同期信号に同期
   し水平同期周波数のｎ倍（ｎは自然数）の周波数の第１
   のクロック信号及びｍ倍（ｍは自然数）の周波数の第２
   のクロック信号を発生する第１のクロック発生手段と、 前記第２のクロック信号を基準クロックとしディジタル
   制御信号に応じて発振周波数が制御され、第３のクロッ
   ク信号を発生するディジタル制御クロック発生手段と、 前記第３のクロック信号が画面の水平方向において中央
   部に比べ周辺部が低いクロックとなるよう前記ディジタ
   ル制御信号を発生する補正信号発生手段と、 前記映像信号を入力とし前記第１のクロック信号により
   書き込まれ前記第３のクロック信号により読み出され、
   水平直線性が補正された映像信号を出力するメモリ手段
   とを具備したことを特徴とする水平直線性補正回路。
2. 【請求項２】請求項１記載の水平直線性補正回路におい
   て、 前記ディジタル制御クロック発生手段は、 前記第２のクロック信号を基準クロックとして動作し、
   ディジタル制御信号により周期が制御される鋸歯状波信
   号を出力する積分回路と、 この積分回路からの鋸歯状波信号を正弦波状信号に変換
   するサイン変換回路と、 このサイン変換回路からの正弦波状信号をアナログ信号
   に変換するＤ／Ａ変換器と、 このＤ／Ａ変換器からの正弦波状信号を矩形波状の第３
   のクロック信号に変換する波形成形回路とを具備したこ
   とを特徴とする。
3. 【請求項３】請求項１記載の水平直線性補正回路におい
   て、 前記補正信号発生手段は、 ディジタル制御信号として水平周期のパラボラ波状信号
   を発生するパラボラ発生回路で構成されることを特徴と
   する。
4. 【請求項４】輝度信号を入力し、ディジタル輝度信号に
   変換する第１のＡ／Ｄ変換器と、 ２つの色差信号を入力し、これらの信号を時分割多重し
   て出力する多重回路と、 この多重回路の出力をディジタル色信号に変換する第２
   のＡ／Ｄ変換器と、 入力される前記輝度信号の水平同期信号に同期し、水平
   同期周波数のタイミング信号，水平同期周波数のｎ倍
   （ｎは自然数）の周波数の第１のクロック信号及びｍ倍
   （ｍは自然数）の周波数の第２のクロック信号を発生す
   るクロック発生回路と、 水平周期のパラボラ状波信号を発生するパラボラ発生回
   路と、 前記第２のクロック信号を基準クロックとし前記パラボ
   ラ状波信号に応じて発振周波数が制御されるディジタル
   発振信号を発生するディジタル制御発振器と、 このディジタル制御発振器の出力をアナログ信号に変換
   する第１のＤ／Ａ変換器と、 この第１のＤ／Ａ変換器からの信号を矩形波状の第３の
   クロック信号に変換する波形成形回路と、 前記クロック発生回路からのタイミング信号及び第１の
   クロック信号と前記波形成形回路からの第３のクロック
   信号を入力し、書き込みタイミング信号及び読み出しタ
   イミング信号を発生するタイミング発生回路と、 前記第１のＡ／Ｄ変換器からのディジタル輝度信号及び
   前記第２のＡ／Ｄ変換器からのディジタル色信号を入力
   とし、前記書き込みタイミング信号により前記第１のク
   ロック信号で書き込み、前記読み出しタイミング信号に
   より前記第３のクロック信号で読み出し、水平周期で画
   面の中央部が圧縮され周辺部にいくほど伸張するディジ
   タル輝度信号及びディジタル色信号を出力するラインメ
   モリと、 このラインメモリからのディジタル輝度信号を入力し、
   アナログ輝度信号に変換する第２のＤ／Ａ変換器と、 前記ラインメモリからのディジタル色信号を入力し、該
   色信号中の第１の色差信号をアナログ色差信号に変換す
   る第３のＤ／Ａ変換器と、 前記ラインメモリからのディジタル色信号を入力し、該
   色信号中の第２の色差信号をアナログ色差信号に変換す
   る第４のＤ／Ａ変換器とを具備したことを特徴とする水
   平直線性補正回路。