JPH0729850A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0729850A JPH0729850A JP15348693A JP15348693A JPH0729850A JP H0729850 A JPH0729850 A JP H0729850A JP 15348693 A JP15348693 A JP 15348693A JP 15348693 A JP15348693 A JP 15348693A JP H0729850 A JPH0729850 A JP H0729850A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- silicon
- insulating film
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクト孔内に埋め込まれたシリコンのみ
を選択的に低抵抗のシリサイドに変換して、平坦な多層
配線を有する半導体装置を製造する。 【構成】 半導体基板１と、高濃度拡散層２と、ゲート
電極３と、ゲート絶縁膜４と、素子分離絶縁膜６とを具
えるMOSFET上にコンタクト孔を形成した後、コンタクト
孔にチタンシリサイド層７又はチタン層８とバリア層９
を形成する。次に、シリコン層１０をコンタクト孔内に
形成し、ＴｉＣｌ4 ガスとシリコン層１０とを気相反応
させて低抵抗のチタンシリサイド層１１に変換する。次
にチタンシリサイド層１１及びバリア層９上に第２層配
線１２を形成し、その後パッシベーション膜１３を形成
する。
を選択的に低抵抗のシリサイドに変換して、平坦な多層
配線を有する半導体装置を製造する。 【構成】 半導体基板１と、高濃度拡散層２と、ゲート
電極３と、ゲート絶縁膜４と、素子分離絶縁膜６とを具
えるMOSFET上にコンタクト孔を形成した後、コンタクト
孔にチタンシリサイド層７又はチタン層８とバリア層９
を形成する。次に、シリコン層１０をコンタクト孔内に
形成し、ＴｉＣｌ4 ガスとシリコン層１０とを気相反応
させて低抵抗のチタンシリサイド層１１に変換する。次
にチタンシリサイド層１１及びバリア層９上に第２層配
線１２を形成し、その後パッシベーション膜１３を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、高集積半導体素子の製
造に利用し、半導体表面に形成された高濃度拡散層と配
線との間の抵抗が低くなるように接続された半導体装置
の製造方法に関するものである。
造に利用し、半導体表面に形成された高濃度拡散層と配
線との間の抵抗が低くなるように接続された半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体表面の拡散層と導電層とを
接続する際には、層間絶縁膜に開孔されたコンタクト孔
にシリコンを予め埋め込んだ後、層間絶縁膜上及びコン
タクト孔内のシリコン上にＮｉ層を堆積してから熱処理
することによりシリコン層をシリサイド層に変換してい
た。このことは１９９２ Symposium on VLSI Technolog
y Digest of Technical Papers, ８Ａ−３，ｐ７０に報
告されている。
接続する際には、層間絶縁膜に開孔されたコンタクト孔
にシリコンを予め埋め込んだ後、層間絶縁膜上及びコン
タクト孔内のシリコン上にＮｉ層を堆積してから熱処理
することによりシリコン層をシリサイド層に変換してい
た。このことは１９９２ Symposium on VLSI Technolog
y Digest of Technical Papers, ８Ａ−３，ｐ７０に報
告されている。
【０００３】上記の方法によれば、Ｎｉはシリコン中に
拡散する性質があるため、コンタクト孔に埋め込まれた
シリコン中で自己整合的に拡散し、したがってシリサイ
ドによるコンタクト孔の埋め込みが良好に行われる。
拡散する性質があるため、コンタクト孔に埋め込まれた
シリコン中で自己整合的に拡散し、したがってシリサイ
ドによるコンタクト孔の埋め込みが良好に行われる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の方法により形成されるシリサイドはＮｉ3 Ｓｉとな
り、その抵抗は８２μΩ・cmと、シリサイドがＴｉＳｉ
2 の場合と比較すると約５倍となる。したがって半導体
素子の抵抗が著しく高くなり、信号伝達速度が制限され
るという問題がある。そこで、上記問題点を解決するた
めにシリサイドを形成する金属としては、IVＡ族又はＶ
Ａ族元素のＴｉ，Ｔａ等を用いることが好ましい。
来の方法により形成されるシリサイドはＮｉ3 Ｓｉとな
り、その抵抗は８２μΩ・cmと、シリサイドがＴｉＳｉ
2 の場合と比較すると約５倍となる。したがって半導体
素子の抵抗が著しく高くなり、信号伝達速度が制限され
るという問題がある。そこで、上記問題点を解決するた
めにシリサイドを形成する金属としては、IVＡ族又はＶ
Ａ族元素のＴｉ，Ｔａ等を用いることが好ましい。
【０００５】図１は、チタンシリサイドによる埋め込み
を上記従来の方法を用いて行うことにより得られるMOSF
ETの断面模式図を示すものである。このMOSFETは、半導
体基板１０１と、その上に形成され、ソース及びドレイ
ン領域を構成する高濃度拡散層１０２と、ゲート電極１
０３と、ゲート絶縁膜１０４と、素子分離絶縁膜１０６
とを具え、高濃度拡散層１０２と第２層配線１１１と
は、チタンシリサイド層１０７、窒化チタンからなるバ
リア層１０９及びチタンシリサイド層１１０を介して、
また第１層配線１２０と第２層配線１１１とは、チタン
層１０８、バリア層１０９及びチタンシリサイド層１１
０を介してそれぞれ接続されており、パッシベーション
膜１１２が第２層配線１１１上に形成されている。バリ
ア層１０９は、チタン膜をスパッタ法によりコンタクト
孔に形成した後ＴｉＣｌ4 とＮＨ3 とを用いるＣＶＤ法
により形成する。このＣＶＤ処理中、高濃度拡散層１０
２とのコンタクト部ではチタンシリサイド層１０７が形
成され良好なコンタクト抵抗を得ることができる。ま
た、コンタクト孔にシリコンを埋め込んだ後、層間絶縁
膜１０５上にチタンを形成し、熱処理を行う。
を上記従来の方法を用いて行うことにより得られるMOSF
ETの断面模式図を示すものである。このMOSFETは、半導
体基板１０１と、その上に形成され、ソース及びドレイ
ン領域を構成する高濃度拡散層１０２と、ゲート電極１
０３と、ゲート絶縁膜１０４と、素子分離絶縁膜１０６
とを具え、高濃度拡散層１０２と第２層配線１１１と
は、チタンシリサイド層１０７、窒化チタンからなるバ
リア層１０９及びチタンシリサイド層１１０を介して、
また第１層配線１２０と第２層配線１１１とは、チタン
層１０８、バリア層１０９及びチタンシリサイド層１１
０を介してそれぞれ接続されており、パッシベーション
膜１１２が第２層配線１１１上に形成されている。バリ
ア層１０９は、チタン膜をスパッタ法によりコンタクト
孔に形成した後ＴｉＣｌ4 とＮＨ3 とを用いるＣＶＤ法
により形成する。このＣＶＤ処理中、高濃度拡散層１０
２とのコンタクト部ではチタンシリサイド層１０７が形
成され良好なコンタクト抵抗を得ることができる。ま
た、コンタクト孔にシリコンを埋め込んだ後、層間絶縁
膜１０５上にチタンを形成し、熱処理を行う。
【０００６】しかしながら、Ｔｉ，Ｔａ等の金属元素で
はシリコンがシリサイドに変換される過程において金属
中にシリコンが拡散するという性質を有するので、上述
した従来の方法を用いると、層間絶縁膜及びコンタクト
部上に形成された金属層中にシリコンが拡散する結果、
コンタクト孔からシリサイド層がはみ出して成長するこ
とになる。上記MOSFETの場合、多結晶シリコンはシリサ
イドに変換されるが、チタン層中にシリコンが拡散する
ため層間絶縁膜１０５上にもチタンシリサイド層１１０
が成長する。したがって層間絶縁膜１０５上のチタンを
選択的に除去するとコンタクト孔よりはみでて成長した
チタンシリサイド１１０が残る。その後チタンシリサイ
ド１１０上にアルミニウムからなる第２層配線１１１を
形成し、所望のパターンに形成する。このように、上記
従来の方法を用いてチタンシリサイドを形成する場合、
層間絶縁膜１０５の表面に大きな凹凸が形成され、多層
配線の平坦化に対して大きな障害となる。特に半導体装
置の集積化が進みデザインルールが小さくなるのに伴っ
て表面に平坦化は重要となってきており、十分な平坦化
が得られないことが集積化の妨げとなっている。
はシリコンがシリサイドに変換される過程において金属
中にシリコンが拡散するという性質を有するので、上述
した従来の方法を用いると、層間絶縁膜及びコンタクト
部上に形成された金属層中にシリコンが拡散する結果、
コンタクト孔からシリサイド層がはみ出して成長するこ
とになる。上記MOSFETの場合、多結晶シリコンはシリサ
イドに変換されるが、チタン層中にシリコンが拡散する
ため層間絶縁膜１０５上にもチタンシリサイド層１１０
が成長する。したがって層間絶縁膜１０５上のチタンを
選択的に除去するとコンタクト孔よりはみでて成長した
チタンシリサイド１１０が残る。その後チタンシリサイ
ド１１０上にアルミニウムからなる第２層配線１１１を
形成し、所望のパターンに形成する。このように、上記
従来の方法を用いてチタンシリサイドを形成する場合、
層間絶縁膜１０５の表面に大きな凹凸が形成され、多層
配線の平坦化に対して大きな障害となる。特に半導体装
置の集積化が進みデザインルールが小さくなるのに伴っ
て表面に平坦化は重要となってきており、十分な平坦化
が得られないことが集積化の妨げとなっている。
【０００７】本発明は以上の問題点を解決するものであ
り、シリサイドの中でもチタンシリサイドのような低抵
抗のコンタクトを実現できる金属のシリサイドによって
層間絶縁膜に形成したコンタクト孔を埋めることがで
き、しかも層間絶縁膜の表面において低抵抗のシリサイ
ド層がコンタクト孔の外側に広がることがなく、したが
って平坦な多層配線を形成することができる半導体装置
の製造方法を提供することを目的とするものである。
り、シリサイドの中でもチタンシリサイドのような低抵
抗のコンタクトを実現できる金属のシリサイドによって
層間絶縁膜に形成したコンタクト孔を埋めることがで
き、しかも層間絶縁膜の表面において低抵抗のシリサイ
ド層がコンタクト孔の外側に広がることがなく、したが
って平坦な多層配線を形成することができる半導体装置
の製造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、層間絶縁膜に形成したコンタクト孔内の
導電層を介して半導体基板表面に形成した不純物拡散層
と上部配線層とを接続する半導体装置の製造方法におい
て、前記不純物拡散層上に前記層間絶縁膜を形成する工
程と、この層間絶縁膜に上部配線層とのコンタクト孔を
形成する工程と、上記コンタクト孔内にシリコン層を選
択的に形成する工程と、前記シリコン層と高融点金属の
化合物との気相反応によって上記コンタクト孔内のシリ
コン層を高融点金属シリサイド層に変換する工程と、こ
の高融点金属シリサイド層上に上部配線層を形成する工
程と、を具えることを特徴とするものである。
の製造方法は、層間絶縁膜に形成したコンタクト孔内の
導電層を介して半導体基板表面に形成した不純物拡散層
と上部配線層とを接続する半導体装置の製造方法におい
て、前記不純物拡散層上に前記層間絶縁膜を形成する工
程と、この層間絶縁膜に上部配線層とのコンタクト孔を
形成する工程と、上記コンタクト孔内にシリコン層を選
択的に形成する工程と、前記シリコン層と高融点金属の
化合物との気相反応によって上記コンタクト孔内のシリ
コン層を高融点金属シリサイド層に変換する工程と、こ
の高融点金属シリサイド層上に上部配線層を形成する工
程と、を具えることを特徴とするものである。
【０００９】
【作用】シリコン層上にＴｉ，Ｔａ等の金属層を形成し
てシリサイド層を形成する場合、上記金属中にシリコン
が拡散していくためにシリサイド層がコンタクト孔の上
およびそれを越えて層間絶縁膜の上にも成長するが、本
発明の半導体装置の製造方法では、高融点金属の化合物
とシリコン層との気相反応によってシリコン層をシリサ
イド層に変換するものであるから、シリサイド層が層間
絶縁膜の上まで形成されることはなく、コンタクト孔内
に埋め込まれたシリコンのみを選択的に低抵抗のシリサ
イドを形成することができる。したがって、高アスペク
ト比のコンタクト孔に低抵抗のシリサイドを埋め込むこ
とができるだけでなく、コンタクト孔の深さが異なる場
合にも同様に埋め込むことができるので、微細な加工ル
ールによる多層配線においても良好な配線接続を行うこ
とができ、したがって高速の信号伝達速度を維持しなが
ら、高信頼の配線を構築することができる。
てシリサイド層を形成する場合、上記金属中にシリコン
が拡散していくためにシリサイド層がコンタクト孔の上
およびそれを越えて層間絶縁膜の上にも成長するが、本
発明の半導体装置の製造方法では、高融点金属の化合物
とシリコン層との気相反応によってシリコン層をシリサ
イド層に変換するものであるから、シリサイド層が層間
絶縁膜の上まで形成されることはなく、コンタクト孔内
に埋め込まれたシリコンのみを選択的に低抵抗のシリサ
イドを形成することができる。したがって、高アスペク
ト比のコンタクト孔に低抵抗のシリサイドを埋め込むこ
とができるだけでなく、コンタクト孔の深さが異なる場
合にも同様に埋め込むことができるので、微細な加工ル
ールによる多層配線においても良好な配線接続を行うこ
とができ、したがって高速の信号伝達速度を維持しなが
ら、高信頼の配線を構築することができる。
【００１０】
【実施例】本発明による半導体装置の製造方法の一実施
例を図面を参照して詳細に説明する。図２は、本発明に
よる半導体装置の製造方法により得られるMOSFETの断面
模式図を示すものである。このMOSFETは半導体基板１
と、その上に形成され、ソース及びドレインを構成する
高濃度拡散層２と、ゲート電極３と、ゲート絶縁膜４
と、素子分離絶縁膜６とを具え、高濃度拡散層２と第２
層配線１２とは、チタンシリサイド層７、窒化チタンか
らなるバリア層９及びチタンシリサイド層１１を介し
て、また第１層配線２０と第２層配線１２とは、チタン
層８、バリア層９及びチタンシリサイド層１１を介して
それぞれ接続されており、パッシベーション膜１３が第
２層配線１２上に形成されている。本発明の製造方法に
よれば、高濃度拡散層２と第２配線１２とはコンタクト
孔に埋め込まれたチタンシリサイド層１１を介して接続
されるのでコンタクト抵抗を低くすることができるとと
もにこのチタンシリサイド層はコンタクト孔内部にのみ
存在し、層間絶縁膜５の表面に上には突出しないので平
坦化が図られる。
例を図面を参照して詳細に説明する。図２は、本発明に
よる半導体装置の製造方法により得られるMOSFETの断面
模式図を示すものである。このMOSFETは半導体基板１
と、その上に形成され、ソース及びドレインを構成する
高濃度拡散層２と、ゲート電極３と、ゲート絶縁膜４
と、素子分離絶縁膜６とを具え、高濃度拡散層２と第２
層配線１２とは、チタンシリサイド層７、窒化チタンか
らなるバリア層９及びチタンシリサイド層１１を介し
て、また第１層配線２０と第２層配線１２とは、チタン
層８、バリア層９及びチタンシリサイド層１１を介して
それぞれ接続されており、パッシベーション膜１３が第
２層配線１２上に形成されている。本発明の製造方法に
よれば、高濃度拡散層２と第２配線１２とはコンタクト
孔に埋め込まれたチタンシリサイド層１１を介して接続
されるのでコンタクト抵抗を低くすることができるとと
もにこのチタンシリサイド層はコンタクト孔内部にのみ
存在し、層間絶縁膜５の表面に上には突出しないので平
坦化が図られる。
【００１１】図３は、本発明の半導体装置の製造方法の
一実施例の順次の工程を示す断面図である。以下、工程
を詳細に説明する。まず、図３ａに示すように半導体基
板１の表面にソース及びドレイン領域を構成する高濃度
拡散層２を形成し、半導体基板の表面にはゲート電極３
と、ゲート絶縁膜４と、素子分離絶縁膜６とを形成した
MOSFETとし、素子分離絶縁膜６の上には第１層配線２０
を形成し、次に二酸化シリコンからなる層間絶縁膜５を
形成した後、パターニングしてソース及びドレイン領域
となる高濃度拡散層２および第１層配線２０に対するコ
ンタクト孔を形成する。さらに、第１層配線２０上にチ
タン層８、高濃度拡散層２の上にはチタンシリサイド層
７をそれぞれ形成した後層間絶縁膜５、チタン層８及び
チタンシリサイド７の表面にＴｉＮからなるバリア層９
を形成する。次に、２％のジクロルシランを含む水素雰
囲気中において、８００℃の成膜温度および５．５Torr
の成膜圧力の条件の下でシリコン層１０をコンタクト孔
が埋め込まれるまで堆積形成した後、エッチバックによ
り層間膜表面を露出させた状態を図３ｂに示す。このよ
うな方法を用いれば、コンタクト孔の深さが異なってい
ても同じようにシリコン層１０を埋め込むことができ
る。次に、ウエファを気相チャンバ内に導入し、ＴｉＣ
ｌ4 を入れたガスバブラにＡｒをキャリアガスとしてバ
ブリングして発生させたＴｉＣｌ4 ガスを気相チャンバ
に供給する。ガスバブラの温度は４０℃に保持し、Ｔｉ
Ｃｌ4 の分圧が１５m Torrになるように流量を設定す
る。さらに、気相チャンバにはキャリアガスとして水素
ガスを導入して全圧力が１Torrとなるように調整した。
気相チャンバに入れたウエファを８００℃に加熱し、約
３０分間に亘ってＴｉＣｌ4 ガスを供給することによっ
てシリコン層１０とＴｉＣｌ4 ガスとの気相反応が行わ
れ、図３ｃに示すようにコンタクト孔内のシリコン層１
０をチタンシリサイド層１１に変換することができる。
この際、シリコン層１０の下地にはＴｉＮからなるバリ
ア層９が形成されているので、半導体基板１が損傷を受
けることはない。また、この気相反応中に発生する塩素
ガスはキャリヤガスによって気相チャンバから排出され
ることになる。次に、図３ｄに示すようにチタンシリサ
イド層１１及びバリア層９表面にアルミニウムからなる
金属層を堆積し、パターニングして第２層配線１２を形
成し、さらにその上にパッシベーション膜１３を形成す
る。
一実施例の順次の工程を示す断面図である。以下、工程
を詳細に説明する。まず、図３ａに示すように半導体基
板１の表面にソース及びドレイン領域を構成する高濃度
拡散層２を形成し、半導体基板の表面にはゲート電極３
と、ゲート絶縁膜４と、素子分離絶縁膜６とを形成した
MOSFETとし、素子分離絶縁膜６の上には第１層配線２０
を形成し、次に二酸化シリコンからなる層間絶縁膜５を
形成した後、パターニングしてソース及びドレイン領域
となる高濃度拡散層２および第１層配線２０に対するコ
ンタクト孔を形成する。さらに、第１層配線２０上にチ
タン層８、高濃度拡散層２の上にはチタンシリサイド層
７をそれぞれ形成した後層間絶縁膜５、チタン層８及び
チタンシリサイド７の表面にＴｉＮからなるバリア層９
を形成する。次に、２％のジクロルシランを含む水素雰
囲気中において、８００℃の成膜温度および５．５Torr
の成膜圧力の条件の下でシリコン層１０をコンタクト孔
が埋め込まれるまで堆積形成した後、エッチバックによ
り層間膜表面を露出させた状態を図３ｂに示す。このよ
うな方法を用いれば、コンタクト孔の深さが異なってい
ても同じようにシリコン層１０を埋め込むことができ
る。次に、ウエファを気相チャンバ内に導入し、ＴｉＣ
ｌ4 を入れたガスバブラにＡｒをキャリアガスとしてバ
ブリングして発生させたＴｉＣｌ4 ガスを気相チャンバ
に供給する。ガスバブラの温度は４０℃に保持し、Ｔｉ
Ｃｌ4 の分圧が１５m Torrになるように流量を設定す
る。さらに、気相チャンバにはキャリアガスとして水素
ガスを導入して全圧力が１Torrとなるように調整した。
気相チャンバに入れたウエファを８００℃に加熱し、約
３０分間に亘ってＴｉＣｌ4 ガスを供給することによっ
てシリコン層１０とＴｉＣｌ4 ガスとの気相反応が行わ
れ、図３ｃに示すようにコンタクト孔内のシリコン層１
０をチタンシリサイド層１１に変換することができる。
この際、シリコン層１０の下地にはＴｉＮからなるバリ
ア層９が形成されているので、半導体基板１が損傷を受
けることはない。また、この気相反応中に発生する塩素
ガスはキャリヤガスによって気相チャンバから排出され
ることになる。次に、図３ｄに示すようにチタンシリサ
イド層１１及びバリア層９表面にアルミニウムからなる
金属層を堆積し、パターニングして第２層配線１２を形
成し、さらにその上にパッシベーション膜１３を形成す
る。
【００１２】以上の工程により得られるMOSFETでは、チ
タンシリサイドが層間絶縁膜上に成長することがないの
で、平坦な第２層配線を形成できる。また、シリコン層
の下地としてＴｉＮからなるバリア層を予め形成してい
るので、安定な結晶構造を得ることができる。
タンシリサイドが層間絶縁膜上に成長することがないの
で、平坦な第２層配線を形成できる。また、シリコン層
の下地としてＴｉＮからなるバリア層を予め形成してい
るので、安定な結晶構造を得ることができる。
【００１３】上記実施例では、高融点金属シリサイドと
してチタンシリサイドを用いた場合について説明した
が、チタンの代わりにＴａ，Ｚｒ，Ｈｆ，Ｎｂ，Ｖから
選ばれた金属を含む高融点金属シリサイドを用いても同
様の効果を得ることができる。
してチタンシリサイドを用いた場合について説明した
が、チタンの代わりにＴａ，Ｚｒ，Ｈｆ，Ｎｂ，Ｖから
選ばれた金属を含む高融点金属シリサイドを用いても同
様の効果を得ることができる。
【００１４】本発明による半導体装置の製造方法の他の
実施例を図面を参照して詳細に説明する。なお、得られ
るMOSFETと同様の構造である。図４ａ〜ｆは、本発明の
半導体装置の製造方法の他の実施例の順次の工程を示す
断面図である。まず、半導体基板１と、その上に形成さ
れ、、ソース及びドレイン領域を構成する高濃度拡散層
２と、ゲート電極３と、ゲート絶縁膜４と、素子分離絶
縁膜６とを具えるMOSFET上に第１層配線２０を形成し、
次に二酸化シリコンからなる層間絶縁膜５を形成した
後、層間絶縁膜５をパターニングして、高濃度拡散層２
および第１層配線２０に対するコンタクト孔を選択的に
形成する。第１層配線２０の上にチタン層８を形成し、
高濃度拡散層２の上にチタンシリサイド層７を形成した
後層間絶縁膜５、チタン層８及びチタンシリサイド７の
表面にＴｉＮからなるバリア層９を形成した状態を図４
ａに示す。次に、気相成長チャンバ内に導入し、２％の
ジクロルシランを含む水素雰囲気中において成膜温度を
８００℃、成膜圧力を５．５Torrの条件の下でシリコン
をコンタクト孔の半ばまで埋め込んでシリコン層２１を
形成した状態を図４ｂに示す。次に、ウエファを気相反
応チャンバ内に導入し、４０℃に保持されたガスバブラ
に収容したＴｉＣｌ4 をＡｒによりバブリングして気相
反応チャンバに供給する。このときＴｉＣｌ4 による分
圧が１５mm Torr になるように流量を設定し、さらに水
素ガスを導入して全圧力が１Torrとなるように調整し
た。ウエファを８００℃に加熱し、約１５分間処理を行
うことにより、シリコン層２１とＴｉＣｌ 4 ガスとの気
相反応が行われ、シリコン層２１をチタンシリサイド層
２２に変換した様子を図４ｃに示す。この場合、シリコ
ン層２１の下地にはチタンシリサイド層７及びＴｉＮか
らなるバリア層９又はチタン層８及びバリア層９が形成
されているので、第１層配線２０又は高濃度拡散層２が
損傷を受けることはない。上述したようにシリコン層２
１とＴｉＣｌ4 ガスとの気相反応の際には塩素ガスが発
生し、これがチタンシリサイド層２２の内部に混入する
ことになる。この塩素ガスを除くために水素ラジカルを
用いて表面処理を行う。図５は、この表面処理を行うの
に用いる表面処理装置を示すものであるが、本例ではこ
の装置はシリコン層２１を成膜するための気相成長チャ
ンバおよびシリコン層をシリサイド層２２に変換するた
めの気相反応チャンバとしても使用するものである。す
なわち、上述した気相成長チャンバおよび気相反応チャ
ンバを兼用するものであるが、説明の便宜上表面処理装
置と呼ぶことにする。この表面処理装置はウェファ２０
７を載置するための加熱台２０８を有している。また、
コンタクト孔内にシリコン層を形成するためのモノシラ
ンガスを配管２０２を通じてノズル２０６から成膜室２
１０中に供給する。また気相反応を行うためのＴｉＣｌ
4 ガスは、配管２０１を通じてノズル２０６から成膜室
２１０中に同様に供給する。また、キャリアガスとして
作用する水素ガスは配管２０３を通じて成膜室２１０に
供給する。この配管２０３の周囲にはコイル２０９を配
置し、このコイルに４００Ｗ、１３．５６ＭＨｚの高周
波を供給することにより水素を水素ラジカルとすること
ができる。すなわち、キャリアガスとしての水素ガスと
表面処理用として水素ラジカルを選択的に成膜室２１０
内に供給できるように構成してある。成膜室２１０の内
部はターボポンプ２０４及びロータリポンプ２０５によ
り排気できるように構成する。上述した表面処理を行う
場合には、コイル２０９に４００Ｗ、１３．５６ＭＨｚ
の高周波を供給することによって発生させた水素ラジカ
ルを成膜室２１０に供給して７００℃に加熱されたウエ
ファに作用させて処理する結果、シリサイド中に混入す
る塩素を０．０１％以下に減少させることができる。次
にウエファを図５に示す成膜室２１０内に入れたままで
図４ｂで示した工程と同様にシリコン層２３を形成し
（図４ｄ）、図４ｃの工程と同様にシリコン層２３をチ
タンシリサイド層２４に変換し、その後上述した水素ラ
ジカルにより表面処理を再び行う。次に、チタンシリサ
イド層１１及びバリア層９表面にアルミニウムからなる
金属層を堆積し、パターニングして第２層配線１２を形
成し（図４ｅ）、その後パッシベーション膜１３を形成
する（図４ｆ）。
実施例を図面を参照して詳細に説明する。なお、得られ
るMOSFETと同様の構造である。図４ａ〜ｆは、本発明の
半導体装置の製造方法の他の実施例の順次の工程を示す
断面図である。まず、半導体基板１と、その上に形成さ
れ、、ソース及びドレイン領域を構成する高濃度拡散層
２と、ゲート電極３と、ゲート絶縁膜４と、素子分離絶
縁膜６とを具えるMOSFET上に第１層配線２０を形成し、
次に二酸化シリコンからなる層間絶縁膜５を形成した
後、層間絶縁膜５をパターニングして、高濃度拡散層２
および第１層配線２０に対するコンタクト孔を選択的に
形成する。第１層配線２０の上にチタン層８を形成し、
高濃度拡散層２の上にチタンシリサイド層７を形成した
後層間絶縁膜５、チタン層８及びチタンシリサイド７の
表面にＴｉＮからなるバリア層９を形成した状態を図４
ａに示す。次に、気相成長チャンバ内に導入し、２％の
ジクロルシランを含む水素雰囲気中において成膜温度を
８００℃、成膜圧力を５．５Torrの条件の下でシリコン
をコンタクト孔の半ばまで埋め込んでシリコン層２１を
形成した状態を図４ｂに示す。次に、ウエファを気相反
応チャンバ内に導入し、４０℃に保持されたガスバブラ
に収容したＴｉＣｌ4 をＡｒによりバブリングして気相
反応チャンバに供給する。このときＴｉＣｌ4 による分
圧が１５mm Torr になるように流量を設定し、さらに水
素ガスを導入して全圧力が１Torrとなるように調整し
た。ウエファを８００℃に加熱し、約１５分間処理を行
うことにより、シリコン層２１とＴｉＣｌ 4 ガスとの気
相反応が行われ、シリコン層２１をチタンシリサイド層
２２に変換した様子を図４ｃに示す。この場合、シリコ
ン層２１の下地にはチタンシリサイド層７及びＴｉＮか
らなるバリア層９又はチタン層８及びバリア層９が形成
されているので、第１層配線２０又は高濃度拡散層２が
損傷を受けることはない。上述したようにシリコン層２
１とＴｉＣｌ4 ガスとの気相反応の際には塩素ガスが発
生し、これがチタンシリサイド層２２の内部に混入する
ことになる。この塩素ガスを除くために水素ラジカルを
用いて表面処理を行う。図５は、この表面処理を行うの
に用いる表面処理装置を示すものであるが、本例ではこ
の装置はシリコン層２１を成膜するための気相成長チャ
ンバおよびシリコン層をシリサイド層２２に変換するた
めの気相反応チャンバとしても使用するものである。す
なわち、上述した気相成長チャンバおよび気相反応チャ
ンバを兼用するものであるが、説明の便宜上表面処理装
置と呼ぶことにする。この表面処理装置はウェファ２０
７を載置するための加熱台２０８を有している。また、
コンタクト孔内にシリコン層を形成するためのモノシラ
ンガスを配管２０２を通じてノズル２０６から成膜室２
１０中に供給する。また気相反応を行うためのＴｉＣｌ
4 ガスは、配管２０１を通じてノズル２０６から成膜室
２１０中に同様に供給する。また、キャリアガスとして
作用する水素ガスは配管２０３を通じて成膜室２１０に
供給する。この配管２０３の周囲にはコイル２０９を配
置し、このコイルに４００Ｗ、１３．５６ＭＨｚの高周
波を供給することにより水素を水素ラジカルとすること
ができる。すなわち、キャリアガスとしての水素ガスと
表面処理用として水素ラジカルを選択的に成膜室２１０
内に供給できるように構成してある。成膜室２１０の内
部はターボポンプ２０４及びロータリポンプ２０５によ
り排気できるように構成する。上述した表面処理を行う
場合には、コイル２０９に４００Ｗ、１３．５６ＭＨｚ
の高周波を供給することによって発生させた水素ラジカ
ルを成膜室２１０に供給して７００℃に加熱されたウエ
ファに作用させて処理する結果、シリサイド中に混入す
る塩素を０．０１％以下に減少させることができる。次
にウエファを図５に示す成膜室２１０内に入れたままで
図４ｂで示した工程と同様にシリコン層２３を形成し
（図４ｄ）、図４ｃの工程と同様にシリコン層２３をチ
タンシリサイド層２４に変換し、その後上述した水素ラ
ジカルにより表面処理を再び行う。次に、チタンシリサ
イド層１１及びバリア層９表面にアルミニウムからなる
金属層を堆積し、パターニングして第２層配線１２を形
成し（図４ｅ）、その後パッシベーション膜１３を形成
する（図４ｆ）。
【００１５】以上の工程により得られるMOSFETでは、チ
タンシリサイドが層間絶縁膜上に成長することがないの
で、平坦な第２層配線を形成できる。また、シリコン層
の下地としてＴｉＮからなるバリア層を予め形成してい
るので、安定な結晶構造を得ることができる。この場
合、シリコン層を完全に埋め込まずに形成した後、シリ
コン化合物も加えて気相中から供給することにより、コ
ンタクト孔内にシリコンを規則正しく形成し、良好な埋
め込み形状を得ることができる。
タンシリサイドが層間絶縁膜上に成長することがないの
で、平坦な第２層配線を形成できる。また、シリコン層
の下地としてＴｉＮからなるバリア層を予め形成してい
るので、安定な結晶構造を得ることができる。この場
合、シリコン層を完全に埋め込まずに形成した後、シリ
コン化合物も加えて気相中から供給することにより、コ
ンタクト孔内にシリコンを規則正しく形成し、良好な埋
め込み形状を得ることができる。
【００１６】さらに、上述した実施例では、シリコン層
を形成し、金属シリサイド層に変換した後、水素ラジカ
ルによる表面処理を行う工程を繰り返すことにより、高
融点金属シリサイド中に残存する塩素の量を著しく低減
することができ、安定した特性を有する半導体装置を製
造することができる。
を形成し、金属シリサイド層に変換した後、水素ラジカ
ルによる表面処理を行う工程を繰り返すことにより、高
融点金属シリサイド中に残存する塩素の量を著しく低減
することができ、安定した特性を有する半導体装置を製
造することができる。
【００１７】また、上述した第２の実施例においても、
高融点金属シリサイドとしてチタンシリサイドを用いた
場合について説明したが、チタンの代わりにＴａ，Ｚ
ｒ，Ｈｆ，Ｎｂ，Ｖから選ばれた金属を含む高融点シリ
サイドを用いても同様の効果を得ることができる。さら
に、上述した第２の実施例ではコンタクト孔内のシリコ
ン層２１の形成、シリサイド層２２への変換および水素
ラジカルによる表面処理を２回繰り返したが、３回以上
繰り返しても良い。
高融点金属シリサイドとしてチタンシリサイドを用いた
場合について説明したが、チタンの代わりにＴａ，Ｚ
ｒ，Ｈｆ，Ｎｂ，Ｖから選ばれた金属を含む高融点シリ
サイドを用いても同様の効果を得ることができる。さら
に、上述した第２の実施例ではコンタクト孔内のシリコ
ン層２１の形成、シリサイド層２２への変換および水素
ラジカルによる表面処理を２回繰り返したが、３回以上
繰り返しても良い。
【００１８】
【発明の効果】従来の半導体装置の製造方法において
は、シリコン層上にＴｉ，Ｔａ等の金属層を形成してシ
リサイド層を形成する場合、上記金属中にシリコンが拡
散していくためにシリサイド層がコンタクト孔の上にも
成長し、平坦化が阻害されるが、本発明による半導体装
置の製造方法によれば、コンタクト孔内に形成したシリ
コン層と高融点金属の化合物との気相反応によってシリ
サイド層形成するようにしたので、シリサイド層がコン
タクト孔上や層間絶縁膜の上にまで成長することがな
く、コンタクト孔内に埋め込まれたシリコンのみを選択
的に低抵抗のシリサイドに変換することができる。した
がって、高アスペクト比のコンタクト孔に低抵抗のシリ
サイドを埋め込むことができるだけでなく、コンタクト
孔の深さが異なる場合にも同様に埋め込むことができる
ので、微細な加工ルールによる多層配線においても良好
な配線接続を行うことができ、したがって高速の信号伝
達速度を維持しながら、高信頼度の配線を構築すること
ができるという効果を有する。
は、シリコン層上にＴｉ，Ｔａ等の金属層を形成してシ
リサイド層を形成する場合、上記金属中にシリコンが拡
散していくためにシリサイド層がコンタクト孔の上にも
成長し、平坦化が阻害されるが、本発明による半導体装
置の製造方法によれば、コンタクト孔内に形成したシリ
コン層と高融点金属の化合物との気相反応によってシリ
サイド層形成するようにしたので、シリサイド層がコン
タクト孔上や層間絶縁膜の上にまで成長することがな
く、コンタクト孔内に埋め込まれたシリコンのみを選択
的に低抵抗のシリサイドに変換することができる。した
がって、高アスペクト比のコンタクト孔に低抵抗のシリ
サイドを埋め込むことができるだけでなく、コンタクト
孔の深さが異なる場合にも同様に埋め込むことができる
ので、微細な加工ルールによる多層配線においても良好
な配線接続を行うことができ、したがって高速の信号伝
達速度を維持しながら、高信頼度の配線を構築すること
ができるという効果を有する。
【図１】従来の半導体装置の製造方法によって得られる
MOSFETを模式的に示す断面図である。
MOSFETを模式的に示す断面図である。
【図２】本発明の工程により得られるMOSFETを模式的に
示す断面図である。
示す断面図である。
【図３】図３ａ〜ｄは本発明による半導体装置の製造方
法の一実施例の順次の工程を示す断面図である。
法の一実施例の順次の工程を示す断面図である。
【図４】図４ａ〜ｆは本発明による半導体装置の製造方
法の他の実施例の順次の工程を示す断面図である。
法の他の実施例の順次の工程を示す断面図である。
【図５】本発明による図４に示す半導体装置の製造方法
を実施するのに用いる表面処理及びシリコン成膜装置を
模式的に示す線図である。
を実施するのに用いる表面処理及びシリコン成膜装置を
模式的に示す線図である。
１ 半導体基板 ２ 高濃度拡散層 ３ ゲート電極 ４ ゲート絶縁膜 ５ 層間絶縁膜 ６ 素子分離絶縁膜 ７，１１，２２，２４ チタンシリサイド層 ８ チタン層 ９ バリア層 １２ 第２層配線 １３ パーペッション層 ２０ 第１層配線 ２１，２３ シリコン層
Claims (3)
- 【請求項１】 層間絶縁膜に形成したコンタクト孔内の
導電層を介して半導体基板に形成した不純物拡散層と上
部配線層とを接続するようにした半導体装置を製造する
に当たり、 前記不純物拡散層上に前記層間絶縁膜を形成する工程
と、 この層間絶縁膜に上部配線層とのコンタクト孔を形成す
る工程と、 上記コンタクト孔内にシリコン層を選択的に形成する工
程と、 前記シリコン層と高融点金属を含む化合物との気相反応
により上記シリコン層を高融点金属シリサイド層に変換
する工程と、 上記高融点金属シリサイド層上に上記上部配線層を形成
する工程と、 を具えることを特徴とする半導体装置の製造方法。 - 【請求項２】 上記コンタクト孔内にシリコン層を形成
する工程の前に、上記コンタクト孔底部に高融点金属又
はその化合物からなる導電層を形成する工程を有するこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 上記高融点金属としてＴｉ，Ｔａ，Ｚ
ｒ，Ｈｆ，Ｎｂ，Ｖから選ばれた金属を用いることを特
徴とする請求項１又は２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15348693A JPH0729850A (ja) | 1993-06-24 | 1993-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15348693A JPH0729850A (ja) | 1993-06-24 | 1993-06-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0729850A true JPH0729850A (ja) | 1995-01-31 |
Family
ID=15563629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15348693A Pending JPH0729850A (ja) | 1993-06-24 | 1993-06-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729850A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346063B1 (ko) * | 1998-11-16 | 2002-07-24 | 샤프 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US6610578B2 (en) | 1997-07-11 | 2003-08-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods of manufacturing bipolar transistors for use at radio frequencies |
| KR100433491B1 (ko) * | 2002-06-25 | 2004-05-31 | 동부전자 주식회사 | 반도체 소자의 제조방법 |
-
1993
- 1993-06-24 JP JP15348693A patent/JPH0729850A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610578B2 (en) | 1997-07-11 | 2003-08-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods of manufacturing bipolar transistors for use at radio frequencies |
| KR100346063B1 (ko) * | 1998-11-16 | 2002-07-24 | 샤프 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| KR100433491B1 (ko) * | 2002-06-25 | 2004-05-31 | 동부전자 주식회사 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7494917B2 (en) | Method for forming an electrical interconnection providing improved surface morphology of tungsten | |
| JP2002141348A (ja) | 成膜方法、半導体装置の製造方法、および成膜装置 | |
| US6372643B1 (en) | Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| US6696368B2 (en) | Titanium boronitride layer for high aspect ratio semiconductor devices | |
| JPH10199881A (ja) | 半導体装置の製造方法 | |
| US20050186787A1 (en) | Semiconductor devices and methods to form a contact in a semiconductor device | |
| JP2003142425A (ja) | 成膜方法 | |
| US5607878A (en) | Contact plug forming method | |
| JPH0729850A (ja) | 半導体装置の製造方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| KR100745066B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| US20010016416A1 (en) | Method for fabricating contact plug | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JPH0685081A (ja) | 半導体装置およびその製造方法 | |
| JPH06104207A (ja) | 半導体装置の製造方法 | |
| JPH01298717A (ja) | 半導体装置の製造方法 | |
| KR950005260B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP2606080B2 (ja) | 半導体装置の製造方法 |