JPH0730108A

JPH0730108A - Ｍｉｓ型半導体装置及びその製造方法

Info

Publication number: JPH0730108A
Application number: JP5168191A
Authority: JP
Inventors: Kazuo Tanaka; 和雄田中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1993-07-07
Filing date: 1993-07-07
Publication date: 1995-01-31

Abstract

(57)【要約】（修正有）【目的】ＭＩＳ型半導体装置に於て、ポリサイドゲート
電極中のＮ型不純物とＰ形不純物の相互拡散を抑え、安
定したＰ型、Ｎ型多結晶シリコンをもつポリサイドゲー
ト電極を構成できる技術を提供する。【構成】ポリサイドゲート電極、配線中に窒素を導入さ
せたり、ポリシリコン層３０６とシリサイド層３０７間
に窒素を含む金属化合物層３２２を設けることによっ
て、引き続いて行われる熱処理によってもドーパント不
純物の異常な拡散や増速拡散を防止する。【効果】不純物導入後の熱処理温度及び時間に余裕があ
り、不純物導入時に形成される結晶欠陥を十分回復でき
るため、素子の信頼性が向上する。また、導入した不純
物のイオン化率を高め、ポリシリコン層とシリサイド層
との接触抵抗が下がり、最大動作速度が向上する。また
ＮｃｈＭＯＳトランジスタとＰｃｈＭＯＳトランジスタ
間をポリサイド構造のまま接続でき集積度が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＩＳ型半導体装置お
よび、その製造方法に関するものである。特に、ゲート
配線の構造を改良した半導体装置に関する。

【０００２】

【従来の技術】従来より、ＭＩＳ形トランジスタのゲー
ト電極及び配線の構造として、ゲート酸化膜の上にポリ
シリコン層と金属シリコン化合物であるシリサイド層と
が積層された、ポリサイドゲートが知られている。この
様なポリサイドの形成方法については、例えば「月刊Se
miconductor World」プレスジャーナル社１９８７年１
２月１３９〜１４８頁に記載されている。また、このポ
リサイド電極は酸化後シリサイドが剥離してしまうとい
う問題点を有していた。これを解決する方法としては、
例えば特開昭６１−１８１１５０、特開昭６１−２５１
１７０に開示されているように、燐、硼素、砒素等のド
ーパント不純物をシリサイド表面からイオン注入法等を
用いて導入することによりストレスを緩和し、シリサイ
ド膜とポリシリコン膜との密着性を向上させることがで
き現在では広くＬＳＩの電極及び配線構造として用いら
れている。

【０００３】図６に、従来のＭＩＳ型半導体装置の製造
方法及び構造をゲート酸化工程以降について概略を示
す。

【０００４】Ｎ型、比抵抗１０〜２０Ωｃｍのシリ
コン基板１０１上に、ゲート酸化膜１０２を１０００℃
Ｏ₂ 雰囲気中で２０ｎｍ形成させたのち、ゲート
電極層１０８）として例えば、多結晶シリコン層１０
７をＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｕｒＤｅｐｏ
ｓｉｔｉｏｎ）法によって２００ｎｍ堆積させた後、Ｗ
Ｓｉ₂（タングステンシリサイド）層１０３をスパッタ
法によって３００ｎｍ堆積させる。この時のタングス
テンとシリコンの組成比は必ずしも２というわけではな
く様々な組成比を取り得る。この後、燐イオン１１１を
イオン注入法によって３０ＫｅＶのエネルギーで５×
１０¹⁵個／ｃｍ²注入させる（図６（ａ））。

【０００５】ついで、ポジレジストを用いたフォトリソ
グラフィーによって所望のパターニングをし、ドライエ
ッチングによってゲート電極層１０８をエッチングす
る（図６（ｂ））。ドライエッチングはＣＦ₄ガスを
用い圧力０．８ｍＴｏｒｒ雰囲気中、１５０Ｗのパワ
ーで約６０秒行う。

【０００６】さらに、９００℃ 水蒸気雰囲気中で３０
分間酸化し、ゲート電極層２０８の周囲に約２０００∂
の酸化シリコン膜を形成させる。

【０００７】こののちＭＯＳトランジスターのソー
ス、ドレインとなる部分をポジレジストをもちいたフォ
トリソグラフィーによって、開孔した後、イオン化砒素
を９×１０¹⁵個／ｃｍ²イオン注入する（図６
（ｃ））。

【０００８】この後、酸化シリコン膜を、たとえばＣＶ
Ｄ法によって堆積させたのち、コンタクト孔をフォトリ
ソグラフイー、およびドライエッチングによって開孔
し、配線金属例えばＡｌを蒸着し、配線金属をフォト
リソグラフイー、およびドライエッチングして、配
線に必要な部分をのこす（図６（ｄ））。

【０００９】以上従来のＭＩＳ型半導体装置の製造方法
の概略をしめした。

【００１０】さらに、素子の微細化の進展にともないト
ランジスタ性能を決めるゲート電極幅の微細化とともに
ゲート電極層の厚さの低減化も進められてきている。ま
た、ポリサイド電極層中のポリシリコンの導電タイプに
ついても、従来はＮチャネルＭＯＳトランジスタ、Ｐチ
ャネルＭＯＳトランジスタ共ポリシリコン中はｎ型であ
ったが、素子性能を向上させるためにＮチャネルトラン
ジスタの電極タイプとしてｎ型ポリシリコンを持つポリ
サイド電極、Ｐチャネルトランジスタの電極タイプとし
てｐ型ポリシリコンをもつポリサイド電極が必要とされ
る。

【００１１】図７は、別の従来の半導体装置の平面図の
一部をしめしたものである。

【００１２】半導体基板上に、素子の活性領域２０２と
厚い酸化膜でおおわれた素子の分離領域２０３が形成さ
れており、素子の活性領域上にはゲート酸化膜が形成さ
れている。このゲート酸化膜の上部には多結晶シリコン
層とタングステンシリサイド層とからなるポリサイド層
がゲート電極層２０１としてパターニングされている。
このタングステンポリサイド層からなるゲート電極層
２０１は、ＮチャネルＭＯＳトランジスタ部２０４とＰ
チャネルＭＯＳトランジスタ部２０５のゲート電極層を
共有しており、例えば図７のような相補型ＭＯＳインバ
ーターを形成している。Ｎチャネルトランジスタ部分２
０４にはソース、ドレイン領域を形成するためにＮ型不
純物を領域２０６中に導入する。この時同時にタング
ステンポリサイド中にもＮ型不純物が導入される。この
Ｎ型不純物の濃度は通常１×１０²⁰個／ｃｍ³以上の
燐、または砒素が含まれている。

【００１３】同様に、Ｐチャネルトランジスタ部分２０
５にはソース、ドレイン領域を形成するためにＰ型不純
物を領域２０７中に導入する。このとき、Ｐ型不純物は
多結晶シリコン中にも導入される。このＰ型不純物の
濃度は１×１０²⁰個／ｃｍ^-3程度のホウ素が含まれてい
る。このように、ソース、ドレイン及び、ゲート電極層
への不純物の導入はゲート電極層に対して自己整合的に
行なわれるために、ＮチャネルＭＯＳトランジスタのゲ
ート電極層中にはＮ型不純物が、ＰチャネルＭＯＳトラ
ンジスターのゲート電極層中にはＰ型不純物が導入され
る（図７（ａ））。

【００１４】この後、導入された不純物を電気的に活性
化させる為に９５０度２０分程度不活性ガス雰囲気中で
熱処理を行なう。層間絶縁膜を形成した後、配線層であ
るアルミニウム２０９を接続孔２０８を介して多結晶シ
リコンと接続させていた（図７（ｂ））。

【００１５】以上従来のＭＩＳ型半導体装置の製造方法
の概略を２例しめした。

【００１６】

【発明が解決しようとする課題】従来の半導体装置で
は、前記従来例のようにゲート電極層として、ポリサイ
ド電極として多結晶シリコンとタングステンポリサイド
を用いている。しかし、Ｐ型ＭＯＳトランジスタのゲー
ト電極層を３価の不純物原子、たとえばほう素を用いて
多結晶シリコンからなる電極層を形成させた場合、ほう
素は多結晶シリコン中の結晶粒界を介して単結晶中より
も３倍から５倍程度早く拡散するため、ほう素は燐の場
合よりは早くゲート絶縁膜に到達してしまう。しかも、
ほう素は絶縁膜中を迅速に拡散してしまうため。微細化
されたトランジスタのゲート酸化膜中を容易に通り抜け
てしきい値電圧を変化させたり、ほう素が絶縁膜中でク
ラスター化してしまい絶縁膜の機能を失ってしまう、い
わゆる突き抜け現象を起こしてしまうという問題点を有
していた。たとえば、前記実施例で９５０℃の熱処理を
行なうと導入させたほう素がゲート酸化膜を若干突き抜
けるために、ＭＯＳトランジスタのしきい値電圧が０．
１から１ボルト以上も変動してしまっていた。特開平１
−２５１７５７には、上記突き抜けを回避する一方法が
開示されている。しかし、多結晶シリコン間に絶縁膜で
あるシリコン窒化膜を介在させるとゲート電極部に新た
な容量を作ることになってしまいデバイスの高速化の妨
げになる。

【００１７】さらにポリサイド電極の場合、多結晶シリ
コンとタングステンシリサイド間の偏析係数はタングス
テンシリサイドの方が３倍程度大きいため、多結晶シリ
コン中の不純物はタングステンシリサイド中へより多く
取り込まれることになる。また、一般にシリサイド中の
不純物の拡散係数は非常に大きいことが知られており、
６００℃の熱処理によってドーパントの拡散距離は２０
ミクロンにも達する。このため、ＮチャネルＭＯＳトラ
ンジスタの電極中にある砒素がＰチャネルＭＯＳトラン
ジスタの電極へ、逆にＰチャネルＭＯＳトランジスタの
電極中にある硼素がＮチャネルＭＯＳトランジスタの電
極へ拡散することになり、電極中の多結晶シリコン中の
それぞれの不純物濃度を下げ仕事関数を変化させるため
にトランジスタのしきい値電圧が変化してしまうばかり
か、多結晶シリコン層とシリサイド層との接触抵抗が増
大して回路の遅延時間を遅くしてしまうという問題点を
有していた。従来技術では、イオン注入と熱拡散により
一旦ポリシリコン中に不純物が導入されても、上記の理
由でトランジスタ多結晶シリコンからゲート膜中及びシ
リサイド中へ不純物が再分布してしまうためトランジス
タの微細化とそれにともなう低電圧動作化の障害の一つ
になっていた。この現象はトランジスタの微細化にとも
ないポリシリコン膜厚が薄くなればより顕著になること
は自明である。

【００１８】そこで、本発明はこのような課題を解決し
ようとするもので、その目的とするところは、安定した
Ｐ型、Ｎ型多結晶シリコンをもつポリサイドゲート電極
を構成できる技術を提供するものである。

【００１９】

【課題を解決するための手段】

（手段１）主に金属−絶縁膜−半導体基板が半導体
素子の主要構成要素としてなっており、前記金属として
構成される材料は、前記絶縁膜上から順にシリコンを主
成分として含む第１のシリコン層とシリコンと高融点金
属とを主成分として含む第１のシリサイド層とから構成
されてなるＭＩＳ半導体素子に於て、前記半導体基板と
絶縁膜層間、前記絶縁膜と第１シリコン層間、前記第１
シリコン層と第１のシリサイド層間の少なくとも何れか
には、窒素の最高濃度が１×１０¹⁴個／ｃｍ³以上２×
１０²²個／ｃｍ³未満含まれる領域が存在してなること
を特徴とするＭＩＳ型半導体装置。

【００２０】（手段２）主に金属−絶縁膜−半導体
が半導体素子の主要構成要素としてなっており、前記金
属として構成される材料は、前記絶縁膜上から順にシリ
コンを主成分として含む第１のシリコン層とシリコンと
高融点金属とを主成分として含む第１のシリサイド層と
から構成されてなるＭＩＳ半導体素子に於て、前記第１
シリコン層と第１のシリサイド層間には、窒素と金属を
主成分として含む第１の窒化膜層が介在してなることを
特徴とするＭＩＳ型半導体装置。

【００２１】（手段３）前記、手段２のＭＩＳ型半導
体装置において、第１の窒化膜層を構成する主要素とし
て窒素の他にチタン、タングステン、クロム、ニッケ
ル、バナジウム、銅、金、白金、鉛、パラジウム、マン
ガン、鉄、コバルト、あることを特徴とする請求項２記
載のＭＩＳ形半導体装置。

【００２２】（手段４）ＭＩＳ型半導体装置の製造方
法において、少なくともシリコン基板上にゲート酸化を
する工程と、多結晶シリコン層を堆積する工程と、シリ
サイド層を堆積する工程と該シリサイド層上から窒素イ
オンをイオン注入する工程と、熱処理をする工程とから
なることを特徴とするＭＩＳ型半導体装置の製造方
法。

【００２３】（手段５）ＭＩＳ型半導体装置の製造方
法において、少なくともシリコン基板上にゲート酸化を
する工程と、多結晶シリコン層を堆積する工程と、該多
結晶シリコン層上から窒素イオンをイオン注入する工程
と、熱処理をする工程と、シリサイド層を堆積する工程
とレジストパターンをマスクにして、前記シリサイド層
と多結晶シリコン層をエッチングする工程とからなるこ
とを特徴とするＭＩＳ型半導体装置の製造方法。

【００２４】（手段６）ＭＩＳ型半導体装置の製造方
法において、シリコン基板上に、少なくともゲート酸化
をする工程と、第１の窒素を含むプラズマ処理する工程
と多結晶シリコン層を堆積する工程と、第２の窒素を含
むプラズマ処理する工程と、シリサイド層を堆積する工
程とレジストパターンをマスクにして、前記シリサイド
層と多結晶シリコン層をエッチングする工程とからなる
ことを特徴とするＭＩＳ型半導体装置の製造方法。

【００２５】（手段７）ＭＩＳ型半導体装置の製造方
法において、シリコン基板上に、少なくともゲート酸化
する工程と、多結晶シリコン層を堆積する工程と、該多
結晶シリコン層上に、金属層を堆積する工程と熱処理に
よって該金属層を窒化金属層にする工程と該窒化金属層
上に、シリサイド層を堆積する工程と、レジストパター
ンをマスクにして、前記シリサイド層、窒化金属層、多
結晶シリコン層をエッチングする工程からなることを特
徴とするＭＩＳ型半導体装置の製造方法。

【００２６】（手段８）ＭＩＳ型半導体装置の製造方
法において、シリコン基板上に、少なくともゲート酸化
する工程と、多結晶シリコン層を堆積する工程と、該多
結晶シリコン層上に、窒化金属層を堆積する工程と該窒
化金属層上に、シリサイド層を堆積する工程と、レジス
トパターンをマスクにして、前記シリサイド層、窒化金
属層、多結晶シリコン層をエッチングする工程からなる
ことを特徴とするＭＩＳ型半導体装置の製造方法。

【００２７】（手段９）ＭＩＳ型半導体装置の製造方
法において、シリコン基板上に、少なくともゲート酸化
する工程と、多結晶シリコン層を堆積する工程と、該多
結晶シリコン層上に、窒化シリサイド層を堆積する工程
と該窒化シリサイド層上に、シリサイド層を堆積する工
程と、レジストパターンをマスクにして、前記シリサイ
ド層、窒化シリサイド層、多結晶シリコン層をエッチン
グする工程からなることを特徴とするＭＩＳ型半導体
装置の製造方法。

【００２８】（手段１０）前記、手段４、手段５、手
段６、手段７、手段８、手段９のＭＩＳ型半導体装置の
製造方法において、シリサイド膜としてタングステンシ
リサイド、モリブデンシリサイド、クロムシリサイド、
ニッケルシリサイド、チタンシリサイド、バナジウムシ
リサイド、白金シリサイド、鉛シリサイド、パラジウム
シリサイド、マンガンシリサイド、鉄シリサイド、コバ
ルトシリサイドであることを特徴とする手段４、手段
５、手段６及び手段７、手段８、手段９記載のＭＩＳ形
半導体装置の製造方法。

【００２９】（手段１１）前記、手段７のＭＩＳ型半
導体装置の製造方法において、金属膜膜としてチタン、
タングステン、モリブデン、クロム、ニッケル、バナジ
ウム、白金、鉛、パラジウム、マンガン、鉄、コバルト
であることを特徴とする手段７記載のＭＩＳ形半導体装
置の製造方法。

【００３０】（手段１２）前記、手段８のＭＩＳ型半
導体装置の製造方法において、窒化金属膜として窒化チ
タン、窒化タングステン、窒化モリブデン、窒化クロ
ム、窒化ニッケル、窒化バナジウム、窒化白金、窒化
鉛、窒化パラジウム、窒化マンガン、窒化鉄、窒化コバ
ルト、窒化チタンタングステン、窒化チタンモリブデ
ン、窒化タングステンモリブデンであることを特徴とす
る手段８記載のＭＩＳ形半導体装置の製造方法。

【００３１】（手段１３）前記、手段９のＭＩＳ型半
導体装置の製造方法において、窒化シリサイド膜として
窒化タングステンシリサイド、窒化モリブデンシリサイ
ド、窒化クロムシリサイド、窒化ニッケルシリサイド、
窒化チタンシリサイド、窒化バナジウムシリサイド、窒
化白金シリサイド、窒化鉛シリサイド、窒化パラジウム
シリサイド、窒化マンガンシリサイド、窒化鉄シリサイ
ド、窒化コバルトシリサイド、窒化チタンタングステ
ン、窒化チタンモリブデン、窒化チタンタングステンシ
リサイド、窒化チタンモリブデンシリサイド、窒化タン
グステンモリブデンシリサイドであることを特徴とする
手段９記載のＭＩＳ形半導体装置の製造方法。

【００３２】

【作用】多結晶シリコン中でほう素の拡散が増速してし
まうのは、ほう素は、シリコン中の未結合手を介して拡
散するからである。一般に、多結晶シリコンの粒界に多
量に存在するこの未結合シリコンがほう素の拡散を早め
る原因となっている。窒素はこのシリコンの未結合手と
結合をつくるために未結合手の濃度を減少させて、ほう
素の多結晶シリコン中の拡散係数を減少させて、Ｐ型多
結晶シリコンをゲート電極材料に適用させた場合の安定
性を向上させる事ができる。

【００３３】また、特に金属の窒化物は導電性を持つと
ともに、一般に不純物の拡散バリア層となる。このため
多結晶シリコンからシリサイド層への不純物の拡散を抑
止できる。

【００３４】

【実施例】

（実施例１）図１は、本発明によるＭＩＳ型半導体装置
の製造装置及びその製造方法の一実施例である。シリコ
ン基板３０１上に、素子の活性領域３０２、３０３と厚
い酸化膜でおおわれた素子の分離領域３０４が形成され
ている。初めに、１０００℃ 乾燥酸素中４０分熱酸
化して、４０ｎｍのゲート酸化膜３０５を形成させた。
このゲート酸化膜の上部に多結晶シリコン膜３０６を堆
積させた。形成条件としては、６２０℃の雰囲気中でシ
ランの熱分解によって行なわれ、４００ｎｍ堆積した。
フッ酸水溶液中で自然酸化膜を除去した後、スパッタ法
によってタングステンシリサイド膜３０７を堆積させ
た。堆積条件は、ＷＳｉ_2.9のシリサイドターゲットを
用いて１．５ＫＷの電力、１ｍＴｏｒｒのアルゴンガス
圧のもとで処理をした。シリサイドの形成方法は他に、
ＣＶＤ法などがよく知られている。

【００３５】つぎに、イオン注入法を用いてイオン化し
た窒素３２４を加速電圧５０ＫｅＶで１×１０¹⁴個／ｃ
ｍ²程度導入させた（図１（ａ））。

【００３６】この後フォトリソグラフィー技術とエッチ
ング技術によって、ポリサイド層を加工し、ゲート電極
層１０１として形成させた。次に、ポリシリコンのグレ
イン境界に存在するシリコンの未結合手と注入した窒素
を結合させるために、９００℃の温度で乾燥酸素中２０
分熱処理をした。このゲート電極層は、ＮチャネルＭＯ
Ｓトランジスタ部１０４とＰチャネルＭＯＳトランジス
タ部１０５のゲート電極層を共有している（図示されて
いない）。このとき、Ｎチャネルトランジスタ部分には
ソース、ドレイン領域を形成するために、フォトリソグ
ラフィー技術によってレジストパターン３１１を形成し
たのち、Ｎ型不純物として、たとえば砒素イオン３１２
を４５ｋｅＶで５×１０¹⁵個／ｃｍ²を導入した（図１
（ｂ））。同様に、Ｐチャネルトランジスタ部分３１０
にはソース、ドレイン領域を形成するために、フォトリ
ソグラフィー技術によってレジストパターン３１２を形
成したのち、Ｐ型不純物として、たとえば硼素イオン３
１３を３０ＫｅＶで５×１０¹⁵個／ｃｍ²を導入した。
この、ソース、ドレイン領域への不純物の導入はゲート
電極層に対して自己整合的に行なわれるために、Ｎチャ
ネルＭＯＳトランジスタのゲート電極層中にはＮ型不純
物が、ＰチャネルＭＯＳトランジスターのゲート電極層
中にはＰ型不純物が導入されている。さらに、導入させ
たＮ型、Ｐ型不純物を活性化させるために、９５０℃の
不活性ガス雰囲気中で２０分熱処理を行なった。この熱
処理によってもトランジスタのしきい値電圧がシフトし
たり、いわゆる突き抜け現象が現れる等の特性の劣化は
ない（図１（ｃ））。

【００３７】この後層間絶縁膜を形成した後、配線層で
あるアルミニウムを接続孔を介して多結晶シリコンと接
続させた（図１（ｄ））。

【００３８】上の方法においては、ポリサイドの一つと
してタングステンポリサイドを選んで説明したが、モ
リブデンポリサイド、クロムポリサイド、ニッケルポリ
サイド、チタンポリサイド、バナジウムポリサイド、白
金ポリサイド、鉛ポリサイド、パラジウムポリサイド、
マンガンポリサイド、鉄ポリサイド、コバルトポリサイ
ド等であってもよい。また、窒素イオン注入は、多結晶
シリコンを堆積した後に行っても効果がある。

【００３９】（実施例２）図２は、本発明によるＭＩＳ
型半導体装置の製造装置及びその製造方法の一実施例で
ある。シリコン基板３０１上に、素子の活性領域３０
２、３０３と厚い酸化膜でおおわれた素子の分離領域３
０４が形成されている。初めに、１０００℃乾燥酸素中
４０分熱酸化して、４０ｎｍのゲート酸化膜３０５を形
成させた。この後、５０Ｗ１００ＴｏｒｒのＮ₂プラズ
マを３０秒照射した（図２（ａ））。これによってゲー
ト膜表面を終端していた水素が置換されて窒素になり界
面が安定するようになる。次に、このゲート酸化膜の上
部に多結晶シリコン膜３０６を堆積させる。形成条件と
しては、６２０℃の雰囲気中でシランの熱分解によって
行なわれ、４００ｎｍ堆積した。フッ酸水溶液中で自然
酸化膜を除去した後、再びＮ₂プラズマを先ほどと同じ
条件によって処理した（図２（ｂ））。つぎに、スパッ
タ法によってタングステンシリサイド膜３０７を堆積さ
せた。堆積条件は、ＷＳｉ_2.9のシリサイドターゲット
を用いて１．５ＫＷの電力、１ｍＴｏｒｒのアルゴンガ
ス圧のもとで処理をした。

【００４０】この後フォトリソグラフィー技術とエッチ
ング技術によって、ポリサイド層を加工し、ゲート電極
層１０１として形成させた（図２（ｃ））。次に、ポリ
シリコンのグレイン境界に存在するシリコンの未結合手
と注入した窒素を結合させるために、９００℃の温度で
乾燥酸素中２０分熱処理をした。このゲート電極層は、
ＮチャネルＭＯＳトランジスタ部１０４とＰチャネルＭ
ＯＳトランジスタ部１０５のゲート電極層を共有してい
る（図示されていない）。このとき、Ｎチャネルトラン
ジスタ部分にはソース、ドレイン領域を形成するため
に、フォトリソグラフィー技術によってレジストパター
ン３１１を形成したのち、Ｎ型不純物として、たとえば
砒素イオン３１２を４５ｋｅＶで５×１０¹⁵個／ｃｍ²
を導入した。同様に、Ｐチャネルトランジスタ部分３１
０にはソース、ドレイン領域を形成するために、フォト
リソグラフィー技術によってレジストパターン３１２を
形成したのち、Ｐ型不純物として、たとえば硼素イオン
３１３を３０ＫｅＶで５×１０¹⁵個／ｃｍ²を導入し
た。この、ソース、ドレイン領域への不純物の導入はゲ
ート電極層に対して自己整合的に行なわれるために、Ｎ
チャネルＭＯＳトランジスタのゲート電極層中にはＮ型
不純物が、ＰチャネルＭＯＳトランジスターのゲート電
極層中にはＰ型不純物が導入されている。さらに、導入
させたＮ型、Ｐ型不純物を活性化させるために、９５０
℃の不活性ガス雰囲気中で２０分熱処理を行なった。こ
の熱処理によってもトランジスタのしきい値電圧がシフ
トしたり、いわゆる突き抜け現象が現れる等の特性の劣
化はない。

【００４１】この後層間絶縁膜を形成した後、配線層で
あるアルミニウムを接続孔を介して多結晶シリコンと接
続させた（図２（ｄ））。

【００４２】上の方法においては、ポリサイドの一つと
してタングステンポリサイドを選んで説明したが、モ
リブデンポリサイド、クロムポリサイド、ニッケルポリ
サイド、チタンポリサイド、バナジウムポリサイド、白
金ポリサイド、鉛ポリサイド、パラジウムポリサイド、
マンガンポリサイド、鉄ポリサイド、コバルトポリサイ
ド等であってもよい。

【００４３】（実施例３）図３は、本発明によるＭＩＳ
型半導体装置の製造装置及びその製造方法の一実施例で
ある。シリコン基板３０１上に、素子の活性領域３０
２、３０３と厚い酸化膜でおおわれた素子の分離領域３
０４が形成されている。初めに、１０００℃ 乾燥酸素
中４０分熱酸化して、４０ｎｍのゲート酸化膜３０５
を形成させた。このゲート酸化膜の上部に多結晶シリコ
ン膜３０６を堆積させた。形成条件としては、６２０℃
の雰囲気中でシランの熱分解によって行なわれ、４００
ｎｍ堆積した。フッ酸水溶液中で自然酸化膜を除去した
後、スパッタ法によってチタン膜３２１を２０ｎｍ堆積
させた。堆積条件は、Ｔｉのターゲットを用いて１ＫＷ
の電力、４ｍＴｏｒｒのアルゴンガス圧のもとで処理を
した。チタン膜の形成方法としては、熱蒸着法の他にＣ
ＶＤ法などがある。また、チタンの他にタングステン、
モリブデン、クロム、ニッケル、バナジウム、白金、
鉛、パラジウム、マンガン、鉄、コバルトなどであって
もよい（図３（ａ））。

【００４４】つぎに、８００℃ Ｎ_２雰囲気中で３０秒
熱処理を行って、チタンを窒化チタン３２２に変化させ
た。この時ポリシリコンと接続している部分は窒化チタ
ンシリサイドとなり、ポリシリコンとの密着性が高ま
る。そして、スパッタ法によってタングステンシリサイ
ド膜３０７を３００ｎｍ堆積させた。堆積条件は、ＷＳ
ｉ_2. ₉のシリサイドターゲットを用いて１．５ＫＷの電
力、１ｍＴｏｒｒのアルゴンガス圧のもとで処理をし
た。タングステンシリサイド層３０７の下地は窒化チタ
ン膜３２２でありこれ以降の熱処理において、不純物の
拡散バリアとなるばかりでなくタングステンシリサイド
との密着性も優れていることから、加工処理中のはがれ
を完全に防止できる。もちろんここで、実施例１に示し
たような窒素イオン注入を行うことによってさらに効果
が期待できる。フォトリソグラフィー技術とエッチング
技術によって、ポリサイド層を加工し、ゲート電極層１
０１として形成させた（図３（ｂ））。

【００４５】次に、９００℃の温度で乾燥酸素中２０分
熱処理をした。このゲート電極層は、ＮチャネルＭＯＳ
トランジスタ部１０４とＰチャネルＭＯＳトランジスタ
部１０５のゲート電極層１０１を共有している（図示さ
れていない）。このとき、Ｎチャネルトランジスタ部分
にはソース、ドレイン領域を形成するために、フォトリ
ソグラフィー技術によってレジストパターン３１１を形
成したのち、Ｎ型不純物として、たとえば砒素イオン３
１２を４５ｋｅＶで５×１０¹⁵個／ｃｍ²を導入した。
同様に、Ｐチャネルトランジスタ部分３１０にはソー
ス、ドレイン領域を形成するために、フォトリソグラフ
ィー技術によってレジストパターン３１２を形成したの
ち、Ｐ型不純物として、たとえば硼素イオン３１３を３
０ＫｅＶで５×１０¹⁵個／ｃｍ²を導入した（図３
（ｃ））。この、ソース、ドレイン領域への不純物の導
入はゲート電極層に対して自己整合的に行なわれるため
に、ＮチャネルＭＯＳトランジスタのゲート電極層中に
はＮ型不純物が、ＰチャネルＭＯＳトランジスターのゲ
ート電極層中にはＰ型不純物が導入されている。さら
に、導入させたＮ型、Ｐ型不純物を活性化させるため
に、９５０℃の不活性ガス雰囲気中で２０分熱処理を行
なった。この熱処理によってもトランジスタのしきい値
電圧がシフトしたり、いわゆる突き抜け現象が現れる等
の特性の劣化はない。

【００４６】この後層間絶縁膜を形成した後、配線層で
あるアルミニウムを接続孔を介して多結晶シリコンと接
続させた（図３（ｄ））。

【００４７】上の方法においては、窒化チタン層３２２
の上に形成するシリサイドの一つとしてタングステンシ
リサイドを選んで説明したが、モリブデンシリサイ
ド、クロムシリサイド、ニッケルシリサイド、チタンシ
リサイド、バナジウムシリサイド、白金シリサイド、鉛
シリサイド、パラジウムシリサイド、マンガンシリサイ
ド、鉄シリサイド、コバルトシリサイド等であってもよ
い。

【００４８】（実施例４）図４は、本発明によるＭＩＳ
型半導体装置の製造装置及びその製造方法の一実施例で
ある。シリコン基板３０１上に、素子の活性領域３０
２、３０３と厚い酸化膜でおおわれた素子の分離領域３
０４が形成されている。初めに、１０００℃ 乾燥酸素
中４０分熱酸化して、４０ｎｍのゲート酸化膜３０５
を形成させた。このゲート酸化膜の上部に多結晶シリコ
ン膜３０６を堆積させた。形成条件としては、６２０℃
の雰囲気中でシランの熱分解によって行なわれ、４００
ｎｍ堆積した。フッ酸水溶液中で自然酸化膜を除去した
後、スパッタ法によって窒化チタン膜３２２を２０ｎｍ
堆積させた。堆積条件は、Ｔｉのターゲットを用いて１
ＫＷの電力、４ｍＴｏｒｒの窒素ガス圧のもとで処理を
した。窒化チタン膜の形成方法としては、熱蒸着法の他
にＣＶＤ法などがある。また、窒化チタンの他に窒化タ
ングステン、窒化モリブデン、窒化クロム、窒化ニッケ
ル、窒化バナジウム、窒化白金、窒化鉛、窒化パラジウ
ム、窒化マンガン、窒化鉄、窒化コバルト、窒化チタン
タングステン、窒化モリブデンタングステン、窒化モリ
ブデンチタンなどであってもよい。そして、スパッタ法
によってタングステンシリサイド膜３０７を３００ｎｍ
堆積させた。堆積条件は、ＷＳｉ_2.9のシリサイドター
ゲットを用いて１．５ＫＷの電力、１ｍＴｏｒｒのアル
ゴンガス圧のもとで処理をした。タングステンシリサイ
ド層３０７の下地は窒化チタン膜３２２でありこれ以降
の熱処理において、不純物の拡散バリアとなるばかりで
なくタングステンシリサイドとの密着性も優れているこ
とから、加工処理中のはがれを完全に防止できる（図４
（ａ））。もちろんここで、実施例１に示したような窒
素イオン注入を行うことによってさらに効果が期待でき
る。フォトリソグラフィー技術とエッチング技術によっ
て、ポリサイド層を加工し、ゲート電極層１０１として
形成させた（図４（ｂ））。

【００４９】次に、９００℃の温度で乾燥酸素中２０分
熱処理をした。このゲート電極層は、ＮチャネルＭＯＳ
トランジスタ部１０４とＰチャネルＭＯＳトランジスタ
部１０５のゲート電極層１０１を共有している（図示さ
れていない）。このとき、Ｎチャネルトランジスタ部分
にはソース、ドレイン領域を形成するために、フォトリ
ソグラフィー技術によってレジストパターン３１１を形
成したのち、Ｎ型不純物として、たとえば砒素イオン３
１２を４５ｋｅＶで５×１０¹⁵［個／ｃｍ²］を導入し
た。同様に、Ｐチャネルトランジスタ部分３１０にはソ
ース、ドレイン領域を形成するために、フォトリソグラ
フィー技術によってレジストパターン３１２を形成した
のち、Ｐ型不純物として、たとえば硼素イオン３１３を
３０ＫｅＶで５×１０¹⁵個／ｃｍ²を導入した（図４
（ｃ））。この、ソース、ドレイン領域への不純物の導
入はゲート電極層に対して自己整合的に行なわれるため
に、ＮチャネルＭＯＳトランジスタのゲート電極層中に
はＮ型不純物が、ＰチャネルＭＯＳトランジスターのゲ
ート電極層中にはＰ型不純物が導入されている。さら
に、導入させたＮ型、Ｐ型不純物を活性化させるため
に、９５０℃の不活性ガス雰囲気中で２０分熱処理を行
なった。この熱処理によってもトランジスタのしきい値
電圧がシフトしたり、いわゆる突き抜け現象が現れる等
の特性の劣化はない。

【００５０】この後層間絶縁膜を形成した後、配線層で
あるアルミニウムを接続孔を介して多結晶シリコンと接
続させた（図４（ｄ））。

【００５１】上の方法においては、窒化チタン層３２２
の上に形成するシリサイドの一つとしてタングステンシ
リサイドを選んで説明したが、モリブデンシリサイ
ド、クロムシリサイド、ニッケルシリサイド、チタンシ
リサイド、バナジウムシリサイド、白金シリサイド、鉛
シリサイド、パラジウムシリサイド、マンガンシリサイ
ド、鉄シリサイド、コバルトシリサイド等であってもよ
い。

【００５２】（実施例５）図５は、本発明によるＭＩＳ
型半導体装置の製造装置及びその製造方法の一実施例で
ある。シリコン基板３０１上に、素子の活性領域３０
２、３０３と厚い酸化膜でおおわれた素子の分離領域３
０４が形成されている。初めに、１０００℃ 乾燥酸素
中４０分熱酸化して、４０ｎｍのゲート酸化膜３０５
を形成させた。このゲート酸化膜の上部に多結晶シリコ
ン膜３０６を堆積させた。形成条件としては、６２０℃
の雰囲気中でシランの熱分解によって行なわれ、４００
ｎｍ堆積した。フッ酸水溶液中で自然酸化膜を除去した
後、スパッタ法によって窒化チタンシリサイド膜３２２
を２０ｎｍ堆積させた。堆積条件は、ＴｉＳｉ_2.5のタ
ーゲットを用いて１ＫＷの電力、４ｍＴｏｒｒの窒素ガ
ス圧のもとで処理をした。チタンとシリコンの組成比は
２以上３．５以下が望ましい。窒化チタンシリサイド膜
の形成方法としては、ＣＶＤ法やチタンシリサイド膜を
スパッタ法或はＣＶＤ法で形成させたのち、Ｎ₂あるい
はアンモニア雰囲気中で熱処理する事によって形成する
ことが出来る。また、窒化チタンシリサイドの他に窒化
タングステンシリサイド、窒化モリブデンシリサイド、
窒化クロムシリサイド、窒化ニッケルシリサイド、窒化
バナジウムシリサイド、窒化白金シリサイド、窒化鉛シ
リサイド、窒化パラジウムシリサイド、窒化マンガンシ
リサイド、窒化鉄シリサイド、窒化コバルトシリサイ
ド、窒化チタンタングステンシリサイド、窒化モリブデ
ンタングステンシリサイド、窒化モリブデンチタンシリ
サイドなどであってもよい。

【００５３】そして、スパッタ法によってタングステン
シリサイド膜３０７を３００ｎｍ堆積させた。堆積条件
は、ＷＳｉ_2.9のシリサイドターゲットを用いて１．５
ＫＷの電力、１ｍＴｏｒｒのアルゴンガス圧のもとで処
理をした。窒化チタンシリサイドのスパッタとタングス
テンシリサイドのスパッタを連続して行うことによって
自然酸化膜の悪影響を完全に取り払うことが出来る。タ
ングステンシリサイド層３０７の下地は窒化チタン膜３
２２でありこれ以降の熱処理において、不純物の拡散バ
リアとなるばかりでなくタングステンシリサイドとの密
着性も優れていることから、加工処理中のはがれを完全
に防止できる（図５（ａ））。もちろんここで、実施例
１に示したような窒素イオン注入を行うことによってさ
らに効果が期待できる。フォトリソグラフィー技術とエ
ッチング技術によって、ポリサイド層を加工し、ゲート
電極層１０１として形成させた（図５（ｂ））。

【００５４】次に、９００℃の温度で乾燥酸素中２０分
熱処理をした。このゲート電極層は、ＮチャネルＭＯＳ
トランジスタ部１０４とＰチャネルＭＯＳトランジスタ
部１０５のゲート電極層１０１を共有している（図示さ
れていない）。このとき、Ｎチャネルトランジスタ部分
にはソース、ドレイン領域を形成するために、フォトリ
ソグラフィー技術によってレジストパターン３１１を形
成したのち、Ｎ型不純物として、たとえば砒素イオン３
１２を４５ｋｅＶで５×１０¹⁵個／ｃｍ²を導入した。
同様に、Ｐチャネルトランジスタ部分３１０にはソー
ス、ドレイン領域を形成するために、フォトリソグラフ
ィー技術によってレジストパターン３１２を形成したの
ち、Ｐ型不純物として、たとえば硼素イオン３１３を３
０ＫｅＶで５×１０¹⁵個／ｃｍ²を導入した（図５
（ｃ））。この、ソース、ドレイン領域への不純物の導
入はゲート電極層に対して自己整合的に行なわれるため
に、ＮチャネルＭＯＳトランジスタのゲート電極層中に
はＮ型不純物が、ＰチャネルＭＯＳトランジスターのゲ
ート電極層中にはＰ型不純物が導入されている。さら
に、導入させたＮ型、Ｐ型不純物を活性化させるため
に、９５０℃の不活性ガス雰囲気中で２０分熱処理を行
なった。この熱処理によってもトランジスタのしきい値
電圧がシフトしたり、いわゆる突き抜け現象が現れる等
の特性の劣化はない。

【００５５】この後層間絶縁膜を形成した後、配線層で
あるアルミニウムを接続孔を介して多結晶シリコンと接
続させた（図５（ｄ））。

【００５６】上の方法においては、窒化チタン層３２２
の上に形成するシリサイドの一つとしてタングステンシ
リサイドを選んで説明したが、モリブデンシリサイ
ド、クロムシリサイド、ニッケルシリサイド、チタンシ
リサイド、バナジウムシリサイド、白金シリサイド、鉛
シリサイド、パラジウムシリサイド、マンガンシリサイ
ド、鉄シリサイド、コバルトシリサイド等であってもよ
い。

【００５７】以上、本発明の５つの実施例を具体的にし
めした。しかし、この実施例は、あくまで一実施例であ
り例えば、ＭＯＳトランジスタのチャネル領域に導入さ
せる不純物種として、前記窒素の他に酸素、ヘリウム、
ネオン、アルゴン、クリプトン、キセノンであってもそ
の効果がきたいできる。

【００５８】

【発明の効果】以上本発明によれば、不純物導入後の熱
処理温度及び時間に余裕をもたせることが出来るように
なったため、不純物導入時に形成される結晶欠陥を十分
回復させることが出来るようになり、素子の信頼性を向
上させることが可能になった。また、導入した不純物の
イオン化率を高めることが出来るようになったため、ポ
リシリコン層とシリサイド層との接触抵抗を下げること
ができたため、、トランジスタの最大動作速度を従来よ
り５パーセント程度向上させることができ、集積回路の
性能を向上させることが出来た。さらに、従来ＮｃｈＭ
ＯＳトランジスタとＰｃｈＭＯＳトランジスタ間をポリ
サイド構造のまま接続することは不純物の横方向拡散の
ために不可能であったが、本発明により接続が可能にな
り集積度を向上させることが出来た。

【図面の簡単な説明】

【図１】本発明のＭＯＳ型半導体装置製造方法の一実施
例の工程断面図である。

【図２】本発明のＭＯＳ型半導体装置製造方法の一実施
例の工程断面図である。

【図３】本発明のＭＯＳ型半導体装置製造方法の一実施
例の工程断面図である。

【図４】本発明のＭＯＳ型半導体装置製造方法の一実施
例の工程断面図である。

【図５】本発明のＭＯＳ型半導体装置製造方法の一実施
例の工程断面図である。

【図６】従来のＭＯＳ型半導体装置製造方法の工程断面
図である。

【図７】従来のＭＯＳ型半導体装置製造方法の平面図で
ある。

【符号の説明】

１０１・・・シリコン基板１０２・・・ゲート酸化膜１０３・・・タングステンシリサイド層１０８・・・ゲート電極層１１１・・・燐イオン１１２・・・硼素イオン１１３・・・砒素イオン１１４・・・拡散層１１５・・・アルミニウム１１６・・・ＣＶＤ酸化膜２０１・・・ゲート電極層２０２・・・素子の活性領域２０３・・・素子分離領域２０４・・・ＮチャネルＭＯＳトランジスタとなる部
分２０５・・・ＰチャネルＭＯＳトランジスタとなる部
分２０６・・・Ｎ型不純物導入領域２０７・・・Ｐ型不純物導入領域２０８・・・接続孔２０９・・・アルミニウム３０１・・・シリコン基板３０２・・・素子の活性領域３０３・・・素子の活性領域３０４・・・素子分離領域３０５・・・ゲート酸化膜３０６・・・多結晶シリコン膜３０７・・・タングステンシリサイド膜３０８・・・酸化シリコン膜３０９・・・ＮチャネルＭＯＳトランジスタとなる部
分３１０・・・ＰチャネルＭＯＳトランジスタとなる部
分３１１・・・レジストパターン３１２・・・砒素イオン３１３・・・レジストパターン３１４・・・硼素イオン３１５・・・拡散層３１６・・・ＣＶＤ酸化膜３１７・・・アルミニウム３１８・・・ｐウェル３１９・・・ｎウェル３２０・・・Ｎ₂プラズマ３２１・・・チタン膜３２２・・・窒化チタン膜３２３・・・窒化チタンシリサイド膜３２４・・・窒素イオン

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/28 Ｄ 7376−4Ｍ 21/8238 27/092

Claims

【特許請求の範囲】

【請求項１】主に金属−絶縁膜−半導体基板が半導
体素子の主要構成要素としてなっており、前記金属とし
て構成される材料は、前記絶縁膜上から順にシリコンを
主成分として含む第１のシリコン層とシリコンと高融点
金属とを主成分として含む第１のシリサイド層とから構
成されてなるＭＩＳ半導体素子に於て、前記半導体基板
と絶縁膜層間、前記絶縁膜と第１シリコン層間、前記第
１シリコン層と第１のシリサイド層間の少なくとも何れ
かには、窒素の最高濃度が１×１０¹⁴個／ｃｍ³以上２
×１０²²個／ｃｍ³未満含まれる領域が存在してなるこ
とを特徴とするＭＩＳ型半導体装置。
【請求項２】主に金属−絶縁膜−半導体が半導体素
子の主要構成要素としてなっており、前記金属として構
成される材料は、前記絶縁膜上から順にシリコンを主成
分として含む第１のシリコン層とシリコンと高融点金属
とを主成分として含む第１のシリサイド層とから構成さ
れてなるＭＩＳ半導体素子に於て、前記第１シリコン層
と第１のシリサイド層間には、窒素と金属を主成分とし
て含む第１の窒化膜層が介在してなることを特徴とする
ＭＩＳ型半導体装置。
【請求項３】前記、請求項２のＭＩＳ型半導体装置に
おいて、第１の窒化膜層を構成する主要素として窒素の
他にチタン、タングステン、クロム、ニッケル、バナジ
ウム、銅、金、白金、鉛、パラジウム、マンガン、鉄、
コバルト、あることを特徴とする請求項２記載のＭＩＳ
形半導体装置。
【請求項４】ＭＩＳ型半導体装置の製造方法におい
て、少なくともシリコン基板上にゲート酸化をする工程
と、多結晶シリコン層を堆積する工程と、シリサイド層
を堆積する工程と該シリサイド層上から窒素イオンをイ
オン注入する工程と、熱処理をする工程とからなること
を特徴とするＭＩＳ型半導体装置の製造方法。
【請求項５】ＭＩＳ型半導体装置の製造方法におい
て、少なくともシリコン基板上にゲート酸化をする工程
と、多結晶シリコン層を堆積する工程と、該多結晶シリ
コン層上から窒素イオンをイオン注入する工程と、熱処
理をする工程と、シリサイド層を堆積する工程とレジス
トパターンをマスクにして、前記シリサイド層と多結晶
シリコン層をエッチングする工程とからなることを特徴
とするＭＩＳ型半導体装置の製造方法。
【請求項６】ＭＩＳ型半導体装置の製造方法におい
て、シリコン基板上に、少なくともゲート酸化をする工
程と、第１の窒素を含むプラズマ処理する工程と多結晶
シリコン層を堆積する工程と、第２の窒素を含むプラズ
マ処理する工程と、シリサイド層を堆積する工程とレジ
ストパターンをマスクにして、前記シリサイド層と多結
晶シリコン層をエッチングする工程とからなることを特
徴とするＭＩＳ型半導体装置の製造方法。
【請求項７】ＭＩＳ型半導体装置の製造方法におい
て、シリコン基板上に、少なくともゲート酸化する工程
と、多結晶シリコン層を堆積する工程と、該多結晶シリ
コン層上に、金属層を堆積する工程と熱処理によって該
金属層を窒化金属層にする工程と該窒化金属層上に、シ
リサイド層を堆積する工程と、レジストパターンをマス
クにして、前記シリサイド層、窒化金属層、多結晶シリ
コン層をエッチングする工程からなることを特徴とする
ＭＩＳ型半導体装置の製造方法。
【請求項８】ＭＩＳ型半導体装置の製造方法におい
て、シリコン基板上に、少なくともゲート酸化する工程
と、多結晶シリコン層を堆積する工程と、該多結晶シリ
コン層上に、窒化金属層を堆積する工程と該窒化金属層
上に、シリサイド層を堆積する工程と、レジストパター
ンをマスクにして、前記シリサイド層、窒化金属層、多
結晶シリコン層をエッチングする工程からなることを特
徴とするＭＩＳ型半導体装置の製造方法。
【請求項９】ＭＩＳ型半導体装置の製造方法におい
て、シリコン基板上に、少なくともゲート酸化する工程
と、多結晶シリコン層を堆積する工程と、該多結晶シリ
コン層上に、窒化シリサイド層を堆積する工程と該窒化
シリサイド層上に、シリサイド層を堆積する工程と、レ
ジストパターンをマスクにして、前記シリサイド層、窒
化シリサイド層、多結晶シリコン層をエッチングする工
程からなることを特徴とするＭＩＳ型半導体装置の製造
方法。
【請求項１０】前記、請求項４、請求項５、請求項
６、請求項７、請求項８、請求項９のＭＩＳ型半導体装
置の製造方法において、シリサイド膜としてタングステ
ンシリサイド、モリブデンシリサイド、クロムシリサイ
ド、ニッケルシリサイド、チタンシリサイド、バナジウ
ムシリサイド、白金シリサイド、鉛シリサイド、パラジ
ウムシリサイド、マンガンシリサイド、鉄シリサイド、
コバルトシリサイドであることを特徴とする請求項４、
請求項５、請求項６及び請求項７、請求項８、請求項９
記載のＭＩＳ形半導体装置の製造方法。
【請求項１１】前記、請求項７のＭＩＳ型半導体装置
の製造方法において、金属膜膜としてチタン、タングス
テン、モリブデン、クロム、ニッケル、バナジウム、白
金、鉛、パラジウム、マンガン、鉄、コバルトであるこ
とを特徴とする請求項７記載のＭＩＳ形半導体装置の製
造方法。
【請求項１２】前記、請求項８のＭＩＳ型半導体装置
の製造方法において、窒化金属膜として窒化チタン、窒
化タングステン、窒化モリブデン、窒化クロム、窒化ニ
ッケル、窒化バナジウム、窒化白金、窒化鉛、窒化パラ
ジウム、窒化マンガン、窒化鉄、窒化コバルト、窒化チ
タンタングステン、窒化チタンモリブデン、窒化タング
ステンモリブデンであることを特徴とする請求項８記載
のＭＩＳ形半導体装置の製造方法。
【請求項１３】前記、請求項９のＭＩＳ型半導体装置
の製造方法において、窒化シリサイド膜として窒化タン
グステンシリサイド、窒化モリブデンシリサイド、窒化
クロムシリサイド、窒化ニッケルシリサイド、窒化チタ
ンシリサイド、窒化バナジウムシリサイド、窒化白金シ
リサイド、窒化鉛シリサイド、窒化パラジウムシリサイ
ド、窒化マンガンシリサイド、窒化鉄シリサイド、窒化
コバルトシリサイド、窒化チタンタングステン、窒化チ
タンモリブデン、窒化チタンタングステンシリサイド、
窒化チタンモリブデンシリサイド、窒化タングステンモ
リブデンシリサイドであることを特徴とする請求項９記
載のＭＩＳ形半導体装置の製造方法。