JPH07302784A - 薄膜構造体を有する製品及び薄膜構造体形成方法 - Google Patents
薄膜構造体を有する製品及び薄膜構造体形成方法Info
- Publication number
- JPH07302784A JPH07302784A JP7124287A JP12428795A JPH07302784A JP H07302784 A JPH07302784 A JP H07302784A JP 7124287 A JP7124287 A JP 7124287A JP 12428795 A JP12428795 A JP 12428795A JP H07302784 A JPH07302784 A JP H07302784A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- thin film
- substrate
- film structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
- H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/92—Conductor layers on different levels connected in parallel, e.g. to reduce resistance
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
うにエッチングすることによって達成されるテーパー付
き形状部を有する薄膜構造体を形成する。 【構成】 蒸着して層の厚さ方向で変化するエッチング
剤に対する局所エッチング速度を有する層を形成し、リ
トグラフィを用いて形状部の形状を有する層の部分を被
膜するマスク材料のパターンを形成し、エッチングして
マスク材料のパターンに被覆されなかった領域を除去
し、エッチング後、層の被膜された部分がエッジを有す
る形状部を形成し、エッチング剤によりこのエッジをエ
ッチングしてエッジの側壁プロファイルがテーパー付け
され、次いでマスク材料のパターンが除去される。
Description
(プロダクト)に関する。
構造体を生成することは公知である。テーパー(傾斜又
は勾配を付けること)は段被覆に伴う問題を減少するの
に有用である。逆テーパーはリフトオフ(浮き出し)技
術を行うのに有用である。プラズマエッチングによるレ
ジスト浸食がテーパーを生成するために使用されてき
た。
に薄膜構造体を提供し、この薄膜構造体はテーパー付き
線即ちテーパー付きリードなどのテーパー付き形状部を
有する。テーパーは局所エッチング速度が変化する層を
異なるようにエッチングすることによって達成される。
生じる問題を解決することができる。フラットパネルデ
ィスプレイ、例えば、アクティブマトリックス液晶ディ
スプレイ(AMLCD)用の光制御ユニットの配列は、
一般的に、クロスオーバーで誘電体層によって分離され
る直交金属線の二つのセットを含む。低い線抵抗率に対
しては、これらの線間の誘電体層の厚さに近似している
か又はそれを超過している金属の厚さを必要とすること
もある。湿式エッチングは下部金属線を生成するにあた
って確実な方法ではあるが、従来の湿式エッチング技術
によれば、各下部金属線の各エッジに、過剰にエッチン
グされて垂直に近くなる段形の側壁プロファイル(輪
郭)が生成されることになる。
び上部金属線は、通常のサイズの配列内で多数の段を被
覆しなければならず、これによって欠陥を生じることに
なる。例えば、段形のAMLCD走査線と交差している
酸化珪素又は窒化珪素の層は、この走査線の厚さが約1
500Å(オングストローム)より厚い場合、クラック
し易くなる。この最大厚さの制約によって、走査線に使
用される多くの金属に所望されない高い抵抗率が生じ、
パネルが大きくなるにつれてこの問題は深刻になる。例
えば、線の長さが25cmを超えると、線の一端から他
端までのRC遅延及び線電圧降下によってディスプレイ
の性能は弱まる。
酸化珪素又は窒化物の層は、かなり大きな厚さでもクラ
ックし難い。従って、テーパー付き線は、抵抗率を下げ
る為に充分な厚さで生成されることができて、ディスプ
レイの性能の必要条件を満たすことができる。しかし、
これらの利点にかかわらず、テーパーは達成が難しい。
レジストリフティング(resist lifting)、プラズマエ
ッチングなどによるレジスト浸食、及びスペーサ形成の
ような工程がテーパーを生成するために使用され得る
が、これらの工程は制御し難く、従って、テーパー付き
形状部をロバスト(堅牢)に確実に生成しない。
グ速度が変化する層を異なるようにエッチングすること
によって、テーパー付き形状部をロバストで確実に生成
できる多数の技術を提供する。これらの技術は蒸着条件
を変えることによって、材料を変えることによって、又
は材料及び蒸着条件を変えることの組み合わせによっ
て、局所エッチング速度を変える。使用される材料の複
雑さによって、これらの技術は、所望されるテーパーを
得るために適切な化学エッチング剤の混合物を必要とす
る。概して、これらの技術はあらゆる所望されるテーパ
ー角を持つ側壁プロファイルを得るために使用されても
よい。
さ5000ÅのMoCr走査線を生成するために行わ
れ、このMoCr走査線上で窒化物層はクラックしなか
った。このテーパー付きMoCr走査線は、段形の厚さ
1000Åの純アルミニウム層に匹敵できる約0.6Ω
/平方インチの測定抵抗を有したが、段形の厚さ100
0ÅのMoCr走査線は3.0Ω/平方インチの測定抵
抗を有する。30°及び6°を含むいくつかの他のテー
パー角も明示された。
ち基板の表面に垂直な方向の位置に従って変化する層を
生成することによって行われ得る。次いで、マスク材料
のパターンはリトグラフィック技術を用いて生成される
ことができ、エッチング作用はこのパターンによって被
覆されない領域を除去することができる。また、このエ
ッチング作用は、パターンによって被覆された領域と被
覆されない隣接領域との間の境界でテーパーを生成し
て、テーパーの形状部を生成する。次いで、マスク材料
のパターンが除去され得る。
エッチング速度を有する薄い副層(サブレイヤー)によ
ってキャッピングされたより遅い局所エッチング速度を
有する厚い層を提供する。各副層は合金であってもよ
く、全ての合金は、同じエッチング剤を用いて異なる局
所エッチング速度を得るように同じ材料であるが割合の
異なる材料を含むか又は異なる条件下で蒸着される。エ
ッチング後、厚い副層はテーパー付き側壁プロファイル
を有するが、薄い副層のプロファイルは有意にテーパー
付けされない。これらの副層の局所エッチング速度は、
異なるテーパー角を得るように調整されることができ
る。必要であれば、より均一なテーパー付きプロファイ
ルを得る為に薄いキャッピング副層がエッチング後に除
去されてもよい。
グ剤を用いて異なる速度でエッチングされる二つの材料
からなる交互の副層を提供する。より遅いエッチング材
料の各層は、下にある層のエッチングの開始を遅延す
る。これによって、より速いエッチング材料からなる層
は、異なる期間でエッチングされて、テーパー付き側壁
プロファイルを生成する。より遅いエッチング材料から
なる層は、より速いエッチング材料が一旦エッチングさ
れた後、完全にエッチングされて除去されるように充分
に薄くなることができる。或いは、より遅いエッチング
材料の層の残り部分は、後に続くエッチング作用によっ
て除去され得る。混合されたエッチング剤中のエッチン
グ剤の割合は、所望されるテーパー角を得るために調整
され得る。
ために使用され得る他の技術と比較して有利である。フ
ォトレジストリフティングと比較した場合、フォトレジ
ストリフティングはレジスト接着の故障メカニズムや、
制御し難くて不十分に画定された境界しか生成できない
故障メカニズムに依存しているので、本発明はより堅牢
である。レジスト浸食を生成するプラズマエッチングと
比較した場合、本発明は制御し易いので大きな領域に対
してもより均一でより確実である。スペーサ形成と比較
した場合、本発明はより単純でより確実である。
する基板と、前記基板の表面に形成された薄膜構造体
と、を有する製品であって、前記薄膜構造体が、前記基
板近くの第1の側と前記基板の表面から離れた第2の側
とを有する形状部を備え、前記形状部が前記第1の側か
ら前記第2の側へ厚さ方向へ延出しているエッジを有
し、前記形状部が前記厚さ方向の位置に従って変化する
エッチング剤に対する局所エッチング速度を有し、前記
エッジが前記エッチング剤を用いてエッチング作用によ
ってテーパー付けされた側壁プロファイルを有する、こ
とよりなる薄膜構造体を有する製品である。
する絶縁基板と、前記絶縁基板の前記表面で形成された
薄膜構造体と、を有する製品であって、前記薄膜構造体
が、画像の表示を行わせる光制御ユニットの配列を備
え、各光制御ユニットがユニット信号を受け取るリード
を有し、各光制御ユニットが前記配列によって表示され
た画像のセグメントの表示を行わせることによってその
ユニット信号に応答し、二つ又はそれより多くの導電線
を備え、各導電線が第1と第2の金属を有し、各導電線
が前記光制御ユニットのセットの各々のリード線に接続
されて前記セット内の前記光制御ユニットへユニット信
号を提供し、各導電線が前記基板近くの第1の側と前記
基板の表面から離れた第2の側を有し、各導電線が前記
第1の側から前記第2の側へ厚さ方向へ延出しているエ
ッジを有し、各導電線が前記厚さ方向の位置に従って変
化するエッチング剤に対する局所エッチング速度を有
し、且つ各導電線の前記エッジが前記エッチング剤を用
いてエッチング作用によってテーパー付けされた側壁プ
ロファイルを有する、ことよりなる薄膜構造体を有する
製品である。
面に薄膜構造体を形成する方法であって、前記基板近く
の第1の側と前記基板の表面から離れた第2の側を有す
る第1の層を生成する為に蒸着を行い、前記第1の層が
前記第1の側から前記第2の側へ厚さ方向へ延出してお
り、前記第1の層が前記厚さ方向の位置に従って変化す
るエッチング剤に対する局所エッチング速度を有してい
るステップと、マスク材料のパターンを生成する為にリ
トグラフィを行い、前記パターンが前記第1の層の部分
を被覆する部分を含み、前記第1の層の前記被覆された
部分が形状部の形状を有するステップと、エッチングし
て、マスク材料の前記パターンに被覆されなかった領域
を除去し、これにより前記第1の層の前記被覆された部
分が前記第1の層の前記第1の側と前記第2の側の間に
延出するエッジを有する形状部を形成し、このエッチン
グの作用が、前記エッチング剤を用いて前記形状部のエ
ッジをさらにエッチングして、これにより前記エッジが
テーパー付けされた側壁プロファイルを有するステップ
と、を備える薄膜構造体形成方法である。
料を除去する速さである。「局所エッチング速度」はエ
ッチング速度が変化する層の領域又は層の部分における
エッチング速度である。「エッチング剤」に対するエッ
チング速度は、そのエッチング剤を使用するエッチング
作用に対するエッチング速度である。
対する局所エッチング速度が厚さ方向の位置の関数であ
る場合、形状部内の「厚さ方向の位置に従って変化す
る」エッチング剤に対する局所エッチング速度を有す
る。
は、このエッジにおける形状部の第1の側と形状部の第
2の側の間に延出しているプロファイルであり、このエ
ッジの断面から見ることができる。
状部のエッジの側壁プロファイルは、側壁プロファイル
が形状部の第2の側と交わる線の突出部(射影)が、こ
の側壁プロファイルが形状部の第1の側と交わる線と同
じでない場合、「テーパー付け」される。
下で延出する基板の表面と側壁プロファイルが形状部の
第2の側と交わる線へ延出する側壁の表面の間で、側壁
プロファイルが形状部の第1の側に交わる線で形成され
る角度である。側壁が平面でない場合、「仰角」は、側
壁の表面を、側壁プロファイルが形状部の第1と第2の
側に交わる局所線セグメントを有する平面として処理す
ることによって局所的に得られる近似であってもよい。
の肉眼で見て均質な混合物である材料である。
合物において、これらの元素の原子の量の関係は、「原
子パーセント」、「原子比率」、又は「原子比」で表現
することができる。
ァイルを有する形状部を含む薄膜構造体を示す。図2は
局所エッチング速度が層の厚さ方向でどのように連続的
に変化し得るかを示す。図3は局所エッチング速度が層
の二つの副層内ではどのように異なり得るかを示す。図
4は局所エッチング速度が層の交互の副層内ではどのよ
うに異なり得るかを示す。図5はテーパー付き側壁ファ
イルを有する形状部をエッジで生成する時の一般的な動
作を示す。
ト(製品)10は、表面14を有する基板12を含み、
この表面において薄膜構造体16が形成される。薄膜構
造体16は、表面14方向の第1の側20と、表面14
から離れた第2の側22と、第1の側20と第2の側2
2の間に延出しているエッジ24と、を有する形状部1
8を含む。形状部18は、表面14上にあってもよい
が、図1の省略記号(・・・)によって示されるよう
に、薄膜構造体16は形状部18と表面14の間に一つ
又はそれより多くの層を有することもできる。薄膜構造
体16はまた形状部18の上に一つ又はそれより多くの
層を有することができる。
ングされてもよいし、このエッチング剤に対する局所エ
ッチング速度は、厚さ方向即ちz方向の第1の側20の
z0から第2の側のz1 へ変化する。この変化する局所
エッチング速度の結果として、エッジ24の側壁プロフ
ァイルは、エッチング剤を用いたエッチング作用によっ
てテーパー付けされ、90°に等しくない仰角θを有す
る。
とz1 の間の関数zとして変化してもよい一つの方法を
示す。図2の局所エッチング速度曲線は、最小値z0 か
ら始まり、最大値z1 まで単調に上昇する。蒸着の条件
を変えたり又は層内の材料の比率を連続的に変えること
によって、図2に示したような連続的に変化する局所エ
ッチング速度曲線を得ることは可能な場合のあるが、連
続的に変化する局所エッチング速度曲線を実際に達成す
ることが困難なこともある。
関数として変化することができる他の方法を示す。図2
におけるように、単調に上昇するのではなく、図3のエ
ッチング速度曲線は層間の境界zl で断続的に上昇す
る。以下に説明するように、zl の下にある副層は遅い
エッチング速度を有する厚い副層であるが、zl の上に
ある副層は速いエッチング速度を有する薄いキャッピン
グ副層である。
し得る他の方法を示す。この場合、層が速い局所エッチ
ング速度と遅い局所エッチング速度が互い違いである副
層を含むので、局所エッチング速度曲線は、副層間のい
くつかの境界では上昇し、他の境界では下降する。この
局所エッチング速度曲線は、異なる副層におけるエッチ
ング時間の差によって、以下により詳細に示すように、
テーパー付き側壁プロファイルを形成する。
作が蒸着は行うことにより始まり、エッチング剤に対す
る局所エッチング速度を有する層を生成し、この局所エ
ッチング速度は層の厚さ方向即ちz方向で変化する。ボ
ックス30における動作は図2乃至図4に示したように
局所エッチング速度曲線又は他のタイプの局所エッチン
グ速度曲線を有する層を生成することができる。ボック
ス32における動作は、リトグラフィを実行して形状部
の形状を有する層の部分を被覆するマスク材料のパター
ンを生成する。次いで、ボックス34における動作は、
エッチングしてボックス32からのマスク材料のパター
ンにより被覆されなかった領域を除去する。ボックス3
4でエッチングした結果、層の被覆された部分がエッジ
を有する形状部を形成する。また、ボックス34におけ
る動作は、エッジの側壁プロファイルがテーパー付けさ
れるように、エッジをエッチング剤によりエッチングす
る。ボックス36における動作はマスク材料のパターン
を除去する。
て実行されることができ、基板の表面にテーパー付けさ
れた形状部を有する薄膜構造体を提供する。
配列の部分的なレイアウトを示す。図7は、図6の配列
における光制御ユニットのレイアウトを示す。
76及びデータ線80、82乃至84を含む。走査線7
2、74乃至76はテーパー付けされた導電線であり、
走査線74乃至76がそれぞれ光制御ユニットの列と接
続され、この列内の光制御ユニットを選択する信号を提
供する。例えば、図示されている光制御ユニット90は
走査線74からその信号を受け取る。
光制御ユニットはその走査線から2値信号を受け取るこ
とができ、これにより光制御ユニットは完全にオン飽和
状態又は完全にオフ飽和状態に駆動される。或いは、各
光制御ユニットは三つ又はそれより多くのグレイレベル
を示すことができる多重レベルの信号を受け取ることが
できる。いづれの場合においても走査線の導電性は重要
である。導電性が低くなると、走査信号が減衰し、遅延
し、これにより2値信号の遅延又は不飽和グレイレベル
の減衰に伴う問題が生じる。テーパー付けされた導電線
は、これらの導電線が段形の側壁プロファイルを有する
エッジを持つ導電線より厚くなってもよいので、十分な
導電性を提供することができ、この問題を軽減する。
構造体のいくつかの層を示すが、基板の表面から最も遠
くに位置する上部層が下部層を覆い隠している。
この頂部金属層は光制御ユニット内のトランジスタのチ
ャネルリードと接続されているデータ線110を形成
し、また、この頂部金属層は以下に説明する幾つかの他
の形状部も生成する。図示した次の層はインジウム−酸
化スズ(ITO)の層であり、このITO層は透明電極
112を形成する。次の層は頂部窒化層であり、この頂
部窒化層はトランジスタの部分であるアイランド114
を生成する。図示した最下部層は底部金属層であり、こ
の底部金属層はゲート線116とそれと接続され、トラ
ンジスタのゲートリードとして作用するゲートリード1
18を形成する。
抵抗率で実行されることができ、−8V、0V、及び+
8Vで駆動される。データ線110は2値制御ユニット
のコラム(列)にデータ信号を提供し、これらの2値制
御ユニットの内の一つが図4に示される。ゲートリード
の上を延出しているデータ線110の部分がトランジス
タのソースリードと接続している。
御ユニットのロー(行)へ送る。ゲート線116は1.
4Ω/平方インチの抵抗率で実行されることができ、+
15V及び−15Vで駆動されることができる。
々10μmである。データ線110は交差領域120で
ゲート線116と交差する。交差領域120は、頂部窒
化層によって生成された絶縁体と、これらの二つの線が
信号を適切に導電し、この二つの線における信号が干渉
しないことを確実とするのに必要な他の形状部を含むこ
とができる。
成されたドレイン線122を介してトランジスタのドレ
インリードと接続する。従って、トランジスタがゲート
線116によってゲートリード118に提供された走査
信号により導電性である時、透明電極112はドレイン
線112を介してデータ線110から駆動信号を受け取
り、それを記憶する。
続し、この充電リード124は充電コンデンサ(storag
e capacitor )の一つの電極を実行し、頂部金属層によ
って形成される。底部金属層によって形成されるゲート
線126は充電コンデンサの他の電極を実行する。ゲー
ト線126はまた同じコラム内の先行の2値制御ユニッ
トへ走査信号を提供する。
がどのように使用されて図3に示したような局所エッチ
ング速度を有する層を生成し得るかを示す。図9はモリ
ブデンとクロムの原子比率の関数としてのエッチング速
度を示す。図10は図8に示したように二つのターゲッ
トを用いて層を生成するときの動作を示す。図11は図
10に示したように生成された層をエッチングする段階
を示す。図12乃至14は、図10におけるような動作
により生成された、当該形状部のエッジでテーパー付き
側壁プロファイルを有する実際の形状部を示す。
ロンスパッタリングマシンの真空チャンバであってもよ
い。チャンバ140には、第1合金ターゲットMo(x
1 )Cr(y1 )であるターゲット142、第2合金タ
ーゲットMo(x2 )Cr(y2 )であるターゲット1
44があり、ここで、yn =(1−xn )であり、(x
n /yn )はモリブデン−クロム合金中のモリブデン対
クロムの原子比である。基板146はチャンバ140内
にあり、この基板146が第1の合金の蒸着用のターゲ
ット142に隣接した第1の位置と第2の合金の蒸着用
のターゲット144に隣接した第2の位置の間で前後に
移動され得るように取り付けられる。スパッタリングは
従来の技術を用いて行うことができる。
異なるMo(x)Cr(y)に対して1秒当たりのÅ
(オングストローム)で測定されたエッチング速度を示
し、二つの異なる合金がどのように使用されて異なる局
所エッチング速度を有する副層を生成し得るかを示す。
示したように、50°Cのエッチング温度においては、
エッチング速度は約15原子パーセントのモリブデンか
ら約30原子パーセントのモリブデンへ線形に下降し、
次いでほぼ線形に上昇する。ほぼ室温(例えば、図示の
22°C)のエッチング温度においては、エッチング速
度は約15原子パーセントのモリブデンから約25原子
パーセントのモリブデンへ下降し、次いでほぼ一定した
ままである。モリブデンの異なる原子比を有する二つの
副層間で3:1より大きなエッチング速度間の比率を得
ることが可能である。
物理的蒸着(PVD)を行うことによって開始し、Mo
(x1 )Cr(y1 )を含む第1の副層を製造する。ボ
ックス162の動作は次いで物理的蒸着(PVD)を行
い、Mo(x2 )Cr(y2)を含む第2の副層を生成
し、ここで、第2の副層の局所エッチング速度が第1の
副層の局所エッチング速度よりかなり速くなるように、
x1 はx2 より大きい(x1 >x2 )。第1の副層と第
2の副層は共にモリブデンとクロムを含む層を生成し、
各副層は、MoCr合金を含み、厚さ方向の位置に従っ
て変化する局所エッチング速度を有する。ボックス16
0と162における動作は、図8の構成を用いて実行さ
れるが、最初にターゲット142からスパッタリングす
るために基板146を位置決めして第1の副層を生成
し、次いでターゲット144からスパッタリングする位
置へ基板146を移動して第2の副層を生成することに
よって実行され得る。
フィを実行して、形状部の形状を有するモリブデンとク
ロムの層の部分を被覆するマスク材料のパターンを生成
する。次いでボックス166における動作は、エッチン
グして、ボックス164からのマスク材料のパターンに
より被覆されなかった領域を除去する。ボックス166
におけるエッチング作用の結果として、MoCr層の被
覆された部分は、モリブデンとクロムを含む形状部を形
成する。また、ボックス166における動作は、パター
ン境界の下で異なるようにエッチングして、テーパー付
き側壁プロファイルを有する形状部のエッジを生成す
る。次いで、ボックス168における動作は、形状部か
らマスク材料のパターンを除去する。
における段階を示す。第1の段階において、エッチング
が始まる前に、層180が基板146上にあり、層18
0は副層182と184を有する。層180は厚さが5
000Åであってもよいし、例えば、副層182は厚さ
が4600Åであり、83原子パーセントのモリブデン
を含むが、副層184は厚さが400Åの薄いキャッピ
ング副層であり、87原子パーセントのモリブデンを含
む。図9に見られるように、これらの原子比によって、
室温で約2.5のエッチング比が得られる。レジスト1
86は生成されるべき形状部の形状を有する層180の
部分を被覆する。
ているように、エッチングが開始した後、副層184は
レジスト186に被覆されなかった領域内で迅速にエッ
チングされて取り去られ、次いで中間側壁190によっ
て図示したように、レジスト186の下でエッチングを
開始して除去する。副層184がエッチングされ除去さ
れたので、レジスト186の下の副層182の部分がエ
ッチング剤にさらされてエッチングされるが、このエッ
チング期間が短いので、レジスト186に被覆されなか
った領域ほど深くはエッチングされない。
被覆されなかった領域内の副層を介してエッチングした
時、図11の第3の段階に示したように、副層184の
テーパー無しの側壁192と副層182のテーパー付き
側壁194が共に、結果的に得られる形状部の側壁プロ
ファイルを形成する。
は図10のボックス168の動作によって除去され得
る。副層184はより均一なテーパー付き側壁プロファ
イルを得るために適切な作用によって除去される犠牲層
であってもよい。
て生成された導電線の断面の走査電子顕微鏡(SEM)
画像を示す。第1の副層は厚さが4600Åであり、7
5原子パーセントのモリブデンを有し、第2の副層が厚
さが400Åであり、60原子パーセントのモリブデン
を有する。この線は、幅が約15μm、厚さが0.5μ
mである。示したように、導電線の各エッジで得られる
側壁プロファイルの仰角は約30°である。
って生成された他の導電線の断面のSEM画像を示す。
第1の副層は厚さが4600Åであり、85原子パーセ
ントのモリブデンを有し、第2の副層は厚さが400Å
であり、60原子パーセントのモリブデンを有する。こ
の線は幅が約15μm、厚さが0.5μmである。示し
たように、導電線の各エッジで得られる側壁プロファイ
ルの仰角は約6°である。
た導電線の構成のSEM画像を示し、この画像は図13
の同じ仰角を有する。テーパーは各線の周辺で見られ
る。
ロファイルを有するエッジが上記の二つの副層の技術を
用いて首尾よく生成されたことを示す。また、図12乃
至14に示されるように、及び60°の仰角を有する導
電線に対する窒化珪素の誘電体層の化学蒸着が、導電線
のエッジで何ら問題を生じないで相似被覆を示した。
トがどのように使用され、図4に示したような局所エッ
チング速度を有する層を生成し得るかを示す。図16
は、図15の構成によって生成された層の断面を示す。
図17は、アルミニウムとチタン−タングステンのエッ
チング速度を数段階の温度におけるエッチング剤比率の
関数として示す。図18と図19は、図15における構
成によって生成された、当該形状部のエッジにおけるテ
ーパー付き側壁プロファイルを有する実際の形状部を示
す。
チャンバと同じであってもよいが、アルミニウムのター
ゲット212と、チタン及びタングステンの合金ターゲ
ットであるターゲット214を有する。例えば、10重
量パーセントのチタンような一般的に使用される割合を
有する合金ターゲットが使用されてもよい。基板216
はチャンバ210内にあり、アルミニウムの蒸着用のタ
ーゲット212に隣接する第1の位置とチタン−タング
ステンの蒸着用のターゲット214に隣接する第2の位
置の間で前後に移動することができるように取り付けら
れる。スパッタリングは、図10と同じ動作に続いて、
従来の技術を用いて実行され得るが、一連の動作がボッ
クス160及び162の動作に取って代わり、この一連
の動作のそれぞれが多数の副層の内の一つを生成し、他
の副層がアルミニウムであり、このアルミニウムの副層
がチタン−タングステンの副層によって分離される。
る基板216を示す。層230は、チタン−タングステ
ンの副層250、252、254、及び256によって
分離されたアルミニウムの副層232、234、23
6、238、及び240を含む。アルミニウムの副層2
32、234、及び236はそれぞれ厚さが600Åで
あってもよいが、アルミニウムの副層238の厚さは4
00Å、アルミニウムの副層240の厚さは200Åで
あってもよい。チタン−タングステンの副層250、2
52、254、及び256は厚さがそれぞれ100Åで
あってもよい。
ング剤の異なる混合物に対してÅ/秒で測定されたエッ
チング速度を示し、異なるサブエッチング剤によってエ
ッチングされる材料がどのように使用され、異なる局所
エッチング速度を有する副層を生成し得るかを示す。チ
タン−タングステン用のサブエッチング剤はH2 O2で
あるが、アルミニウム用のサブエッチング剤はH3 PO
4 が主成分である標準アルミニウムエッチング剤であ
る。50°Cのエッチング温度でのH2 O2 対アルミニ
ウムサブエッチング剤の低比率、例えば、10−30:
1はかなり異なるエッチング速度を生成する。
ッチング剤の30:1の比率を用いて図16における層
のような層をエッチングすることによって生成された形
状部の断面のSEM画像を示す。この形状部のエッジで
得られる仰角は約52°である。
ッチング剤の10:1の比率を用いて図16における層
のような層をエッチングすることによって生成された他
の形状部のSEMの平面図を示す。示されているよう
に、図19における仰角は図18の角度よりも相当に小
さい。
ロファイルを有するエッジが上記の複数の副層の技術を
用いて首尾よく生成されたことを示す。
用して、材料、例えば、モリブデン−クロム、アルミニ
ウム、及びチタン−タングステンを蒸着する。他の物理
的蒸着技術、例えば、真空蒸着や電子ビーム蒸着も使用
され得る。
ブデン−クロム、アルミニウム、及びチタン−タングス
テンと、これらの材料に合ったエッチング剤を使用す
る。他の材料とエッチング剤も使用できる。例えば、上
記の技術を用いてテーパー付けされた誘電体又はドープ
された半導体の形状部を得ることが可能であるかもしれ
ない。
内の材料の原子比を使用するが、、他の厚さや原子比を
使用することができる。また、異なるエッチング速度を
有する層によるよりも連続的に変化するエッチング速度
によって本発明を実行することが可能であるかもしれな
い。
が、乾式エッチング剤を使用してもよい。
又はエッチング剤中のサブエッチング剤の割合の差から
得られるエッチング速度における差を使用する。図20
はエッチング中のアルゴン圧力の関数としてのエッチン
グ速度を示し、蒸着条件の差が層の局所エッチング速度
にかなりの差を生成し得ることを示す。さらなる変形
は、エッチング速度に影響を与える不純物、例えば、ス
パッタリングガス中のN2 −Ar混合物によって元素金
属フィルム(薄膜)をドープして、窒素をチタンのフィ
ルムへ混和することである。
差を使用するが、エッチング剤中のサブエッチング剤の
比率の差から得られるエッチング速度を代わりに使用す
ることもできる。例えば、アルミニウム導電線における
チタン−タングステンキャッピング層は、H3 PO4 と
H2 O2 の混合物を用いてエッチングされ、テーパー付
き側壁プロファイルを得ることができる。
成するが、本発明は、種々の形状及びタイプのテーパー
付き側壁プロファイルを有する他の形状部を生成するの
に使用されることができ、これらの他の形状部にはリフ
トオフ技術に適した逆テーパー付き形状部が含まれる。
しているが、本発明は、他のタイプの基板、例えば、ポ
リシリコンにおける薄膜構造体において実行されてもよ
い。
の処理段階を用いる。異なる順序における段階によって
又は他の工程段階によって、本発明を実行することが可
能であるかもしれない。
ィスプレイ(AMLCD)用の配列の生成を含む多くの
方法に適用され得る。例えば、本発明を、構成部品のリ
ードを接続する導電線を有する薄膜構造体又は他の構造
体をもつ走査配列を生成する為に使用することが可能で
ある。
造や他の目的のみならず、集積回路を製造するためのあ
らゆる従来の工程に適用され得る。
る層を異なるようにエッチングすることによって達成さ
れるテーパー付き形状部を有する薄膜構造体を提供す
る。
パー付けされた形状部を含む薄膜構造体を示す略断面図
である。
厚さ方向の位置の関数として局所エッチング速度を示す
グラフである。
を含む層内の厚さ方向の位置の関数として局所エッチン
グ速度を示す他のグラフである。
を含む層内の厚さ方向の位置の関数として局所エッチン
グ速度を示す他のグラフである。
れた形状部を有する薄膜構造体を生成するときの一般的
な動作を示すフローチャートである。
ットの配列のレイアウトを示す略平面図である。
イアウトを示す平面図である。
リングチャンバを示す略図である。
度の原子比の関数としてエッチング速度を示すグラフで
ある。
れた導電線を生成する時の動作を示すフローチャートで
ある。
電線を生成する時の段階を示すフローチャートである。
き線の断面の走査電子顕微鏡写真である。
ー付き線の断面の走査電子顕微鏡写真である。
で線の断面の走査電子顕微鏡写真である。
テンターゲットによるスパッタリングチャンバを示す略
図である。
を有する層の断面図を概略的に示す図である。
比率の関数としてエッチング速度を示すグラフである。
パー付き形状部の断面の走査電子顕微鏡写真である。
図18とは異なる比率のエッチング剤を有する他のテー
パー付き形状部の平面の走査電子顕微鏡写真である。
度を示すグラフである。
Claims (3)
- 【請求項1】 表面を有する基板と、 前記基板の表面に形成された薄膜構造体と、 を有する製品であって、 前記薄膜構造体が、前記基板近くの第1の側と前記基板
の表面から離れた第2の側とを有する形状部を備え、前
記形状部が前記第1の側から前記第2の側へ厚さ方向へ
延出しているエッジを有し、前記形状部が前記厚さ方向
の位置に従って変化するエッチング剤に対する局所エッ
チング速度を有し、前記エッジが前記エッチング剤を用
いてエッチング作用によってテーパー付けされた側壁プ
ロファイルを有する、 ことよりなる薄膜構造体を有する製品。 - 【請求項2】 表面を有する絶縁基板と、 前記絶縁基板の前記表面で形成された薄膜構造体と、 を有する製品であって、 前記薄膜構造体が、画像の表示を行わせる光制御ユニッ
トの配列を備え、各光制御ユニットがユニット信号を受
け取るリードを有し、各光制御ユニットが前記配列によ
って表示された画像のセグメントの表示を行わせること
によってそのユニット信号に応答し、 二つ又はそれより多くの導電線を備え、各導電線が第1
と第2の金属を有し、各導電線が前記光制御ユニットの
セットの各々のリード線に接続されて前記セット内の前
記光制御ユニットへユニット信号を提供し、各導電線が
前記基板近くの第1の側と前記基板の表面から離れた第
2の側を有し、各導電線が前記第1の側から前記第2の
側へ厚さ方向へ延出しているエッジを有し、各導電線が
前記厚さ方向の位置に従って変化するエッチング剤に対
する局所エッチング速度を有し、且つ各導電線の前記エ
ッジが前記エッチング剤を用いてエッチング作用によっ
てテーパー付けされた側壁プロファイルを有する、 ことよりなる薄膜構造体を有する製品。 - 【請求項3】 基板の表面に薄膜構造体を形成する方法
であって、 前記基板近くの第1の側と前記基板の表面から離れた第
2の側を有する第1の層を生成する為に蒸着を行い、前
記第1の層が前記第1の側から前記第2の側へ厚さ方向
へ延出しており、前記第1の層が前記厚さ方向の位置に
従って変化するエッチング剤に対する局所エッチング速
度を有しているステップと、 マスク材料のパターンを生成する為にリトグラフィを行
い、前記パターンが前記第1の層の部分を被覆する部分
を含み、前記第1の層の前記被覆された部分が形状部の
形状を有するステップと、 エッチングして、マスク材料の前記パターンに被覆され
なかった領域を除去し、これにより前記第1の層の前記
被覆された部分が前記第1の層の前記第1の側と前記第
2の側の間に延出するエッジを有する形状部を形成し、
このエッチングの作用が、前記エッチング剤を用いて前
記形状部のエッジをさらにエッチングして、これにより
前記エッジがテーパー付けされた側壁プロファイルを有
するステップと、 を備える薄膜構造体形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/235,010 US5528082A (en) | 1994-04-28 | 1994-04-28 | Thin-film structure with tapered feature |
| US235010 | 1994-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302784A true JPH07302784A (ja) | 1995-11-14 |
Family
ID=22883685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124287A Pending JPH07302784A (ja) | 1994-04-28 | 1995-04-24 | 薄膜構造体を有する製品及び薄膜構造体形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5528082A (ja) |
| EP (1) | EP0680079A3 (ja) |
| JP (1) | JPH07302784A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100643960B1 (ko) * | 1997-06-12 | 2007-03-02 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치와 그 제조방법 |
| CN100409457C (zh) * | 2003-09-03 | 2008-08-06 | 三星Sdi株式会社 | 薄膜晶体管和利用该薄膜晶体管的有源矩阵平板显示器 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693983A (en) * | 1994-04-28 | 1997-12-02 | Xerox Corporation | Thin-film structure with conductive molybdenum-chromium line |
| JP3132310B2 (ja) * | 1994-11-18 | 2001-02-05 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
| US5670062A (en) * | 1996-06-07 | 1997-09-23 | Lucent Technologies Inc. | Method for producing tapered lines |
| KR980010563A (ko) * | 1996-07-24 | 1998-04-30 | 김광호 | 테이퍼 에칭된 Cr 막을 갖는 TFT 액정표시소자 |
| KR100303446B1 (ko) | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| JP2001035808A (ja) | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
| US6309805B1 (en) * | 1999-09-01 | 2001-10-30 | Morton International, Inc. | Method for securing and processing thin film materials |
| DE19943521C2 (de) * | 1999-09-09 | 2001-11-29 | Dresden Ev Inst Festkoerper | Verfahren zum Einstellen definierter Flankenwinkel beim Herstellen von Schichtstrukturen |
| US6774397B2 (en) * | 2000-05-12 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI224806B (en) | 2000-05-12 | 2004-12-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6613243B2 (en) * | 2000-07-25 | 2003-09-02 | Shipley Company, L.L.C. | Method of making a 3-D structure using an erodable mask formed from a film having a composition that varies in its direction of thickness |
| SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
| TWI230392B (en) * | 2001-06-18 | 2005-04-01 | Innovative Silicon Sa | Semiconductor device |
| JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
| JP4085094B2 (ja) * | 2004-02-19 | 2008-04-30 | シャープ株式会社 | 導電素子基板の製造方法、液晶表示装置の製造方法 |
| US9448346B2 (en) * | 2012-12-19 | 2016-09-20 | Viavi Solutions Inc. | Sensor device including one or more metal-dielectric optical filters |
| US10197716B2 (en) | 2012-12-19 | 2019-02-05 | Viavi Solutions Inc. | Metal-dielectric optical filter, sensor device, and fabrication method |
| US9568362B2 (en) * | 2012-12-19 | 2017-02-14 | Viavi Solutions Inc. | Spectroscopic assembly and method |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4181564A (en) * | 1978-04-24 | 1980-01-01 | Bell Telephone Laboratories, Incorporated | Fabrication of patterned silicon nitride insulating layers having gently sloping sidewalls |
| JPS6010644A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| US5007984A (en) * | 1987-09-28 | 1991-04-16 | Mitsubishi Denki Kabushiki Kaisha | Method for etching chromium film formed on substrate |
| JPH01209764A (ja) * | 1988-02-18 | 1989-08-23 | Stanley Electric Co Ltd | 薄膜トランジスタとその製法 |
| DE3914602A1 (de) * | 1989-05-03 | 1990-11-08 | Bosch Gmbh Robert | Verfahren zum erzeugen von kontaktloechern in isolationsschichten |
| US4938841A (en) * | 1989-10-31 | 1990-07-03 | Bell Communications Research, Inc. | Two-level lithographic mask for producing tapered depth |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| US5132745A (en) * | 1990-10-05 | 1992-07-21 | General Electric Company | Thin film transistor having an improved gate structure and gate coverage by the gate dielectric |
| EP0504390B1 (en) * | 1990-10-05 | 1996-01-10 | General Electric Company | Thin film transistor stucture with improved source/drain contacts |
| JPH0561538A (ja) * | 1991-01-31 | 1993-03-12 | Maeda Corp | 運搬台車の走行制御方法 |
| US5241192A (en) * | 1992-04-02 | 1993-08-31 | General Electric Company | Fabrication method for a self-aligned thin film transistor having reduced end leakage and device formed thereby |
| JP2905032B2 (ja) * | 1992-05-12 | 1999-06-14 | シャープ株式会社 | 金属配線の製造方法 |
| US5436201A (en) * | 1993-05-28 | 1995-07-25 | Hughes Aircraft Company | Dual etchant process, particularly for gate recess fabrication in GaAs MMIC chips |
| EP0660381A1 (en) * | 1993-12-21 | 1995-06-28 | Koninklijke Philips Electronics N.V. | Method of manufacturing a transparent conductor pattern and a liquid crystal display device |
-
1994
- 1994-04-28 US US08/235,010 patent/US5528082A/en not_active Expired - Lifetime
-
1995
- 1995-04-19 EP EP95302614A patent/EP0680079A3/en not_active Withdrawn
- 1995-04-24 JP JP7124287A patent/JPH07302784A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100643960B1 (ko) * | 1997-06-12 | 2007-03-02 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치와 그 제조방법 |
| CN100409457C (zh) * | 2003-09-03 | 2008-08-06 | 三星Sdi株式会社 | 薄膜晶体管和利用该薄膜晶体管的有源矩阵平板显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0680079A2 (en) | 1995-11-02 |
| US5528082A (en) | 1996-06-18 |
| EP0680079A3 (en) | 1996-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07302784A (ja) | 薄膜構造体を有する製品及び薄膜構造体形成方法 | |
| US5874745A (en) | Thin film transistor with carbonaceous gate dielectric | |
| US5670062A (en) | Method for producing tapered lines | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| EP0249211B1 (en) | Method of manufacturing a thin film transistor | |
| KR0138913B1 (ko) | 집적회로의 상호 접속배치 제조방법 | |
| US6570182B2 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| US6380098B1 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| US20120075699A1 (en) | Segmented film deposition | |
| US5895937A (en) | Tapered dielectric etch in semiconductor devices | |
| US5912506A (en) | Multi-layer metal sandwich with taper and reduced etch bias and method for forming same | |
| US8743333B2 (en) | Liquid crystal display device and manufacturing method for same | |
| TWI277815B (en) | Liquid crystal display and manufacturing method of liquid crystal display including substrate | |
| CN101354507A (zh) | 薄膜晶体管液晶显示器阵列基板结构及其制造方法 | |
| US5969423A (en) | Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition | |
| JPH04505832A (ja) | 改良されたソース/ドレイン接点を持つ薄膜トランジスタ構造 | |
| EP0680088B1 (en) | Thin-film structure with conductive molybdenum-chromium line | |
| US6057238A (en) | Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom | |
| US5246468A (en) | Method of fabricating a lateral metal-insulator-metal device compatible with liquid crystal displays | |
| JP3046829B2 (ja) | モリブデン膜の形成方法 | |
| JP3346324B2 (ja) | エッチング方法 | |
| JP2002352627A (ja) | 酸化インジウム錫薄膜およびその製造方法、液晶表示素子 | |
| JPH06132257A (ja) | 半導体素子の製造方法 | |
| EP1380665A1 (en) | Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom | |
| KR100303347B1 (ko) | 박막트랜지스터의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |