JPH0730343A - 分布型増幅器及び双方向増幅器 - Google Patents
分布型増幅器及び双方向増幅器Info
- Publication number
- JPH0730343A JPH0730343A JP5173907A JP17390793A JPH0730343A JP H0730343 A JPH0730343 A JP H0730343A JP 5173907 A JP5173907 A JP 5173907A JP 17390793 A JP17390793 A JP 17390793A JP H0730343 A JPH0730343 A JP H0730343A
- Authority
- JP
- Japan
- Prior art keywords
- distributed
- side circuit
- fet
- input
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
- H03F3/607—Distributed amplifiers using FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 その一部がスイッチとしても動作する分布型
増幅器を得る。 【構成】 入力側回路１００ａの分布定数線路３ａ〜３
ｃの接続点にキャパシタ９ａを介して増幅用のソース接
地ＦＥＴ７ａ，７ｂのゲートを接続するとともに、上記
増幅用のソース接地ＦＥＴ７ａ，７ｂとは別に設けたソ
ース接地ＦＥＴ１１ａ，１１ｂのドレインを接続する。
増幅器を得る。 【構成】 入力側回路１００ａの分布定数線路３ａ〜３
ｃの接続点にキャパシタ９ａを介して増幅用のソース接
地ＦＥＴ７ａ，７ｂのゲートを接続するとともに、上記
増幅用のソース接地ＦＥＴ７ａ，７ｂとは別に設けたソ
ース接地ＦＥＴ１１ａ，１１ｂのドレインを接続する。
Description
【０００１】
【産業上の利用分野】この発明は分布型増幅器及びこれ
を用いた双方向増幅器に関するものである。
を用いた双方向増幅器に関するものである。
【０００２】
【従来の技術】図７は、従来の分布型増幅器の構成を示
す回路図であり、図において、７００は分布型増幅器
で、これは、入力端子１と接地間に３つの分布定数線路
３ａ，３ｂ，３ｃと５０Ωの終端抵抗８とバイパスキャ
パシタ９をこの順に直列接続してなる入力側回路７０ａ
と、出力端子２と接地間に分布定数線路３ｄ，３ｅ，３
ｆと５０Ωの終端抵抗８とバイパスキャパシタ９をこの
順に直列接続してなる出力側回路７０ｂと、そのゲート
が入力側回路７０ａにおける分布定数線路３ａ，３ｂの
接続点に接続され、そのドレインが分布定数線路１０を
介して出力側回路７０ｂにおける分布定数線路３ｅ，３
ｆの接続点に接続されたソース接地ＦＥＴ７０ｃと、そ
のゲートが入力側回路７０ａにおける分布定数線路３
ｂ，３ｃの接続点に接続され、そのドレインが分布定数
線路１０を介して出力側回路７０ｂにおける分布定数線
路３ｄ，３ｅの接続点に接続されたソース接地ＦＥＴ７
０ｄとから構成されている。ここで、ソース接地ＦＥＴ
７０ｃ，７０ｄは、ゲート・ソース間容量４，ゲートバ
イアス電圧によって制御される電流源５及びドレイン・
ソース間容量６とからなる等価回路として示している。
す回路図であり、図において、７００は分布型増幅器
で、これは、入力端子１と接地間に３つの分布定数線路
３ａ，３ｂ，３ｃと５０Ωの終端抵抗８とバイパスキャ
パシタ９をこの順に直列接続してなる入力側回路７０ａ
と、出力端子２と接地間に分布定数線路３ｄ，３ｅ，３
ｆと５０Ωの終端抵抗８とバイパスキャパシタ９をこの
順に直列接続してなる出力側回路７０ｂと、そのゲート
が入力側回路７０ａにおける分布定数線路３ａ，３ｂの
接続点に接続され、そのドレインが分布定数線路１０を
介して出力側回路７０ｂにおける分布定数線路３ｅ，３
ｆの接続点に接続されたソース接地ＦＥＴ７０ｃと、そ
のゲートが入力側回路７０ａにおける分布定数線路３
ｂ，３ｃの接続点に接続され、そのドレインが分布定数
線路１０を介して出力側回路７０ｂにおける分布定数線
路３ｄ，３ｅの接続点に接続されたソース接地ＦＥＴ７
０ｄとから構成されている。ここで、ソース接地ＦＥＴ
７０ｃ，７０ｄは、ゲート・ソース間容量４，ゲートバ
イアス電圧によって制御される電流源５及びドレイン・
ソース間容量６とからなる等価回路として示している。
【０００３】次に、動作について説明する。上記分布型
増幅器７００においては、ソース接地ＦＥＴ７０ｃ，７
０ｄのゲート・ソース間容量（Ｃgs）４とそのゲート側
の入力側回路７０ａにおける分布定数線路３ａ，３ｂ，
３ｃをインダクタンス（Ｌg ）と置き換えたもの、ま
た、ソース接地ＦＥＴ７０ｃ，７０ｄのドレイン・ソー
ス間容量（Ｃds）６とそのドレインに接続された分布定
数線路１０をインダクタンス（Ｌd ）と置き換えたもの
とで、各々ソース接地ＦＥＴ７０ｃ，７０ｄのゲート
側，ドレイン側に分布定数線路と等価な回路が構成され
る。ここで、入・出力側の特性インピーダンスをＺｏと
すると、ソース接地ＦＥＴ７０ｃ，７０ｄのゲート側に
ついて、下記式(3) の関係が成り立つ。
増幅器７００においては、ソース接地ＦＥＴ７０ｃ，７
０ｄのゲート・ソース間容量（Ｃgs）４とそのゲート側
の入力側回路７０ａにおける分布定数線路３ａ，３ｂ，
３ｃをインダクタンス（Ｌg ）と置き換えたもの、ま
た、ソース接地ＦＥＴ７０ｃ，７０ｄのドレイン・ソー
ス間容量（Ｃds）６とそのドレインに接続された分布定
数線路１０をインダクタンス（Ｌd ）と置き換えたもの
とで、各々ソース接地ＦＥＴ７０ｃ，７０ｄのゲート
側，ドレイン側に分布定数線路と等価な回路が構成され
る。ここで、入・出力側の特性インピーダンスをＺｏと
すると、ソース接地ＦＥＴ７０ｃ，７０ｄのゲート側に
ついて、下記式(3) の関係が成り立つ。
【０００４】
【数５】
【０００５】そして、この場合のカットオフ周波数は下
記式(4) となる。
記式(4) となる。
【０００６】
【数６】
【０００７】なお、ドレイン側についても上記と同様の
関係が成り立つ。また、入力された信号はＦＥＴにより
増幅される。このように、この分布型増幅器７００はカ
ットオフ周波数まで使用できる広帯域な増幅器である。
関係が成り立つ。また、入力された信号はＦＥＴにより
増幅される。このように、この分布型増幅器７００はカ
ットオフ周波数まで使用できる広帯域な増幅器である。
【０００８】
【発明が解決しようとする課題】従来の分布型増幅器は
以上のように構成されており、通常、この分布型増幅器
を用いて送受信機を構成する場合、送信機用と受信機用
にそれぞれこの分布型増幅器を用い、この分布型増幅器
とは別に信号の入出力経路を送信機側と受信機側に切り
換えるための，この分布型増幅器と同等以上の帯域を持
ったスイッチが必要になる。従って、従来の分布型増幅
器を用いて送受信機を構成する場合、スイッチを付加す
る分だけ送受信機のチップサイズが大きくなり、また、
スイッチによる信号の伝送損失も考慮しなければならな
いといった問題点があった。
以上のように構成されており、通常、この分布型増幅器
を用いて送受信機を構成する場合、送信機用と受信機用
にそれぞれこの分布型増幅器を用い、この分布型増幅器
とは別に信号の入出力経路を送信機側と受信機側に切り
換えるための，この分布型増幅器と同等以上の帯域を持
ったスイッチが必要になる。従って、従来の分布型増幅
器を用いて送受信機を構成する場合、スイッチを付加す
る分だけ送受信機のチップサイズが大きくなり、また、
スイッチによる信号の伝送損失も考慮しなければならな
いといった問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、その一部がスイッチとしても動
作する分布型増幅器を得ることを目的とする。更に、こ
の発明の他の目的は、従来に比してチップサイズが小型
になる双方向増幅器を得ることを目的とする。
ためになされたもので、その一部がスイッチとしても動
作する分布型増幅器を得ることを目的とする。更に、こ
の発明の他の目的は、従来に比してチップサイズが小型
になる双方向増幅器を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明にかかる分布型
増幅器は、そのドレインが、出力端子と接地との間に複
数の分布定数線路を接続してなる出力側回路の該複数の
分布定数線路の接続点に接続された複数の増幅用ＦＥＴ
のゲートを、入力端子と接地間に複数の分布定数線路と
終端抵抗とを直列接続してなる入力側回路の該複数の分
布定数線路の接続点にキャパシタを介して接続するとと
もに、この入力側回路の複数の分布定数線路の接続点に
スイッチ用のソース接地ＦＥＴのドレインを接続したも
のである。
増幅器は、そのドレインが、出力端子と接地との間に複
数の分布定数線路を接続してなる出力側回路の該複数の
分布定数線路の接続点に接続された複数の増幅用ＦＥＴ
のゲートを、入力端子と接地間に複数の分布定数線路と
終端抵抗とを直列接続してなる入力側回路の該複数の分
布定数線路の接続点にキャパシタを介して接続するとと
もに、この入力側回路の複数の分布定数線路の接続点に
スイッチ用のソース接地ＦＥＴのドレインを接続したも
のである。
【００１１】更に、この発明にかかる双方向増幅器は、
上記分布型増幅器を２個と、第１の端子への入力信号を
第２，第３のいずれか一方の端子に出力する，あるいは
第２，第３の端子への２つの入力信号のうちのいずれか
を第１の端子へ出力する単極双投スイッチ（以下、ＳＰ
ＤＴ（Single Pole Double Throw) スイッチと称す。）
を一方のＳＰＤＴスイッチの第２，第３の端子にそれぞ
れ接続し、一方の分布型増幅器の出力端子と他方の分布
型増幅器の入力端子を他方のＳＰＤＴスイッチの第２，
第３の端子にそれぞれ接続し、上記２個のＳＰＤＴスイ
ッチの各第１の端子を外部との間で信号の入出力を行う
ための入出力端子としたものである。
上記分布型増幅器を２個と、第１の端子への入力信号を
第２，第３のいずれか一方の端子に出力する，あるいは
第２，第３の端子への２つの入力信号のうちのいずれか
を第１の端子へ出力する単極双投スイッチ（以下、ＳＰ
ＤＴ（Single Pole Double Throw) スイッチと称す。）
を一方のＳＰＤＴスイッチの第２，第３の端子にそれぞ
れ接続し、一方の分布型増幅器の出力端子と他方の分布
型増幅器の入力端子を他方のＳＰＤＴスイッチの第２，
第３の端子にそれぞれ接続し、上記２個のＳＰＤＴスイ
ッチの各第１の端子を外部との間で信号の入出力を行う
ための入出力端子としたものである。
【００１２】更に、この発明にかかる双方向増幅器は、
増幅用ＦＥＴとしてデュアルゲートＦＥＴを用い、その
２つのゲートの各々に上記入力側回路を、そのソース，
ドレインの各々に上記出力側回路を接続してなる分布型
増幅器と、上記ＳＰＤＴスイッチを２個用い、上記デュ
アルゲートＦＥＴの一方のゲートに接続された入力側回
路の入力端子と、上記デュアルゲートＦＥＴのソースに
接続された出力側回路の出力端子とを一方のＳＰＤＴス
イッチの第２，第３の端子にそれぞれ接続し、上記デュ
アルゲートＦＥＴの他方のゲートに接続された入力側回
路の入力端子と、上記デュアルゲートＦＥＴのドレイン
に接続された出力側回路の出力端子とを他方のＳＰＤＴ
スイッチの第２，第３の端子にそれぞれ接続し、上記２
個のＳＰＤＴスイッチの各第１の端子を外部との間で信
号の入出力を行うための入出力端子としたものである。
増幅用ＦＥＴとしてデュアルゲートＦＥＴを用い、その
２つのゲートの各々に上記入力側回路を、そのソース，
ドレインの各々に上記出力側回路を接続してなる分布型
増幅器と、上記ＳＰＤＴスイッチを２個用い、上記デュ
アルゲートＦＥＴの一方のゲートに接続された入力側回
路の入力端子と、上記デュアルゲートＦＥＴのソースに
接続された出力側回路の出力端子とを一方のＳＰＤＴス
イッチの第２，第３の端子にそれぞれ接続し、上記デュ
アルゲートＦＥＴの他方のゲートに接続された入力側回
路の入力端子と、上記デュアルゲートＦＥＴのドレイン
に接続された出力側回路の出力端子とを他方のＳＰＤＴ
スイッチの第２，第３の端子にそれぞれ接続し、上記２
個のＳＰＤＴスイッチの各第１の端子を外部との間で信
号の入出力を行うための入出力端子としたものである。
【００１３】
【作用】この発明においては、分布型増幅器における入
力側回路が分布型スイッチとしても動作するようにした
から、例えば、分布型増幅器を用いて送受信機を構成す
るような場合、即ち、分布型増幅器とともに該分布型増
幅器への信号の入出力を制御するための分布型スイッチ
を設ける必要がある場合、分布型増幅器に別途スイッチ
を付加する必要がなくなり、従来に比べてスイッチの分
だけ装置の小型化を図ることができるとともに、損失の
低減を図ることができる。
力側回路が分布型スイッチとしても動作するようにした
から、例えば、分布型増幅器を用いて送受信機を構成す
るような場合、即ち、分布型増幅器とともに該分布型増
幅器への信号の入出力を制御するための分布型スイッチ
を設ける必要がある場合、分布型増幅器に別途スイッチ
を付加する必要がなくなり、従来に比べてスイッチの分
だけ装置の小型化を図ることができるとともに、損失の
低減を図ることができる。
【００１４】更に、この発明においては、分布型スイッ
チを設けることなく、分布型増幅器とＳＰＤＴスイッチ
のみで双方向増幅器を構成できるので、従来に比べてス
イッチの分だけ装置の小型化を図ることができるととも
に、損失の低減を図ることができる。
チを設けることなく、分布型増幅器とＳＰＤＴスイッチ
のみで双方向増幅器を構成できるので、従来に比べてス
イッチの分だけ装置の小型化を図ることができるととも
に、損失の低減を図ることができる。
【００１５】
【実施例】実施例１．図１は、この発明の実施例１によ
る分布型増幅器の構成を示す回路図であり、図におい
て、図７と同一符号は同一または相当する部分を示し、
１００は分布型増幅器で、これは、入力端子１と接地間
に設けられた入力側回路１００ａと、出力端子２と接地
間に設けられた出力側回路１００ｂと、これら入力側回
路１００ａと出力側回路１００ｂ間に接続されたソース
接地ＦＥＴ７ａ，７ｂとから構成されている。ここで、
ソース接地ＦＥＴ７ａ，７ｂは増幅用のＦＥＴであり、
ソース接地ＦＥＴ７ａは、そのゲートがキャパシタ９ａ
を介して入力側回路１００ａの分布定数線路３ａ，３ｂ
の接続点に接続され、このゲートとキャパシタ９ａの接
続点に抵抗８ａを介してゲートバイアス端子１３が接続
され、そのドレインが出力側回路１００ｂの分布定数線
路３ｅ，３ｆの接続点に接続されている。また、ソース
接地ＦＥＴ７ｂはそのゲートがキャパシタ９ａを介して
入力側回路１００ａの分布定数線路３ｂ，３ｃの接続点
に接続され、このゲートとキャパシタ９ａの接続点に抵
抗８ａを介してゲートバイアス端子１３が接続され、そ
のドレインが出力側回路１００ｂの分布定数線路３ｄ，
３ｅの接続点に接続されている。
る分布型増幅器の構成を示す回路図であり、図におい
て、図７と同一符号は同一または相当する部分を示し、
１００は分布型増幅器で、これは、入力端子１と接地間
に設けられた入力側回路１００ａと、出力端子２と接地
間に設けられた出力側回路１００ｂと、これら入力側回
路１００ａと出力側回路１００ｂ間に接続されたソース
接地ＦＥＴ７ａ，７ｂとから構成されている。ここで、
ソース接地ＦＥＴ７ａ，７ｂは増幅用のＦＥＴであり、
ソース接地ＦＥＴ７ａは、そのゲートがキャパシタ９ａ
を介して入力側回路１００ａの分布定数線路３ａ，３ｂ
の接続点に接続され、このゲートとキャパシタ９ａの接
続点に抵抗８ａを介してゲートバイアス端子１３が接続
され、そのドレインが出力側回路１００ｂの分布定数線
路３ｅ，３ｆの接続点に接続されている。また、ソース
接地ＦＥＴ７ｂはそのゲートがキャパシタ９ａを介して
入力側回路１００ａの分布定数線路３ｂ，３ｃの接続点
に接続され、このゲートとキャパシタ９ａの接続点に抵
抗８ａを介してゲートバイアス端子１３が接続され、そ
のドレインが出力側回路１００ｂの分布定数線路３ｄ，
３ｅの接続点に接続されている。
【００１６】上記入力側回路１００ａは、図７に示した
従来の入力側回路７００ａからバイパスコンデサ９を取
り除き、その分布定数線路３ａ，３ｂの接続点にソース
接地ＦＥＴ１１ａのドレインを接続し、その分布定数線
路３ｂ，３ｃの接続点にソース接地ＦＥＴ１１ｂのドレ
インを接続して構成されており、分布定数線路３ａ，３
ｂ，３ｃとソース接地ＦＥＴ１１ａ，１１ｂとにより分
布型スイッチが構成されている。尚、１２はソース接地
ＦＥＴ１１ａ，１１ｂのゲートバイアス端子を示してい
る。
従来の入力側回路７００ａからバイパスコンデサ９を取
り除き、その分布定数線路３ａ，３ｂの接続点にソース
接地ＦＥＴ１１ａのドレインを接続し、その分布定数線
路３ｂ，３ｃの接続点にソース接地ＦＥＴ１１ｂのドレ
インを接続して構成されており、分布定数線路３ａ，３
ｂ，３ｃとソース接地ＦＥＴ１１ａ，１１ｂとにより分
布型スイッチが構成されている。尚、１２はソース接地
ＦＥＴ１１ａ，１１ｂのゲートバイアス端子を示してい
る。
【００１７】また、上記出力側回路１００ｂは、図７に
示した従来の出力側回路７００ｂの５０Ωの終端抵抗８
と分布定数線路３ｆの接続点に、ＲＦチョークコイル１
４を介してソース接地ＦＥＴ７ａ，７ｂに対するドレイ
ンバイアス端子１５を接続し、このＲＦチョークコイル
１４とドレインバイアス端子１５の接続点と接地間にバ
イパスコンデサ９を挿入して構成されている。
示した従来の出力側回路７００ｂの５０Ωの終端抵抗８
と分布定数線路３ｆの接続点に、ＲＦチョークコイル１
４を介してソース接地ＦＥＴ７ａ，７ｂに対するドレイ
ンバイアス端子１５を接続し、このＲＦチョークコイル
１４とドレインバイアス端子１５の接続点と接地間にバ
イパスコンデサ９を挿入して構成されている。
【００１８】次に、動作について説明する。ソース接地
ＦＥＴ１１ａ，１１ｂは終端抵抗８によりそのソースと
ドレインが同電位に設定されているので、ゲートバイア
ス端子１２に与えられるバイアス電圧によりスイッチン
グ動作が可能となる。ソース接地ＦＥＴ１１ａ，１１ｂ
がＯＦＦの時、上記分布型スイッチはＯＮ状態になり、
信号が入力側回路１００ａに入力され、分布型増幅器１
００は従来の分布型増幅器７００と同様の動作をする。
一方、ソース接地ＦＥＴ１１ａ，１１ｂがＯＮの時、上
記分布型スイッチはＯＦＦ状態になり、信号が入力側回
路１００ａに入力されなくなる。ここで、ソース接地Ｆ
ＥＴ１１ａ，１１ｂはＯＮの時は無抵抗、オフの時は容
量（ＣT ）となり、これらソース接地ＦＥＴ１１ａ，１
１ｂのドレインに接続されているキャパシタ９の容量
（Ｃ）をＣ≫ＣT ，Ｃgsとする。
ＦＥＴ１１ａ，１１ｂは終端抵抗８によりそのソースと
ドレインが同電位に設定されているので、ゲートバイア
ス端子１２に与えられるバイアス電圧によりスイッチン
グ動作が可能となる。ソース接地ＦＥＴ１１ａ，１１ｂ
がＯＦＦの時、上記分布型スイッチはＯＮ状態になり、
信号が入力側回路１００ａに入力され、分布型増幅器１
００は従来の分布型増幅器７００と同様の動作をする。
一方、ソース接地ＦＥＴ１１ａ，１１ｂがＯＮの時、上
記分布型スイッチはＯＦＦ状態になり、信号が入力側回
路１００ａに入力されなくなる。ここで、ソース接地Ｆ
ＥＴ１１ａ，１１ｂはＯＮの時は無抵抗、オフの時は容
量（ＣT ）となり、これらソース接地ＦＥＴ１１ａ，１
１ｂのドレインに接続されているキャパシタ９の容量
（Ｃ）をＣ≫ＣT ，Ｃgsとする。
【００１９】また、ＦＥＴ１１ａ，１１ｂがＯＦＦの
時、即ち、上記分布型スイッチがＯＮの時、分布型増幅
器１００が従来の分布型増幅器７００と同様の動作をす
るように、この時の下記式(5) で表される入力側のイン
ピーダンスＺｏが５０Ωとなるように上記各パラメータ
（Ｃ，ＣT ，Ｃgs，）の設計を行う必要がある。
時、即ち、上記分布型スイッチがＯＮの時、分布型増幅
器１００が従来の分布型増幅器７００と同様の動作をす
るように、この時の下記式(5) で表される入力側のイン
ピーダンスＺｏが５０Ωとなるように上記各パラメータ
（Ｃ，ＣT ，Ｃgs，）の設計を行う必要がある。
【００２０】
【数７】
【００２１】更に、ＦＥＴ１１ａ，１１ｂがＯＮの時、
即ち、上記分布型スイッチがＯＦＦの時、入力側回路１
００ａに信号が入力されないようにするために、この時
の入力側のインピーダンスＺｏは、下記式(6) を満足し
なければならず、このためには、上記各パラメータ
（Ｃ，ＣT ，Ｃgs，）を式(5) において、Ｃgs・Ｃ／
（Ｃgs＋Ｃ）≪ＣT が成り立つようにＦＥＴ１１ａ，１
１ｂとキャパシタ９を設計する必要がある。
即ち、上記分布型スイッチがＯＦＦの時、入力側回路１
００ａに信号が入力されないようにするために、この時
の入力側のインピーダンスＺｏは、下記式(6) を満足し
なければならず、このためには、上記各パラメータ
（Ｃ，ＣT ，Ｃgs，）を式(5) において、Ｃgs・Ｃ／
（Ｃgs＋Ｃ）≪ＣT が成り立つようにＦＥＴ１１ａ，１
１ｂとキャパシタ９を設計する必要がある。
【００２２】
【数８】
【００２３】このように本実施例の分布型増幅器１００
は、入力側回路１００ａが増幅動作に寄与するだけでな
く、該分布型増幅器１００に信号を入力するか否かを選
択するスイッチとしても動作するので、例えば分布型増
幅器を用いて送受信機を構成する場合、従来では分布型
増幅器に分布型スイッチを付加する必要があったが、本
実施例の分布型増幅器１００では分布型スイッチを付加
する必要が無くなり、従来にくらべてチップサイズの小
さい送受信機を得ることができる。また、従来のよう
に、分布型スイッチを付加することによる信号の損失を
考慮する必要がなくなるので、送受信機の設計が容易に
なる。
は、入力側回路１００ａが増幅動作に寄与するだけでな
く、該分布型増幅器１００に信号を入力するか否かを選
択するスイッチとしても動作するので、例えば分布型増
幅器を用いて送受信機を構成する場合、従来では分布型
増幅器に分布型スイッチを付加する必要があったが、本
実施例の分布型増幅器１００では分布型スイッチを付加
する必要が無くなり、従来にくらべてチップサイズの小
さい送受信機を得ることができる。また、従来のよう
に、分布型スイッチを付加することによる信号の損失を
考慮する必要がなくなるので、送受信機の設計が容易に
なる。
【００２４】実施例２．図２は、この発明の実施例２に
よる分布型増幅器の構成を示す回路図であり、図におい
て、図１と同一符号は同一または相当する部分を示し、
２００は分布型増幅器で、これは、図１に示した実施例
１の分布型増幅器１００の入力側回路１００ａを、その
ソース接地ＦＥＴ１１ａ，１１ｂのソース・ドレイン間
にインダクタ１６を並列に接続した入力側回路２００ａ
に置き換えて構成されたものである。このインダクタ１
６のインダクタンスをＬとした時、その使用周波数（ｆ
o ）は下記式(7) で表され、
よる分布型増幅器の構成を示す回路図であり、図におい
て、図１と同一符号は同一または相当する部分を示し、
２００は分布型増幅器で、これは、図１に示した実施例
１の分布型増幅器１００の入力側回路１００ａを、その
ソース接地ＦＥＴ１１ａ，１１ｂのソース・ドレイン間
にインダクタ１６を並列に接続した入力側回路２００ａ
に置き換えて構成されたものである。このインダクタ１
６のインダクタンスをＬとした時、その使用周波数（ｆ
o ）は下記式(7) で表され、
【００２５】
【数９】
【００２６】この使用周波数（ｆo ）が所望の値となる
ように、このインダクタ１６のインダクタンス（Ｌ）を
設計すれば、この分布型増幅器２００は狭帯域で使用す
ることが可能になる。
ように、このインダクタ１６のインダクタンス（Ｌ）を
設計すれば、この分布型増幅器２００は狭帯域で使用す
ることが可能になる。
【００２７】このように本実施例の分布型増幅器２００
では、分布型スイッチとしても動作する入力側回路２０
０ａのソース接地ＦＥＴ１１ａ，１１ｂのソース・ドレ
イン間にインダクタ１６を接続したので、このインダク
タ１６のインダクタンス（Ｌ）を所望の値に設計するこ
とにより、狭帯域での使用が可能になる。
では、分布型スイッチとしても動作する入力側回路２０
０ａのソース接地ＦＥＴ１１ａ，１１ｂのソース・ドレ
イン間にインダクタ１６を接続したので、このインダク
タ１６のインダクタンス（Ｌ）を所望の値に設計するこ
とにより、狭帯域での使用が可能になる。
【００２８】実施例３．図３はこの発明の実施例３によ
る分布型増幅器の構成を示す回路図であり、図におい
て、図１と同一符号は同一または相当する部分を示し、
３００は分布型増幅器３００で、これは実施例１の分布
型増幅器１００におけるＦＥＴ７ａ，７ｂをデュアルゲ
ートＦＥＴ３０ａ，３０ｂに置き換えて構成されたもの
であり、該デュアルゲートＦＥＴ３０ａ，３０ｂの一方
のゲートバイアス端子３１を利得制御用の端子としたも
のである。
る分布型増幅器の構成を示す回路図であり、図におい
て、図１と同一符号は同一または相当する部分を示し、
３００は分布型増幅器３００で、これは実施例１の分布
型増幅器１００におけるＦＥＴ７ａ，７ｂをデュアルゲ
ートＦＥＴ３０ａ，３０ｂに置き換えて構成されたもの
であり、該デュアルゲートＦＥＴ３０ａ，３０ｂの一方
のゲートバイアス端子３１を利得制御用の端子としたも
のである。
【００２９】このように本実施例の分布型増幅器３００
では、増幅用のＦＥＴとしてデュアルゲートＦＥＴ３０
ａ，３０ｂを用い、その一方のゲート３１に利得制御用
のバイアス電圧を印加できるようにしたので、実施例１
の分布型増幅器１００にくらべて利得制御が可能なより
高性能な分布型増幅器となる。
では、増幅用のＦＥＴとしてデュアルゲートＦＥＴ３０
ａ，３０ｂを用い、その一方のゲート３１に利得制御用
のバイアス電圧を印加できるようにしたので、実施例１
の分布型増幅器１００にくらべて利得制御が可能なより
高性能な分布型増幅器となる。
【００３０】実施例４．図４は、この発明の実施例４に
よる分布型増幅器の構成を示す回路図であり、図におい
て、図２，３と同一符号は同一または相当する部分を示
している。この実施例の分布型増幅器４００は、実施例
３の分布型増幅器３００における入力側回路１００ａを
図２に示した実施例２の分布型増幅器２００の入力側回
路２００ａに置き換えて構成されたものである。
よる分布型増幅器の構成を示す回路図であり、図におい
て、図２，３と同一符号は同一または相当する部分を示
している。この実施例の分布型増幅器４００は、実施例
３の分布型増幅器３００における入力側回路１００ａを
図２に示した実施例２の分布型増幅器２００の入力側回
路２００ａに置き換えて構成されたものである。
【００３１】このような本実施例の分布型増幅器４００
では、実施例３の分布型増幅器３００と同様の効果が得
られるとともに、実施例３の分布型増幅器３００よりも
狭帯域での使用が可能になる。
では、実施例３の分布型増幅器３００と同様の効果が得
られるとともに、実施例３の分布型増幅器３００よりも
狭帯域での使用が可能になる。
【００３２】実施例５．本発明の実施例５は、実施例１
の分布型増幅器２個と、２つのＦＥＴで構成されるＳＰ
ＤＴスイッチ２個とで双方向増幅器を構成している。図
５は、この双方向増幅器の構成を示す回路図であり、図
において、図１と同一符号は同一または相当する部分を
示し、５００は双方向増幅器で、これは、ＳＰＤＴスイ
ッチ５００ａの端子１９ａ，１９ｂに、分布型増幅器１
００Ａの入力用端子１ａと分布型増幅器１００Ｂの出力
用端子２ｂをそれぞれキャパシタ９ｂを介して接続し、
ＳＰＤＴスイッチ５００ｂの端子１９ａ，１９ｂに、分
布型増幅器１００Ａの出力用端子２ａと分布型増幅器１
００Ｂの入力用端子１ｂをそれぞれキャパシタ９を介し
て接続して構成されている。
の分布型増幅器２個と、２つのＦＥＴで構成されるＳＰ
ＤＴスイッチ２個とで双方向増幅器を構成している。図
５は、この双方向増幅器の構成を示す回路図であり、図
において、図１と同一符号は同一または相当する部分を
示し、５００は双方向増幅器で、これは、ＳＰＤＴスイ
ッチ５００ａの端子１９ａ，１９ｂに、分布型増幅器１
００Ａの入力用端子１ａと分布型増幅器１００Ｂの出力
用端子２ｂをそれぞれキャパシタ９ｂを介して接続し、
ＳＰＤＴスイッチ５００ｂの端子１９ａ，１９ｂに、分
布型増幅器１００Ａの出力用端子２ａと分布型増幅器１
００Ｂの入力用端子１ｂをそれぞれキャパシタ９を介し
て接続して構成されている。
【００３３】上記ＳＰＤＴスイッチ５００ａ，５００ｂ
において、２０ａ，２０ｂは外部との間で信号の入出力
を行う入出力端子であり、１７ａ，１７ｂはＦＥＴで、
これらの接続点と接地間及びこれらのソースと接地間に
抵抗８ａが接続されている。また、１８はスイッチング
コントロール用のゲートバイアス端子である。
において、２０ａ，２０ｂは外部との間で信号の入出力
を行う入出力端子であり、１７ａ，１７ｂはＦＥＴで、
これらの接続点と接地間及びこれらのソースと接地間に
抵抗８ａが接続されている。また、１８はスイッチング
コントロール用のゲートバイアス端子である。
【００３４】次に、動作について説明する。先ず、スイ
ッチングコントロール用のゲートバイアス端子１８によ
りＳＰＤＴスイッチ５００ａのＦＥＴ１７ａをＯＮ、Ｆ
ＥＴ１７ｂをＯＦＦにし、ＳＰＤＴスイッチ５００ｂの
ＦＥＴ１７ａをＯＮ，ＦＥＴ１７ｂをＯＦＦにする。ま
た、分布型増幅器１００Ａの入力側回路１００ａにおけ
るソース接地ＦＥＴ１１ａ，１１ｂをそのゲートバイア
スによりＯＦＦ、即ち、分布型スイッチをＯＮし、これ
とは逆に、分布型増幅器１００Ｂの入力側回路１００ａ
におけるソース接地ＦＥＴ１１ａ，１１ｂをそのゲート
バイアスによりＯＮ、即ち、分布型スイッチをＯＦＦす
る。更に、分布型増幅器１００Ｂのドレインバイアス端
子１５に０Ｖを印加して、この分布型増幅器１００Ｂに
おけるＦＥＴ７ａ，７ｂをスイッチ動作できる状態に
し、これらＦＥＴ７ａ，７ｂのゲートバイアス端子１３
にこれらＦＥＴ７ａ，７ｂがオンとなるバイアスを印加
し、入出力端子２０ａに接続されている分布定数線路３
ｄ，３ｅ，３ｆをＯＦＦ状態にする。この場合、信号が
ＳＰＤＴスイッチ５００ａの入出力端子２０ａを通して
外部から入力され、分布型増幅器１００Ａで増幅され
て、ＳＰＤＴスイッチ５００ｂの入出力端子２０ｂから
増幅信号が出力する。
ッチングコントロール用のゲートバイアス端子１８によ
りＳＰＤＴスイッチ５００ａのＦＥＴ１７ａをＯＮ、Ｆ
ＥＴ１７ｂをＯＦＦにし、ＳＰＤＴスイッチ５００ｂの
ＦＥＴ１７ａをＯＮ，ＦＥＴ１７ｂをＯＦＦにする。ま
た、分布型増幅器１００Ａの入力側回路１００ａにおけ
るソース接地ＦＥＴ１１ａ，１１ｂをそのゲートバイア
スによりＯＦＦ、即ち、分布型スイッチをＯＮし、これ
とは逆に、分布型増幅器１００Ｂの入力側回路１００ａ
におけるソース接地ＦＥＴ１１ａ，１１ｂをそのゲート
バイアスによりＯＮ、即ち、分布型スイッチをＯＦＦす
る。更に、分布型増幅器１００Ｂのドレインバイアス端
子１５に０Ｖを印加して、この分布型増幅器１００Ｂに
おけるＦＥＴ７ａ，７ｂをスイッチ動作できる状態に
し、これらＦＥＴ７ａ，７ｂのゲートバイアス端子１３
にこれらＦＥＴ７ａ，７ｂがオンとなるバイアスを印加
し、入出力端子２０ａに接続されている分布定数線路３
ｄ，３ｅ，３ｆをＯＦＦ状態にする。この場合、信号が
ＳＰＤＴスイッチ５００ａの入出力端子２０ａを通して
外部から入力され、分布型増幅器１００Ａで増幅され
て、ＳＰＤＴスイッチ５００ｂの入出力端子２０ｂから
増幅信号が出力する。
【００３５】一方、分布型増幅器１００Ａ，１００Ｂに
おける各ＦＥＴ、ＳＰＤＴスイッチ５００ａ，５００ｂ
における各ＦＥＴを上記とは全く逆の動作状態、即ち、
ＯＮしているものをＯＦＦにし、ＯＦＦしているものを
ＯＮにすると、上記とは全く逆に、信号がＳＰＤＴスイ
ッチ５００ｂの入出力端子２０ｂを通して外部から入力
され、分布型増幅器１００Ｂで増幅されて、ＳＰＤＴス
イッチ５００ｂの入出力端子２０ａから増幅信号が出力
する。
おける各ＦＥＴ、ＳＰＤＴスイッチ５００ａ，５００ｂ
における各ＦＥＴを上記とは全く逆の動作状態、即ち、
ＯＮしているものをＯＦＦにし、ＯＦＦしているものを
ＯＮにすると、上記とは全く逆に、信号がＳＰＤＴスイ
ッチ５００ｂの入出力端子２０ｂを通して外部から入力
され、分布型増幅器１００Ｂで増幅されて、ＳＰＤＴス
イッチ５００ｂの入出力端子２０ａから増幅信号が出力
する。
【００３６】このように本実施例の双方向増幅器５００
は、従来のこの種の双方向増幅器のように、分布型増幅
器とＳＰＤＴスイッチとの間に信号を通過させない側の
一方の分布型増幅器で発生する輻射が信号を通過させる
側の他方の分布型増幅器に悪影響を与えないようにする
ための分布型スイッチを別途設ける必要なく、２個の分
布型増幅器と２個のＳＰＤＴスイッチのみにより双方向
増幅器を構成することができる。従って、従来のこの種
の双方向増幅器に比べてチップサイズを小型にすること
ができる。
は、従来のこの種の双方向増幅器のように、分布型増幅
器とＳＰＤＴスイッチとの間に信号を通過させない側の
一方の分布型増幅器で発生する輻射が信号を通過させる
側の他方の分布型増幅器に悪影響を与えないようにする
ための分布型スイッチを別途設ける必要なく、２個の分
布型増幅器と２個のＳＰＤＴスイッチのみにより双方向
増幅器を構成することができる。従って、従来のこの種
の双方向増幅器に比べてチップサイズを小型にすること
ができる。
【００３７】実施例６．本発明の実施例６は、増幅用Ｆ
ＥＴとしてデュアルゲートＦＥＴを用いた分布型増幅器
と２つのＦＥＴで構成されたＳＰＤＴスイッチ２個と
で、上記実施例５の双方向増幅器５００と同様の動作を
する双方向増幅器を構成している。
ＥＴとしてデュアルゲートＦＥＴを用いた分布型増幅器
と２つのＦＥＴで構成されたＳＰＤＴスイッチ２個と
で、上記実施例５の双方向増幅器５００と同様の動作を
する双方向増幅器を構成している。
【００３８】図６はこの双方向増幅器の構成を示す回路
図であり、図において、図１，５と同一符号は同一また
は相当する部分を示し、６００は双方向増幅器で、これ
は、デュアルゲートＦＥＴ６０ａ，６０ｂの第１ゲート
６１ａ，６１ｂと第２ゲート６２ａ，６２ｂに図１に示
した入力側回路１００ａをキャパシタ９を介して接続
し、デュアルゲートＦＥＴ６０ａ，６０ｂのソースとド
レインに図１に示した出力側回路１００ｂを接続してな
る分布型増幅６００ａと、上記ソースに接続された出力
側回路１００ｂの出力用端子２ｃと上記第１ゲート６１
ａ，６１ｂに接続された入力側回路１００ａの入力用端
子１ｃにその端子１９ａ，１９ｂがキャパシタ９ｂを介
して接続されたＳＰＤＴスイッチ５００ａと、上記ドレ
インに接続された出力側回路１００ｂの出力用端子２ｄ
と上記第２ゲート６２ａ，６２ｂに接続された入力側回
路１００ａの入力用端子１ｄにその端子１９ａ，１９ｂ
がキャパシタ９ｂを介して接続されたＳＰＤＴスイッチ
５００ｂとから構成されている。
図であり、図において、図１，５と同一符号は同一また
は相当する部分を示し、６００は双方向増幅器で、これ
は、デュアルゲートＦＥＴ６０ａ，６０ｂの第１ゲート
６１ａ，６１ｂと第２ゲート６２ａ，６２ｂに図１に示
した入力側回路１００ａをキャパシタ９を介して接続
し、デュアルゲートＦＥＴ６０ａ，６０ｂのソースとド
レインに図１に示した出力側回路１００ｂを接続してな
る分布型増幅６００ａと、上記ソースに接続された出力
側回路１００ｂの出力用端子２ｃと上記第１ゲート６１
ａ，６１ｂに接続された入力側回路１００ａの入力用端
子１ｃにその端子１９ａ，１９ｂがキャパシタ９ｂを介
して接続されたＳＰＤＴスイッチ５００ａと、上記ドレ
インに接続された出力側回路１００ｂの出力用端子２ｄ
と上記第２ゲート６２ａ，６２ｂに接続された入力側回
路１００ａの入力用端子１ｄにその端子１９ａ，１９ｂ
がキャパシタ９ｂを介して接続されたＳＰＤＴスイッチ
５００ｂとから構成されている。
【００３９】次に、動作について説明する。先ず、スイ
ッチングコントロール用のゲートバイアス端子１８によ
りＳＰＤＴスイッチ５００ａのＦＥＴ１７ａをＯＦＦ，
ＦＥＴ１７ｂをＯＮにし、ＳＰＤＴスイッチ５００ｂの
ＦＥＴ１７ａをＯＦＦ，ＦＥＴ１７ｂをＯＮにする。ま
た、上記第１ゲート６１ａ，６２ａに接続された入力側
回路１００ａにおけるソース接地ＦＥＴ１１ａ，１１ｂ
をそのゲートバイアスによりＯＦＦ、即ち、分布型スイ
ッチをＯＮし、これとは逆に上記第２ゲート６１ｂ，６
２ｂに接続された入力側回路１００ａにおけるソース接
地ＦＥＴ１１ａ，１１ｂをそのゲートバイアスによりＯ
Ｎ、即ち、分布型スイッチをＯＦＦする。
ッチングコントロール用のゲートバイアス端子１８によ
りＳＰＤＴスイッチ５００ａのＦＥＴ１７ａをＯＦＦ，
ＦＥＴ１７ｂをＯＮにし、ＳＰＤＴスイッチ５００ｂの
ＦＥＴ１７ａをＯＦＦ，ＦＥＴ１７ｂをＯＮにする。ま
た、上記第１ゲート６１ａ，６２ａに接続された入力側
回路１００ａにおけるソース接地ＦＥＴ１１ａ，１１ｂ
をそのゲートバイアスによりＯＦＦ、即ち、分布型スイ
ッチをＯＮし、これとは逆に上記第２ゲート６１ｂ，６
２ｂに接続された入力側回路１００ａにおけるソース接
地ＦＥＴ１１ａ，１１ｂをそのゲートバイアスによりＯ
Ｎ、即ち、分布型スイッチをＯＦＦする。
【００４０】更に、上記ソースに接続された出力側回路
１００ｂのドレインバイアス端子１５に０Ｖを印加し
て、この出力側回路１００ｂにおけるＦＥＴ７ａ，７ｂ
をスイッチ動作できる状態にし、これらＦＥＴ７ａ，７
ｂのゲートバイアス端子１３にこれらＦＥＴ７ａ，７ｂ
がオンとなるバイアスを印加し、この出力側回路１００
ｂにおける分布定数線路３ｄ，３ｅ，３ｆをＯＦＦ状態
にする。この場合、信号がＳＰＤＴスイッチ５００ａの
入出力端子２０ａを通して外部から入力され、上記第１
ゲート６１ａ，６２ａに接続された入力側回路１００ａ
と上記ドレインに接続された出力側回路１００ｂとによ
り増幅されて、ＳＰＤＴスイッチ５００ｂの入出力端子
２０ｂから増幅信号が出力する。
１００ｂのドレインバイアス端子１５に０Ｖを印加し
て、この出力側回路１００ｂにおけるＦＥＴ７ａ，７ｂ
をスイッチ動作できる状態にし、これらＦＥＴ７ａ，７
ｂのゲートバイアス端子１３にこれらＦＥＴ７ａ，７ｂ
がオンとなるバイアスを印加し、この出力側回路１００
ｂにおける分布定数線路３ｄ，３ｅ，３ｆをＯＦＦ状態
にする。この場合、信号がＳＰＤＴスイッチ５００ａの
入出力端子２０ａを通して外部から入力され、上記第１
ゲート６１ａ，６２ａに接続された入力側回路１００ａ
と上記ドレインに接続された出力側回路１００ｂとによ
り増幅されて、ＳＰＤＴスイッチ５００ｂの入出力端子
２０ｂから増幅信号が出力する。
【００４１】一方、上記分布型増幅器６００ａにおける
各ＦＥＴ及び上記第１，第２のＳＰＤＴスイッチ５００
ａ，５００ｂにおける各ＦＥＴを上記とは全く逆の動作
状態、即ち、ＯＮしているものをＯＦＦにし、ＯＦＦし
ているものをＯＮにすると、上記とは全く逆に、信号が
ＳＰＤＴスイッチ５００ｂの入出力端子２０ｂを通して
外部から入力され、上記第２ゲート６１ｂ，６２ｂに接
続された入力側回路１００ａと上記ソースに接続された
出力側回路１００ｂとにより増幅されて、ＳＰＤＴスイ
ッチ５００ｂの入出力端子２０ａから増幅信号が出力す
る。
各ＦＥＴ及び上記第１，第２のＳＰＤＴスイッチ５００
ａ，５００ｂにおける各ＦＥＴを上記とは全く逆の動作
状態、即ち、ＯＮしているものをＯＦＦにし、ＯＦＦし
ているものをＯＮにすると、上記とは全く逆に、信号が
ＳＰＤＴスイッチ５００ｂの入出力端子２０ｂを通して
外部から入力され、上記第２ゲート６１ｂ，６２ｂに接
続された入力側回路１００ａと上記ソースに接続された
出力側回路１００ｂとにより増幅されて、ＳＰＤＴスイ
ッチ５００ｂの入出力端子２０ａから増幅信号が出力す
る。
【００４２】このように本実施例の双方向増幅器６００
においても、上記実施例５の双方向増幅器５００と同様
の増幅動作を実現でき、同様の効果を得ることができ
る。尚、上記いずれの実施例においても、分布型増幅器
の増幅用ＦＥＴの段数を２段としたが、本発明において
はこれを３段以上にしても同様の効果を得ることができ
る。
においても、上記実施例５の双方向増幅器５００と同様
の増幅動作を実現でき、同様の効果を得ることができ
る。尚、上記いずれの実施例においても、分布型増幅器
の増幅用ＦＥＴの段数を２段としたが、本発明において
はこれを３段以上にしても同様の効果を得ることができ
る。
【００４３】
【発明の効果】以上のように、この発明にかかる分布型
増幅器によれば、その入力側回路が分布型スイッチとし
ても動作するようにしたので、例えば、分布型増幅器を
用いて送受信機を構成するような、分布型増幅器ととも
に該分布型増幅器への信号の入出力を制御するための分
布型スイッチを設けて装置を構成する必要がある場合、
分布型増幅器に別途分布型スイッチを付加する必要がな
くなり、その結果、従来に比べて分布型スイッチの分だ
け小型になり、且つ、損失の小さい装置を得ることがで
きる効果がある。
増幅器によれば、その入力側回路が分布型スイッチとし
ても動作するようにしたので、例えば、分布型増幅器を
用いて送受信機を構成するような、分布型増幅器ととも
に該分布型増幅器への信号の入出力を制御するための分
布型スイッチを設けて装置を構成する必要がある場合、
分布型増幅器に別途分布型スイッチを付加する必要がな
くなり、その結果、従来に比べて分布型スイッチの分だ
け小型になり、且つ、損失の小さい装置を得ることがで
きる効果がある。
【００４４】更に、この発明にかかる双方向増幅器によ
れば、分布型増幅器とＳＰＤＴスイッチのみで構成でき
るので、従来に比べて分布型スイッチの分だけチップサ
イズが小型になり、且つ、損失の小さい装置を得ること
ができる効果がある。
れば、分布型増幅器とＳＰＤＴスイッチのみで構成でき
るので、従来に比べて分布型スイッチの分だけチップサ
イズが小型になり、且つ、損失の小さい装置を得ること
ができる効果がある。
【図１】この発明の実施例１による分布型増幅器の構成
を示す回路図である。
を示す回路図である。
【図２】この発明の実施例２による分布型増幅器の構成
を示す回路図である。
を示す回路図である。
【図３】この発明の実施例３による分布型増幅器の構成
を示す回路図である。
を示す回路図である。
【図４】この発明の実施例４による分布型増幅器の構成
を示す回路図である。
を示す回路図である。
【図５】この発明の実施例５による双方向増幅器の構成
を示す回路図である。
を示す回路図である。
【図６】この発明の実施例６による双方向増幅器の構成
を示す回路図である。
を示す回路図である。
【図７】従来の分布型増幅器の構成を示す回路図であ
る。
る。
１ 入力端子 １ａ 入力用端子 ２ 出力端子 ２ａ 出力用端子 ３ａ〜３ｄ 分布定数線路 ４ ゲート・ソース間容量 ５ 電流源 ６ ドレイン・ソース容量 ７ａ，７ｂ 増幅用のソース接地ＦＥＴ ８ ５０Ωの終端抵抗 ８ａ 抵抗 ９ バイパスキャパシタ ９ａ，９ｂ キャパシタ １０ 分布定数線路 １１ａ，１１ｂ ソース接地ＦＥＴ １２ ，１３ ゲートバイアス端子 １４ ＲＦチョークコイル １５ ドレインバイアス端子 １６ インダクタ １７ａ，１７ｂ ＦＥＴ ３０ａ，３０ｂ デュアルゲートＦＥＴ ３１ 利得制御用のゲートバイアス端子 ６０ａ，６０ｂ デュアルゲートＦＥＴ ６１ａ，６１ｂ，６２ａ，６２ｂ ゲート １００，２００，３００，４００，６００ａ，７００
分布型増幅器 １００ａ，２００ａ 入力側回路 １００ｂ 出力側回路 ５００，６００ 双方向増幅器 ５００ａ，５００ｂ ＳＰＤＴスイッチ
分布型増幅器 １００ａ，２００ａ 入力側回路 １００ｂ 出力側回路 ５００，６００ 双方向増幅器 ５００ａ，５００ｂ ＳＰＤＴスイッチ
Claims (8)
- 【請求項１】 入力端子と接地間に複数の分布定数線路
が直列接続され、これら複数の分布定数線路の接続点に
スイッチング動作をするソース接地ＦＥＴのドレインを
接続してなる入力側回路と、 出力端子と接地間に複数の分布定数線路が直列接続され
てなる出力側回路と、 上記入力側回路における複数の分布定数線路の接続点に
そのゲートがキャパシタを介して接続され、上記出力側
回路における複数の分布定数線路の接続点にそのドレイ
ンが接続された複数の増幅用ソース接地ＦＥＴとを備え
たことを特徴とする分布型増幅器。 - 【請求項２】 請求項１に記載の分布型増幅器におい
て、 上記キャパシタと、上記スイッチング動作をするソース
接地ＦＥＴは下記式(1) ，(2) を満足するように設計さ
れていることを特徴とする分布型増幅器。 【数１】 【数２】 但し、これらの式中、Ｌg は上記入力側回路における分
布定数線路のインダクタンス、Ｃgsは上記スイッチング
動作をするソース接地ＦＥＴのゲート・ソース間容量、
ＣT は上記スイッチング動作をするソース接地ＦＥＴの
ＯＦＦ時の容量、Ｃは上記キャパシタの容量である。 - 【請求項３】 請求項１または２に記載の分布型増幅器
において、 上記ソース接地ＦＥＴのソース・ドレイン間にインダク
タが接続されていることを特徴とする分布型増幅器。 - 【請求項４】 請求項１または２に記載の分布型増幅器
において、 上記増幅用ＦＥＴは、 その一方のゲートに利得制御用のバイアス電圧が印加さ
れるデュアルゲートＦＥＴからなることを特徴とする分
布型増幅器。 - 【請求項５】 入力用端子と接地間に複数の分布定数線
路が直列接続され、これら複数の分布定数線路の接続点
にスイッチング動作をするソース接地ＦＥＴのドレイン
を接続してなる入力側回路と、出力用端子と接地間に複
数の分布定数線路が直列接続されてなる出力側回路と、
上記入力側回路における複数の分布定数線路の接続点に
そのゲートがキャパシタを介して接続され、上記出力側
回路における複数の分布定数線路の接続点にそのドレイ
ンが接続された複数の増幅用ソース接地ＦＥＴとを有す
る第１，第２の分布型増幅器と、 第１の端子への入力信号を第２，第３のいずれか一方の
端子に出力する，あるいは第２，第３の端子への２つの
入力信号のうちのいずれかを第１の端子へ出力する第
１，第２の単極双投スイッチとを備え、 上記第１の単極双投スイッチの第２，第３の端子のいず
れか一方を上記第１の分布型増幅器の入力用端子に、他
方を上記第２の分布型増幅器の出力用端子に接続し、 上記第２の単極双投スイッチの第２，第３の端子のいず
れか一方を上記第１の分布型増幅器の出力用端子に、他
方を上記第２の分布型増幅器の入力用端子に接続し、 上記第１，第２の単極双投スイッチの第１の端子を全体
回路の入出力端子としたことを特徴とする双方向増幅
器。 - 【請求項６】 入力用端子と接地間に複数の分布定数線
路が直列接続され、これら複数の分布定数線路の接続点
にスイッチング動作をするソース接地ＦＥＴのドレイン
を接続してなる第１，第２の入力側回路と、出力用端子
と接地間に複数の分布定数線路が直列接続されてなる第
１，２の出力側回路と、その第１及び第２ゲートのいず
れか一方が上記第１の入力側回路の複数の分布定数線路
の接続点にキャパシタを介して接続され、他方が上記第
２の入力側回路の複数の分布定数線路の接続点にキャパ
シタを介して接続され、そのソース及びドレインのいず
れか一方が上記第１の出力側回路の複数の分布定数線路
の接続点に接続され、他方が上記第２の出力側回路の複
数の分布定数線路の接続点に接続された複数の増幅用デ
ュアルゲートＦＥＴとを有する分布型増幅器と、 第１の端子への入力信号を第２，第３のいずれか一方の
端子に出力する，あるいは第２，第３の端子への２つの
入力信号のうちのいずれかを第１の端子へ出力する第
１，第２の単極双投スイッチとを備え、 上記第１の単極双投スイッチの第２の端子を上記第１の
入力側回路の入力用端子に接続し、第３の端子を上記第
１の出力側回路の出力用端子に接続し、 上記第２の単極双投スイッチの第２の端子を上記第２の
入力側回路の入力用端子に接続し、第３の端子を上記第
２の出力側回路の出力用端子に接続し、 上記第１，第２の単極双投スイッチの第１の端子を全体
回路の入出力端子としたことを特徴とする双方向増幅
器。 - 【請求項７】 請求項５または６に記載の分布型増幅器
において、 上記出力側回路には、上記増幅用ＦＥＴのドレインバイ
アスを制御するドレインバイアス端子が設けられている
ことを特徴とする双方向増幅器。 - 【請求項８】 請求項５または６に記載の分布型増幅器
において、 上記スイッチング動作をするソース接地ＦＥＴと上記キ
ャパシタは、下記式(1) ，(2) を満足するように設計さ
れていることを特徴とする分布型増幅器。 【数３】 【数４】 但し、これらの式中、Ｌg は上記入力側回路における分
布定数線路のインダクタンス、Ｃgsは上記スイッチング
動作をするソース接地ＦＥＴのゲート・ソース間容量、
ＣT は上記スイッチング動作をするソース接地ＦＥＴの
ＯＦＦ時の容量、Ｃは上記キャパシタの容量である。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5173907A JPH0730343A (ja) | 1993-07-14 | 1993-07-14 | 分布型増幅器及び双方向増幅器 |
| US08/258,831 US5414387A (en) | 1993-07-14 | 1994-06-13 | Distributed amplifier and bidirectional amplifier |
| EP94109213A EP0634836A3 (en) | 1993-07-14 | 1994-06-15 | Distributed amplifier and bidirectional amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5173907A JPH0730343A (ja) | 1993-07-14 | 1993-07-14 | 分布型増幅器及び双方向増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730343A true JPH0730343A (ja) | 1995-01-31 |
Family
ID=15969297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5173907A Pending JPH0730343A (ja) | 1993-07-14 | 1993-07-14 | 分布型増幅器及び双方向増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5414387A (ja) |
| EP (1) | EP0634836A3 (ja) |
| JP (1) | JPH0730343A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2239942A1 (de) * | 1972-08-14 | 1974-03-07 | Wacker Chemie Gmbh | Verfahren zur polymerisation von vinylchlorid |
| JP5200541B2 (ja) * | 2005-10-24 | 2013-06-05 | 日本電気株式会社 | 分布型増幅器、集積回路および送受信器 |
| JP7625154B1 (ja) * | 2024-04-24 | 2025-01-31 | 三菱電機株式会社 | 分布型増幅器 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049250A (en) * | 1998-04-03 | 2000-04-11 | Trw Inc. | Dittributed feed back distributed amplifier |
| US6008694A (en) * | 1998-07-10 | 1999-12-28 | National Scientific Corp. | Distributed amplifier and method therefor |
| JP3951495B2 (ja) | 1999-03-18 | 2007-08-01 | 株式会社日立製作所 | 進行波型電力合成回路及び無線基地局 |
| US6377125B1 (en) * | 2001-03-15 | 2002-04-23 | Motorola.Inc. | Distributed amplifier having separately biased sections |
| GB2373937A (en) * | 2001-03-27 | 2002-10-02 | Secr Defence | Improvements in travelling wave amplifiers |
| US6650200B2 (en) * | 2001-04-20 | 2003-11-18 | Anaren Microwave, Inc. | Dynamic combiner/splitter for RF signal systems |
| WO2003065572A1 (en) * | 2002-01-25 | 2003-08-07 | Centellax, Inc. | Distributed level-shifting network for cascading broadband amplifiers |
| US7239852B2 (en) * | 2003-08-01 | 2007-07-03 | Northrop Grumman Corporation | Asymmetric, optimized common-source bi-directional amplifier |
| US8669812B2 (en) * | 2004-11-23 | 2014-03-11 | Schilmass Co., L.L.C. | High power amplifier |
| US8076975B1 (en) | 2004-11-23 | 2011-12-13 | Bae Systems Information And Electronic Systems Integration Inc. | Broadband high power amplifier |
| US8035449B1 (en) * | 2009-01-02 | 2011-10-11 | Rf Micro Devices, Inc. | Capacitively-coupled distributed amplifier with baseband performance |
| JP5764742B2 (ja) * | 2010-05-17 | 2015-08-19 | パナソニックＩｐマネジメント株式会社 | 接合型電界効果トランジスタ、その製造方法及びアナログ回路 |
| US8665022B2 (en) | 2011-04-28 | 2014-03-04 | Rf Micro Devices, Inc. | Low noise-linear power distributed amplifier |
| US8823455B2 (en) | 2011-09-13 | 2014-09-02 | Rf Micro Devices, Inc. | Matrix distributed power amplifier |
| US9093420B2 (en) | 2012-04-18 | 2015-07-28 | Rf Micro Devices, Inc. | Methods for fabricating high voltage field effect transistor finger terminations |
| US9124221B2 (en) | 2012-07-16 | 2015-09-01 | Rf Micro Devices, Inc. | Wide bandwidth radio frequency amplier having dual gate transistors |
| US9202874B2 (en) | 2012-08-24 | 2015-12-01 | Rf Micro Devices, Inc. | Gallium nitride (GaN) device with leakage current-based over-voltage protection |
| US9147632B2 (en) | 2012-08-24 | 2015-09-29 | Rf Micro Devices, Inc. | Semiconductor device having improved heat dissipation |
| US9142620B2 (en) | 2012-08-24 | 2015-09-22 | Rf Micro Devices, Inc. | Power device packaging having backmetals couple the plurality of bond pads to the die backside |
| US8988097B2 (en) | 2012-08-24 | 2015-03-24 | Rf Micro Devices, Inc. | Method for on-wafer high voltage testing of semiconductor devices |
| US9917080B2 (en) | 2012-08-24 | 2018-03-13 | Qorvo US. Inc. | Semiconductor device with electrical overstress (EOS) protection |
| US9070761B2 (en) | 2012-08-27 | 2015-06-30 | Rf Micro Devices, Inc. | Field effect transistor (FET) having fingers with rippled edges |
| WO2014035794A1 (en) | 2012-08-27 | 2014-03-06 | Rf Micro Devices, Inc | Lateral semiconductor device with vertical breakdown region |
| US9325281B2 (en) | 2012-10-30 | 2016-04-26 | Rf Micro Devices, Inc. | Power amplifier controller |
| US9455327B2 (en) | 2014-06-06 | 2016-09-27 | Qorvo Us, Inc. | Schottky gated transistor with interfacial layer |
| US9536803B2 (en) | 2014-09-05 | 2017-01-03 | Qorvo Us, Inc. | Integrated power module with improved isolation and thermal conductivity |
| US10615158B2 (en) | 2015-02-04 | 2020-04-07 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| US10062684B2 (en) | 2015-02-04 | 2018-08-28 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918401A (en) * | 1985-09-30 | 1990-04-17 | Siemens Aktiengesellschaft | Step adjustable distributed amplifier network structure |
| US5081706A (en) * | 1987-07-30 | 1992-01-14 | Texas Instruments Incorporated | Broadband merged switch |
| JPH01205458A (ja) * | 1988-02-10 | 1989-08-17 | Matsushita Electron Corp | モノリシックマイクロ波集積回路 |
| US4973918A (en) * | 1988-12-27 | 1990-11-27 | Raytheon Company | Distributed amplifying switch/r.f. signal splitter |
| US4983865A (en) * | 1989-01-25 | 1991-01-08 | Pacific Monolithics | High speed switch matrix |
| JPH0349401A (ja) * | 1989-07-18 | 1991-03-04 | Mitsubishi Electric Corp | マイクロ波素子 |
| US5046155A (en) * | 1990-04-06 | 1991-09-03 | Wisconsin Alumni Research Foundation | Highly directive, broadband, bidirectional distributed amplifier |
-
1993
- 1993-07-14 JP JP5173907A patent/JPH0730343A/ja active Pending
-
1994
- 1994-06-13 US US08/258,831 patent/US5414387A/en not_active Expired - Fee Related
- 1994-06-15 EP EP94109213A patent/EP0634836A3/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2239942A1 (de) * | 1972-08-14 | 1974-03-07 | Wacker Chemie Gmbh | Verfahren zur polymerisation von vinylchlorid |
| JP5200541B2 (ja) * | 2005-10-24 | 2013-06-05 | 日本電気株式会社 | 分布型増幅器、集積回路および送受信器 |
| JP7625154B1 (ja) * | 2024-04-24 | 2025-01-31 | 三菱電機株式会社 | 分布型増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5414387A (en) | 1995-05-09 |
| EP0634836A2 (en) | 1995-01-18 |
| EP0634836A3 (en) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0730343A (ja) | 分布型増幅器及び双方向増幅器 | |
| KR102287445B1 (ko) | 저잡음 증폭기를 바이패스하는 시스템 및 방법 | |
| US9641201B2 (en) | System and method for a radio frequency integrated circuit | |
| US4733203A (en) | Passive phase shifter having switchable filter paths to provide selectable phase shift | |
| EP1719243B1 (en) | Radio frequency low noise amplifier with automatic gain control | |
| US12463601B2 (en) | Dual-band low-noise amplifier circuit, low-noise amplifier, and device | |
| US6724259B2 (en) | Variable gain amplifier | |
| US6819179B2 (en) | Variable gain low noise amplifier | |
| US9219452B2 (en) | Dual mode receiver with RF splitter using programmable passive components | |
| JPH11205188A (ja) | 送受信切り換え回路 | |
| CN111742491B (zh) | 开关电路、高频前端电路以及通信装置 | |
| US20030058041A1 (en) | Variable gain amplifier | |
| CN115296620A (zh) | 多频段可调增益的低噪声放大器 | |
| US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
| US6630861B2 (en) | Variable gain amplifier | |
| JPH09284170A (ja) | アンテナスイッチ及びスイッチ・パワーアンプ一体型半導体装置 | |
| US20080238570A1 (en) | Spst Switch, Spdt Switch and Mpmt Switch | |
| KR100471157B1 (ko) | 증폭기능을 구비한 안테나 스위칭 모듈 | |
| KR20110060735A (ko) | 고주파 변압기를 이용한 다중 대역 전력증폭기 | |
| WO2019221175A1 (ja) | 増幅回路 | |
| JP5161856B2 (ja) | バイアス回路 | |
| US20240106101A1 (en) | Circuit with first and second terminals coupled together via a branch-interconnection arrangement | |
| US20090079489A1 (en) | Constant phase digital attenuator with on-chip matching circuitry | |
| JP3890707B2 (ja) | 高周波回路 | |
| CN112039451B (zh) | 可变增益电路以及高频开关 |