JPH0730389A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0730389A JPH0730389A JP5195547A JP19554793A JPH0730389A JP H0730389 A JPH0730389 A JP H0730389A JP 5195547 A JP5195547 A JP 5195547A JP 19554793 A JP19554793 A JP 19554793A JP H0730389 A JPH0730389 A JP H0730389A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- differential amplifier
- phase
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 単相のアナログ信号を入力し、振幅誤差及
び、１８０°位相差からの位相誤差の小さい両相出力が
得られる一段構成の差動増幅回路を発明する。 【構成】 差動出力１、２より出力帰還抵抗９、１０、
及び、ＤＣカット容量１１を介して電流源トランジスタ
７のベースへ接続される帰還回路を設ける。これによ
り、出力１、２が高周波入力時にアンバランスとなって
も、電流源に帰還がかかりスイッチングトランジスタ
３、４のコレクタ電流に帰還がかかることで、両相出力
１、２の振幅誤差、及び１８０°位相差からの位相誤差
を小さくすることができる。
び、１８０°位相差からの位相誤差の小さい両相出力が
得られる一段構成の差動増幅回路を発明する。 【構成】 差動出力１、２より出力帰還抵抗９、１０、
及び、ＤＣカット容量１１を介して電流源トランジスタ
７のベースへ接続される帰還回路を設ける。これによ
り、出力１、２が高周波入力時にアンバランスとなって
も、電流源に帰還がかかりスイッチングトランジスタ
３、４のコレクタ電流に帰還がかかることで、両相出力
１、２の振幅誤差、及び１８０°位相差からの位相誤差
を小さくすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅回路に関し、
特に簡単な構成で同振幅でかつ、位相差が１８０°違う
２つの信号を出力できる差動増幅回路に関する。
特に簡単な構成で同振幅でかつ、位相差が１８０°違う
２つの信号を出力できる差動増幅回路に関する。
【０００２】
【従来の技術】従来の差動増幅回路は、図４に示すよう
に、単相のアナログ信号を入力するトランジスタ２３と
ＤＣバイアスを入力するトランジスタ２２との差動増幅
器を構成した場合、それぞれのコレクタからは、電流源
トランジスタ２７のベースに帰還回路は無く、又、同振
幅、位相差１８０°の信号を得る為に、トランジスタ２
３、２４のコレクタは、それぞれエミッタホロアトラン
ジスタ２９、３０のベースに接続され、トランジスタ２
９、３０のエミッタは、第２の差動増幅回路のスイッチ
ングトランジスタ３７、３８のベースにそれぞれ接続さ
れ、出力信号は、負荷抵抗３５、３６とスイッチングト
ランジスタ３７、３８のコレクタとの接点より得てい
る。第１の差動増幅回路では、ＡＣ信号が入力される、
トランジスタ２３のコレクタ出力振幅と、ＤＣバイアス
が入力されるトランジスタ２４のコレクタ出力振幅とが
異なる為、エミッタホロア回路を介し、第２の差動増幅
回路に入力することで振幅差の少ない、又、位相器が１
８０°に近い２出力信号を得ていた。
に、単相のアナログ信号を入力するトランジスタ２３と
ＤＣバイアスを入力するトランジスタ２２との差動増幅
器を構成した場合、それぞれのコレクタからは、電流源
トランジスタ２７のベースに帰還回路は無く、又、同振
幅、位相差１８０°の信号を得る為に、トランジスタ２
３、２４のコレクタは、それぞれエミッタホロアトラン
ジスタ２９、３０のベースに接続され、トランジスタ２
９、３０のエミッタは、第２の差動増幅回路のスイッチ
ングトランジスタ３７、３８のベースにそれぞれ接続さ
れ、出力信号は、負荷抵抗３５、３６とスイッチングト
ランジスタ３７、３８のコレクタとの接点より得てい
る。第１の差動増幅回路では、ＡＣ信号が入力される、
トランジスタ２３のコレクタ出力振幅と、ＤＣバイアス
が入力されるトランジスタ２４のコレクタ出力振幅とが
異なる為、エミッタホロア回路を介し、第２の差動増幅
回路に入力することで振幅差の少ない、又、位相器が１
８０°に近い２出力信号を得ていた。
【０００３】
【発明が解決しようとする課題】この従来の差動増幅器
では、１段だけで構成した場合、２つの出力信号の振幅
誤差、１８０°位相差からの誤差は大きかった。又、誤
差の小さな信号を得る為には、少なくとも２段以上の差
動増幅回路の構成が必要となり、回路電流が多くなり、
またレイアウト面積も大きくなっているという課題があ
った。
では、１段だけで構成した場合、２つの出力信号の振幅
誤差、１８０°位相差からの誤差は大きかった。又、誤
差の小さな信号を得る為には、少なくとも２段以上の差
動増幅回路の構成が必要となり、回路電流が多くなり、
またレイアウト面積も大きくなっているという課題があ
った。
【０００４】
【課題を解決するための手段】本発明の差動増幅回路
は、単相のアナログ信号を入力する入力端子がベースと
接続された第１のトランジスタと、前記第１のトランジ
スタのコレクタは、第１の負荷抵抗を介して、高電位源
に接続され、第２のトランジスタのベースはＤＣ源に接
続され、コレクタは第２の負荷抵抗を介して、前記高電
位源に接続され、第１のトランジスタのコレクタは第１
の出力端子に、第２のトランジスタのコレクタは第２の
出力端子にそれぞれ接続され、第１のトランジスタのエ
ミッタに第３の抵抗を接続し、第２のトランジスタのエ
ミッタに第４の抵抗を接続し、第３、第４の抵抗の他端
同士は接続され、第３、第４の抵抗同士の接点から、第
３のトランジスタのコレクタに接続され、第３のトラン
ジスタのエミッタは、第５の抵抗を介して接地され、ベ
ースはＤＣ源に接続された差動増幅回路において、第１
の出力端子に第６の抵抗を接続し、第２の出力端子に第
７の抵抗を接続し、第６、第７の抵抗の他端同士は接続
され、さらに容量を介して前記第３のトランジスタのベ
ースに接続される帰還回路を備えているものである。
は、単相のアナログ信号を入力する入力端子がベースと
接続された第１のトランジスタと、前記第１のトランジ
スタのコレクタは、第１の負荷抵抗を介して、高電位源
に接続され、第２のトランジスタのベースはＤＣ源に接
続され、コレクタは第２の負荷抵抗を介して、前記高電
位源に接続され、第１のトランジスタのコレクタは第１
の出力端子に、第２のトランジスタのコレクタは第２の
出力端子にそれぞれ接続され、第１のトランジスタのエ
ミッタに第３の抵抗を接続し、第２のトランジスタのエ
ミッタに第４の抵抗を接続し、第３、第４の抵抗の他端
同士は接続され、第３、第４の抵抗同士の接点から、第
３のトランジスタのコレクタに接続され、第３のトラン
ジスタのエミッタは、第５の抵抗を介して接地され、ベ
ースはＤＣ源に接続された差動増幅回路において、第１
の出力端子に第６の抵抗を接続し、第２の出力端子に第
７の抵抗を接続し、第６、第７の抵抗の他端同士は接続
され、さらに容量を介して前記第３のトランジスタのベ
ースに接続される帰還回路を備えているものである。
【０００５】
【実施例】次に本発明の実施例について、図面を参照し
て説明する。 ［実施例１］図１は、本発明の一実施例の回路図であ
る。差動増幅回路を構成するスイッチングトランジスタ
３、４の一方のベースからＡＣ信号を入力し、もう一方
のベースは、ＤＣバイアスを印加する。スイッチングト
ランジスタ３、４のコレクタには負荷抵抗１、２が接続
され、さらにコレクタからはそれぞれ出力１、２を得
る。入力周波数が高くなると、出力１の振幅が出力２よ
り大きくなり、また、出力１に対し、出力２の位相差は
１８０°より遅れてくる。これは、入力信号がトランジ
スタ３のエミッタへ伝わり、さらにトランジスタ４のエ
ミッタへ、さらに、反転し、トランジスタ４のコレクタ
出力へ伝達されるまでの遅延時間が入力周波数に対し、
無視できなくなるからである。
て説明する。 ［実施例１］図１は、本発明の一実施例の回路図であ
る。差動増幅回路を構成するスイッチングトランジスタ
３、４の一方のベースからＡＣ信号を入力し、もう一方
のベースは、ＤＣバイアスを印加する。スイッチングト
ランジスタ３、４のコレクタには負荷抵抗１、２が接続
され、さらにコレクタからはそれぞれ出力１、２を得
る。入力周波数が高くなると、出力１の振幅が出力２よ
り大きくなり、また、出力１に対し、出力２の位相差は
１８０°より遅れてくる。これは、入力信号がトランジ
スタ３のエミッタへ伝わり、さらにトランジスタ４のエ
ミッタへ、さらに、反転し、トランジスタ４のコレクタ
出力へ伝達されるまでの遅延時間が入力周波数に対し、
無視できなくなるからである。
【０００６】本発明では、この出力１、２の間に出力帰
還抵抗９、１０を接続しさらに、この抵抗の接点よりＤ
Ｃカット容量１１を介し、電流源トランジスタ７のベー
スにＡＣ帰還をかけている。出力１、２に振幅差がある
と、抵抗９、１０の接点は、出力１と同相で変動する。
この信号をトランジスタ７のベースに入力すると、たと
えば、出力１がｈｉｇｈ（Ｈ）レベルの場合、トランジ
スタ７の電流が増加し、スイッチングトランジスタ４の
電流が増加し、出力２は、よりＬｏｗ（Ｌ）レベルへ変
位する。出力１が（Ｌ）レベルの場合も逆のことが起る
為、出力１、２の振幅は等しくなる。また、スイッチン
グトランジスタ４のスイッチング動作の遅れを、電流源
トランジスタ７に流れる電流を変化させることで、補う
ことができる為、位相差も１８０°に近づく。図２は、
負荷抵抗１、２を５００Ω、出力帰還抵抗９、１０を１
ＫΩ、ＤＣカット容量１１を２ｐＦに設定したときの差
動増幅器の利得を示したシュミレーション結果である。
参考として、帰還回路の無い差動１段増幅のものと比較
すると、入力周波数１ＧＨｚ以上の場合、信号入力側ト
ランジスタのコレクタにおける利得は、もう一方のトラ
ンジスタのコレクタにおける利得に比べ、利得差が小さ
くなるよう改善されている。
還抵抗９、１０を接続しさらに、この抵抗の接点よりＤ
Ｃカット容量１１を介し、電流源トランジスタ７のベー
スにＡＣ帰還をかけている。出力１、２に振幅差がある
と、抵抗９、１０の接点は、出力１と同相で変動する。
この信号をトランジスタ７のベースに入力すると、たと
えば、出力１がｈｉｇｈ（Ｈ）レベルの場合、トランジ
スタ７の電流が増加し、スイッチングトランジスタ４の
電流が増加し、出力２は、よりＬｏｗ（Ｌ）レベルへ変
位する。出力１が（Ｌ）レベルの場合も逆のことが起る
為、出力１、２の振幅は等しくなる。また、スイッチン
グトランジスタ４のスイッチング動作の遅れを、電流源
トランジスタ７に流れる電流を変化させることで、補う
ことができる為、位相差も１８０°に近づく。図２は、
負荷抵抗１、２を５００Ω、出力帰還抵抗９、１０を１
ＫΩ、ＤＣカット容量１１を２ｐＦに設定したときの差
動増幅器の利得を示したシュミレーション結果である。
参考として、帰還回路の無い差動１段増幅のものと比較
すると、入力周波数１ＧＨｚ以上の場合、信号入力側ト
ランジスタのコレクタにおける利得は、もう一方のトラ
ンジスタのコレクタにおける利得に比べ、利得差が小さ
くなるよう改善されている。
【０００７】［実施例２］図３は、本発明の第２の実施
例である。ＦＥＴにおいても同様な効果が得られる。第
１の実施例と同様にバイポーラトランジスタをＦＥＴに
置換えた場合、出力帰還抵抗９、１０の接点よりＤＣカ
ット用容量１１を介して電流源ＦＥＴ１４のゲートにＡ
Ｃ帰還をかけることで第１の実施例と同じ原理で、出
１、２の振幅及び位相誤差を低減できる。
例である。ＦＥＴにおいても同様な効果が得られる。第
１の実施例と同様にバイポーラトランジスタをＦＥＴに
置換えた場合、出力帰還抵抗９、１０の接点よりＤＣカ
ット用容量１１を介して電流源ＦＥＴ１４のゲートにＡ
Ｃ帰還をかけることで第１の実施例と同じ原理で、出
１、２の振幅及び位相誤差を低減できる。
【０００８】
【発明の効果】以上説明したように本発明によれば、単
相入力差動増幅回路の、互いに逆相となる２つの出力端
子間を抵抗で接続し、その中点よりＤＣカット用容量を
介し、電流源トランジスタのベースへＡＣ帰還をかける
ことで、１段の差動増幅回路構成において、両相出力信
号の振幅誤差及び、１８０°位相差からの位相誤差を小
さくすることができるという効果を奏するものである。
相入力差動増幅回路の、互いに逆相となる２つの出力端
子間を抵抗で接続し、その中点よりＤＣカット用容量を
介し、電流源トランジスタのベースへＡＣ帰還をかける
ことで、１段の差動増幅回路構成において、両相出力信
号の振幅誤差及び、１８０°位相差からの位相誤差を小
さくすることができるという効果を奏するものである。
【図１】本発明の一実施例の回路図。
【図２】図１に示した増幅器の利得の周波数特性。
【図３】本発明の第２の実施例の回路図。
【図４】従来例の回路図。
１、２、２１、２２、３５、３６． 負荷抵抗 ３、４、２３、２４、３７、３８． スイッチング
トランジスタ ５、６、２５、２６、３９、４０． エミッタ帰還
抵抗 ７、２７、３１、３２、４１． 電流源トラン
ジスタ ８、２８、３３、３４、４２． 電流源抵抗 ９、１０． 出力帰還抵抗 １１． ＤＣカット
容量 ２９、３０． エミッタホ
ロアトランジスタ １２、１３． スイッチン
グＦＥＴ １４． 電流源ＦＥ
Ｔ
トランジスタ ５、６、２５、２６、３９、４０． エミッタ帰還
抵抗 ７、２７、３１、３２、４１． 電流源トラン
ジスタ ８、２８、３３、３４、４２． 電流源抵抗 ９、１０． 出力帰還抵抗 １１． ＤＣカット
容量 ２９、３０． エミッタホ
ロアトランジスタ １２、１３． スイッチン
グＦＥＴ １４． 電流源ＦＥ
Ｔ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【課題を解決するための手段】本発明の差動増幅回路
は、単相のアナログ信号を入力する入力端子がベースと
接続された第１のトランジスタと、前記第１のトランジ
スタのコレクタは、第１の負荷抵抗を介して、高電位源
に接続され、第２のトランジスタのベースはＤＣ源に接
続され、コレクタは第２の負荷抵抗を介して、前記高電
位源に接続され、第１のトランジスタのコレクタは第１
の出力端子に、第２のトランジスタのコレクタは第２の
出力端子にそれぞれ接続され、第１のトランジスタのエ
ミッタに第３の抵抗を接続し、第２のトランジスタのエ
ミッタに第４の抵抗を接続し、第３、第４の抵抗の他端
同士は接続され、第３、第４の抵抗同士の接点から、第
３のトランジスタのコレクタに接続され、第３のトラン
ジスタのエミッタは、第５の抵抗を介して接地され、ベ
ースはＤＣ源に接続された差動増幅回路において、第１
の出力端子に第６の抵抗を接続し、第２の出力端子に第
７の抵抗を接続し、第６、第７の抵抗の他端同士は接続
され、さらに容量を介して前記第３のトランジスタのベ
ースに接続される帰還回路を備えているものである。ま
た、上記の差動増幅回路の第３のトランジスタをＦＥＴ
に置換え、出力帰還抵抗の接点よりＤＣカット用容量を
介して電流源ＦＥＴのゲートにＡＣ帰還をかけることを
特徴とする差動増幅回路である。
は、単相のアナログ信号を入力する入力端子がベースと
接続された第１のトランジスタと、前記第１のトランジ
スタのコレクタは、第１の負荷抵抗を介して、高電位源
に接続され、第２のトランジスタのベースはＤＣ源に接
続され、コレクタは第２の負荷抵抗を介して、前記高電
位源に接続され、第１のトランジスタのコレクタは第１
の出力端子に、第２のトランジスタのコレクタは第２の
出力端子にそれぞれ接続され、第１のトランジスタのエ
ミッタに第３の抵抗を接続し、第２のトランジスタのエ
ミッタに第４の抵抗を接続し、第３、第４の抵抗の他端
同士は接続され、第３、第４の抵抗同士の接点から、第
３のトランジスタのコレクタに接続され、第３のトラン
ジスタのエミッタは、第５の抵抗を介して接地され、ベ
ースはＤＣ源に接続された差動増幅回路において、第１
の出力端子に第６の抵抗を接続し、第２の出力端子に第
７の抵抗を接続し、第６、第７の抵抗の他端同士は接続
され、さらに容量を介して前記第３のトランジスタのベ
ースに接続される帰還回路を備えているものである。ま
た、上記の差動増幅回路の第３のトランジスタをＦＥＴ
に置換え、出力帰還抵抗の接点よりＤＣカット用容量を
介して電流源ＦＥＴのゲートにＡＣ帰還をかけることを
特徴とする差動増幅回路である。
Claims (1)
- 【請求項１】 単相のアナログ信号を入力する入力端子
がベースと接続された第１のトランジスタと、前記第１
のトランジスタのコレクタは、第１の負荷抵抗を介して
高電位源に接続され、第２のトランジスタのベースは、
ＤＣ源に接続され、コレクタは第２の負荷抵抗を介し
て、前記高電位源に接続され、第１のトランジスタのコ
レクタは第１の出力端子に、第２のトランジスタのコレ
クタは、第２の出力端子にそれぞれ接続され、第１のト
ランジスタのエミッタは第２のトランジスタのエミッタ
と直接接続されるか、又は、第１のトランジスタのエミ
ッタに第３の抵抗を接続し、第２のトランジスタのエミ
ッタに第４の抵抗を接続し、第３、第４の抵抗の他端同
士は接続され、前記第１、第２トランジスタのエミッタ
同士の接点、又は、第３、第４の抵抗同士の接点から、
第３のトランジスタのコレクタに接続され、第３のトラ
ンジスタのエミッタは第５の抵抗を介して接地され、ベ
ースはＤＣ源に接続された差動増幅回路において、第１
の出力端子に第６の抵抗を接続し、第２の出力端子に第
７の抵抗を接続し、第６、第７の抵抗の他端同士は接続
され、さらに、容量を介し前記第３のトランジスタのベ
ースに接続されることを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195547A JPH0730389A (ja) | 1993-07-13 | 1993-07-13 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195547A JPH0730389A (ja) | 1993-07-13 | 1993-07-13 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730389A true JPH0730389A (ja) | 1995-01-31 |
Family
ID=16342918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5195547A Pending JPH0730389A (ja) | 1993-07-13 | 1993-07-13 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730389A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
| JP2011521604A (ja) * | 2008-05-23 | 2011-07-21 | クゥアルコム・インコーポレイテッド | 改善された線形化を有するアンプ |
| JP2019122001A (ja) * | 2018-01-11 | 2019-07-22 | 株式会社東芝 | 回路、受信回路、光受信器、光伝送システム、およびアクティブ光ケーブル |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59110222A (ja) * | 1982-12-16 | 1984-06-26 | Sony Corp | ２相パルス信号発生回路 |
-
1993
- 1993-07-13 JP JP5195547A patent/JPH0730389A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59110222A (ja) * | 1982-12-16 | 1984-06-26 | Sony Corp | ２相パルス信号発生回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
| JP2011521604A (ja) * | 2008-05-23 | 2011-07-21 | クゥアルコム・インコーポレイテッド | 改善された線形化を有するアンプ |
| JP2019122001A (ja) * | 2018-01-11 | 2019-07-22 | 株式会社東芝 | 回路、受信回路、光受信器、光伝送システム、およびアクティブ光ケーブル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211718B1 (en) | Low voltage double balanced mixer | |
| US6308058B1 (en) | Image reject mixer | |
| US4080573A (en) | Balanced mixer using complementary devices | |
| JPH08242125A (ja) | 増幅器回路 | |
| US4308471A (en) | Product circuit | |
| EP0648010B1 (en) | Frequency compensation circuit for stabilising a differential amplifier with cross-coupled transistors | |
| US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
| EP0853379B1 (en) | Low noise amplifier | |
| GB2318419A (en) | Window comparator circuit | |
| EP0225332B1 (en) | Balanced variable reactance circuit and method of producing the same | |
| US4536717A (en) | Compensated inverting/noninverting differential amplifier | |
| JP4015222B2 (ja) | 可変帯域幅を有する増幅器回路 | |
| EP0652635B1 (en) | A differential gain stage for use in standard bipolar ECL processes | |
| EP0853373A1 (en) | Double balanced mixer | |
| EP0028292B1 (en) | All-npn transistor driver and logic circuit | |
| US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
| US4517524A (en) | High frequency operational amplifier | |
| JPH06350358A (ja) | 平衡変換回路 | |
| GB2364190A (en) | Low noise rf amplifier with good input impedance matching using two tranconductance stages and feedback | |
| JP2825026B2 (ja) | 二信号切換回路 | |
| JP2932502B2 (ja) | 差動増幅回路 | |
| JPH032985Y2 (ja) | ||
| JPH02100407A (ja) | 利得制御増幅器 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| Visocchi et al. | The variable gain bootstrap active load: a new approach to amplifier voltage gain enhancement and control |