JPH0730541A - 通信システム - Google Patents

通信システム

Info

Publication number
JPH0730541A
JPH0730541A JP6062933A JP6293394A JPH0730541A JP H0730541 A JPH0730541 A JP H0730541A JP 6062933 A JP6062933 A JP 6062933A JP 6293394 A JP6293394 A JP 6293394A JP H0730541 A JPH0730541 A JP H0730541A
Authority
JP
Japan
Prior art keywords
service
circuit
communication system
queuing
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6062933A
Other languages
English (en)
Inventor
Georges Tibi
ティビ ジョルジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0730541A publication Critical patent/JPH0730541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/247—ATM or packet multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 情報信号の伝送速度を考慮した、ネットワー
クに接続する多重送信装置を提供する。 【構成】 ネットワークと多重送信装置とを具える通信
システムにおいて、この多重送信装置は、待ち行列素子
（２０５，３０５）が共通データライン（２００）への
アクセスを割り当てるものであって、ある伝送速度で分
布する宛て先を決める宛て先コードを含む割り当てテー
ブル（２１２）と、この宛て先コードを所定の速度で取
り出すテーブル読み取り素子（２１７）とを有する割り
当て素子と（２１０）、前記宛て先コードを分析してそ
の１つによって指定される待ち行列素子の前記共通デー
タラインへのアクセスを制御するデコードユニット（４
１０）とを具えることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ネットワークと、その
あるアクセス点から他のアクセス点へ情報セルを伝送す
る情報多重送信装置とを具え、この情報多重送信装置
が、特定の宛て先に特定の伝送速度で伝送される情報を
持つ使用者のための複数の端末と、前記ネットワークの
アクセス点の１個に対して設けられた少なくとも１個の
接続端子と、使用者データを記憶する待ち行列素子を有
する複数のサービス回路と、前記サービス回路のデータ
出力と装置の出力ポートを相互に接続する共通データラ
インとを具える通信システムに関するものである。ＡＴ
Ｍネットワークは広く利用されるようになり、ＡＴＭネ
ットワークを最大限有効に使用するためには、使用者が
伝送したいデータを多重化するのが望ましい。
【０００２】
【従来の技術】このような形式の装置に要求される条件
は、運ばれる情報信号の伝送速度が、このネットワーク
において使用者が予め選択し、料金を支払った伝送速度
を越えないことである。この伝送速度が無視されると、
この装置に接続されたネットワークは過剰のセルを排除
する「ポリシング・ネットワーク（ａ ｐｏｌｉｃｉｎ
ｇ ｎｅｔｗｏｒｋ）」となり、リンクは過度に妨害さ
れ、使用者に多大の迷惑がかかることになる。このよう
なメカニズムは使用パラメータ制御（ＵｓａｇｅＰａｒ
ａｍｅｔｅｒ Ｃｏｎｔｒｏｌ）ＵＰＣという名前で知
られている。この管理機能はイギリスにおいてエリス・
ホーウッド（ＥＬＬＩＳ ＨＯＲＷＯＯＤ）出版から刊
行されたマーティン・デ・プリッカー（ＭＡＲＴＩＮ
ＤＥ ＰＲＹＣＫＥＲ）による「非同期伝送モード（Ａ
ＳＹＮＣＨＲＯＮＯＵＳ ＴＲＡＮＳＦＥＲ ＭＯＤ
Ｅ）」に記述されている。上述した形式の通信システム
は１９９０年８月１５日から１８日に開かれた国際会議
「インテグレーテッド・ブロードバンド・サービスイズ
・アンド・ネットワークス（ＩＮＴＥＧＲＡＴＥＤ Ｂ
ＲＯＡＤＢＡＮＤ ＳＥＲＶＩＣＥＳ ＡＮＤ ＮＥＴ
ＷＯＲＫＳ）」で発表されたアール・ローチャ（Ｒ．Ｒ
ｏｃｈａ），他による論文「ディストリビューテッド・
マージャー・フォー・ＡＴＭ（ＤＩＳＴＲＩＢＵＴＥＤ
ＭＥＲＧＥＲ ＦＯＲ ＡＴＭ）」により既知であ
る。
【０００３】
【発明が解決しようとする課題】しかしながらこの既知
の通信システムは上述した条件について何ら対策が講じ
られていないという欠点を有する。本発明はこの条件を
満たす上述した形式の通信システムを提供することを目
的とするものである。
【０００４】
【課題を解決するための手段】したがって、本発明の通
信システムは、上述した情報多重通信装置がさらに、前
記多重送信装置が前記待ち行列素子が前記データライン
へのアクセスを割り当てるものであって、ある伝送速度
で分布する宛て先を決める宛て先コードを含む割り当て
テーブルと、この宛て先コードを所定の速度で取り出す
テーブル読み取り素子とを有する割り当て素子と、前記
宛て先コードを分析してその１つによって指定される待
ち行列素子の前記共通データラインへのアクセスを制御
するデコードユニットとを具えることを特徴とする。
【０００５】本発明に特有の特徴により、本発明の通信
システムはさらに、同じ宛て先に割り当てられた複数の
待ち行列素子が含む情報セルへのアクセス瞬時を決める
仲裁回路を設けたことを特徴とする。
【０００６】本発明による通信システムの利点はＡＴＭ
ネットワークの各宛て先に対する条件を考慮しながらＮ
個のサービス回路の前記共通データラインへのアクセス
を仲裁することができることである。
【０００７】
【実施例】図１はＡＴＭネットワーク１００を模式的に
示すものである。このネットワークについての説明は上
述したマーチン・デ・プリッカー（ＭＡＲＴＩＮ ＤＥ
ＰＲＹＣＫＥＲ）による「非同期伝送モード（ＡＳＹＮ
ＣＨＲＯＮＯＵＳ ＴＲＡＮＳＦＥＲ ＭＯＤＥ）」と
表題がつけられた文献にみられるであろう。このネット
ワークは各種のノード１０２，１０３，１０４，１０５
及び１０６を有し、リンク１１０から１１８によって１
０２−１０５，１０２−１０３，１０３−１０４，１０
４−１０６，１０５−１０６，１０４−１０５，１０４
−１０７，１０６−１０７及び１０３−１０６で各々相
互接続している。ノード１０２，１０６，１０７と関連
して、このネットワークの地理上の異なった位置にある
アクセス点を１５０，１５２及び１５４でそれぞれ示
す。これらの端末には多重送信（ｍｕｌｔｉｐｌｅｘｉ
ｎｇ）及び多重受信（ｄｅｍｕｌｔｉｐｌｅｘｉｎｇ）
をする装置１６０，１６２及び１６４が接続されてい
る。これらの装置は本発明の対照である多重送信装置１
６０と２個の多重受信装置１６１及び１６２とに分けら
れるが、多重受信装置は多重送信装置１６０とは逆の動
作をするものである。したがって、実施例として記述し
た構造においては、情報信号は装置１６０からネットワ
ーク１００を通って装置１６２と１６４に伝送されるこ
とができる。多重送信装置１６０が持つ複数の端末１７
０1 〜１７０N へ伝送すべき信号を供給すると、装置１
６２の出力端子１８０1 〜１８０N と装置１６４の出力
端子１９０1 から１９０N に上述した信号が現れる。ネ
ットワーク中を伝送する情報信号は図２に示される構造
のセルのかたちで与えられる。これらのセルは５３オク
テットで構成され、そのうちの５オクテットはヘッダＨ
Ｄを構成し、残りの４８オクテットＰＬは伝送サービス
にあずかるデータを含み、このデータは受信側で再生さ
れる。このデータには必要に応じて追加の情報信号を付
加することができる。
【０００８】図３は本発明による多重送信装置の実施例
を示す。本装置は、複数のサービス回路Ｃ1 ，
Ｃ2 ，．．．，ＣM を設け、その各々の出力端子Ｓ1 ，
Ｓ2 ，．．．，ＳM 共通データライン２００に接続し、
このデータラインを出力回路２０２を介して接続端子２
０１に接続する。この出力回路２０２では各種の処理を
行い、ＡＴＭネットワークを通る伝送に信号を適合させ
る。この出力回路はクロック２０３から供給される信号
Ｈ４が有効になるまで、このデータライン２００からの
信号を受け取らない。
【０００９】これらのサービス回路の各々は、使用者端
末に接続される。つまり端末１７０ 1 から１７０5 はサ
ービス回路Ｃ1 に、端末１７０6 から１７０N （図３に
は示されていない）は他のサービス回路に接続される。
各々のサービス回路Ｃ1 ，Ｃ 2 ，．．．，ＣM はＦＩＦ
Ｏ形式（ファーストイン・ファーストアウト）のメモリ
から構成される少なくとも１個の待ち行列素子を具え
る。これは実際には独立に読み書きする回路を具えた読
み出し／書き込みメモリによって実現される。参照数字
２０５は回路Ｃ1 に含まれる第１待ち行列素子を示す。
参照符号２０６は読み出し制御信号を伝送するラインを
示し、２０７は読み出し／書き込みメモリ信号、すなわ
ちメモリが少なくとも１個の情報セルを含んでいるか否
かを表す信号を伝送するラインを示す。
【００１０】図３に示す本発明による多重送信装置はさ
らに、各サービス回路Ｃ1 ，Ｃ2 ，．．．，ＣM に含ま
れる待ち行列素子に共通ライン２００がアクセスする期
間を与える割当ユニット２１０を具え、情報セルは共通
ライン２００及び出力回路２０２を経て出力端子２０１
に伝送される。割当ユニット２１０は上述した方法で分
配される宛て先コードを含む読み書きメモリ２１２によ
って構成される割り当てテーブルと、所定の伝送速度で
前記宛て先コードを取り出すテーブル読み取り素子とを
具える。読み取り素子は前記メモリのアドレスカウンタ
２１７により構成される。アドレスカウンタはメモリが
常時周期的な方法で読まれるようにクロック回路２０３
の固定された伝送速度においてパルスＨをカウントす
る。
【００１１】割当ユニット２１０のメモリ２１２は、パ
ーソナルコンピュータＰＣとして構成できる管理端末２
２２によってプログラムされる。多重送信装置１６０の
管理回路は種種宛て先に対する伝送速度条件を考慮し、
所定のトラフィックに対して必要とされるソースを得る
ための要求をネットワークの管理回路に対して出すもの
である。この要求が受け入れられるとネットワークの管
理回路は８ビットの宛て先を表すＶＰＩ「仮想経路確認
（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅ
ｒ）」コードを発生する。多重送信装置の管理回路２２
２は以下の点を考慮してメモリ２１２に書き込む。
【００１２】クロックパルスの周波数によって伝送が行
われるであろう最大の伝送速度を決定する。実施例では
１４９．７６×１０6 ｂｉｔｓ／ｓ（ビット毎秒）を採
用し、したがってパルスＨの周期は２．８３μｓとな
る。そのとき、特定の宛て先に対して必要となるトラフ
ィックがこの最高伝送速度を持っている場合には、全て
のメモリ位置がこのサービスによって占められることに
なる。このメモリのサイズは実現すべき最小伝送速度ｄ
min 例えば４．５×１０3 ｂｉｔｓ／ｓによって部分的
に規定される。その場合のメモリのサイズは３２７６８
位置である。このサイズは伝送速度の組み合わせ、すな
わち伝送可能な全ての異なった伝送速度の全体によって
も規定される。可能な伝送速度が多くなるほどテーブル
のサイズは一層大きくなる。
【００１３】
【外１】
【００１４】原理的には、サービス回路Ｃ1 ，
Ｃ2 ，．．．，ＣM は各々所定のサービスが割り当てら
れる。例えば、サービス回路Ｃ1 はビデオ会議形式のビ
デオリンクに、サービス回路Ｃ2 は電話リンクに、そし
てサービス回路ＣM はローカルネットワークの内線に割
り当てられる。
【００１５】サービス回路Ｃ1 ，Ｃ2 ，．．．，ＣM は
複数Ｐ個の待ち行列素子を具えるのが好適である。した
がって、図３中のサービス回路Ｃ1 は待ち行列素子２０
５に加えて、待ち行列素子３０５1 〜３０５P-1 を、ラ
イン２０６と２０７に対応するライン３０６1 〜３０６
P-1 と３０７1 〜３０７P-1 と共に具える。スイッチ素
子３１０は、各種の端末を待ち行列素子２０５，３０５
1 〜３０５P-1 の間で切り換えるようにする。情報セル
が各端末で形成されない場合には上述したスイッチ素子
をセルフォーマ３１２に結合することができる。これを
より詳しく記述する必要はない。なぜなら本発明はそれ
とは関係ないからである。スイッチ素子３１０による切
り換えはテーブル３２０によって決定される。このテー
ブルは管理回路２２２によって書かれ、使用者が情報信
号を供給する端末１７０1 〜１７０5 の１個と待ち行列
素子２０５，３０５1 〜３０５P-1 のうちの１個とを対
応させるものである。
【００１６】メモリ３５０により構成されたテーブルに
よってサービス回路の内部において、種種待ち行列素子
のライン２００へのアクセスを管理することができる。
このテーブルも、待ち行列素子にネットワークの管理回
路によって供給されるＶＰＩコードを割り当てる管理回
路２２２によって書かれる。この割り当てはこれらの待
ち行列素子が利用できるものであるということを明確に
しながら行う。このテーブルはクロック２０３によって
供給される信号Ｈ１によって決まった周期内にテーブル
２１２から来る各種コードによってアドレスされ、全て
のサービス回路Ｃ2 ，．．．，ＣM に共有されるサービ
スライン３６０によって伝送される。このようにしてこ
のテーブル３５０は個々の待ち行列素子が有効、又は無
効とするコードを発生する。レジスタ３８０は周期Ｈの
間この有効コードを保持する。ＯＲゲート３９０は、信
号ＤＡ１を出力するがこの信号はサービス回路Ｃ1 内の
少なくとも１個の待ち行列素子が宛て先コードと関連
し、この素子が少なくとも１個のセルを含んでいるとい
うことを表すものである。これはライン２０７，３０７
1 〜３０５P-1 に接続した第１入力と、レジスタ３８０
の出力に接続した第２入力との２個の入力を持つＡＮＤ
ゲート３９５，３９５1 〜３９５P-1 の一揃いによって
決定される。ＯＲゲート３９０はこれらのＡＮＤゲート
の出力信号の全てを受け取る。信号ＤＡ１はクロック２
０３によって供給される信号Ｈ２によって決められる周
期の間、仲裁回路４００によりアナログ信号Ｄ
Ａ2 ，．．．，ＤＡM と同様に検討される。
【００１７】この仲裁回路４００はクロック２０３によ
って供給される信号Ｈ３によって決められる周期の間共
通サービスライン３６０に、ライン２００へアクセスが
許可されるサービス回路を決定するコードを供給する。
信号Ｈ１とＨ３によって制御されるスイッチング回路４
０５は信号Ｈ１とＨ３のアクティブ値に応答してこのサ
ービスラインをメモリ２１２か仲裁回路４００にアクセ
スさせることを可能にする。各々のサービス回路には識
別コードが割り当てられており、デコード回路４１０は
仲裁回路４００によって選択されたサービス回路の識別
コードを検出してアクティブ信号を発生する。このアク
ティブ信号はクロック信号Ｈ３によって決められる周期
の間有効である。デコード回路４１０からのデコード信
号によって、レジスタ３８０内のコードを通過させる有
効回路４１４を介して１個の待ち行列素子を選択するこ
とができる。
【００１８】図５は仲裁回路４００の構成を示す。仲裁
回路４００は処理回路５００により構成され、この処理
回路の出力ポート５０５には、出力回路２０２へのアク
セスが許可されるサービス回路の識別コードが現れる。
ステイタスメモリ５１０は以前のステイタスと特に特定
のＶＰＩに対してアクセスが認められた回路の識別コー
ドとが含まれている。処理回路５００の入力は一方では
信号Ｈ２によって制御されるバッファレジスタ５１２を
通過した信号ＤＡ1 ，ＤＡ2 ，．．．，ＤＡMを有し、
他方ではライン３６０により伝達されるＶＰＩコードを
具える。メモリ５１０はＶＰＩコードと同じ数のメモリ
位置、例えば２５６の位置を持っている。仲裁は、レキ
シントン・ブックス・ヒーチ（Ｌｅｘｉｎｇｔｏｎ Ｂ
ｏｏｋｓ，Ｈｅａｔｃｈ）から出版されたケネス・ジェ
イ・サーバー（ＫｅｎｎｅｔｈＪ．Ｔｈｕｒｂｅｒ）と
ジェラルド・エム・メイソン（Ｇｅｒａｌｄ Ｍ．Ｍａ
ｓｓｏｎ）による刊行物「分配処理装置通信アーキテク
チャ（ＤＩＳＴＲＩＢＵＴＥＤ−ＰＲＯＣＥＳＳＯＲ
ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＡＲＣＨＩＴＥＣＴＵＲ
Ｅ）」の５章１４０ページと１４１ページに記述された
形式の循環優先権によって管理する。
【００１９】優先権は各種の計算段階で決定され、信号
Ｈによるものより１６倍高い周波数を有するクロック信
号Ｈ１６により決定される。
【００２０】所定の宛て先に対する仲裁状況は、この宛
て先に対応するＶＰＩコードから得たアドレス位置にお
いてメモリ５１０中に記憶される。
【００２１】仲裁順序は次のような段階で決められる。
ＶＰＩコードに関係した仲裁状況がメモリ５１０から読
み込まれ、各種アクセス回路間の仲裁が循環優先権の機
構によって遂行され、認められたアクセスを有するサー
ビス回路の識別コードがライン３６０によって伝送さ
れ、ＶＰＩコードに関係する新しい仲裁状況がメモリ５
１０に書き込まれる。図６は本発明による多重送信装置
の操作の概要を示すタイムダイアグラムである。信号Ｈ
のアクティブエッジはＨにおける上向きの矢印によって
表される。上述したようにこのエッジでエッジカウンタ
２１７の計数値は１個上昇する。これらのアクティブエ
ッジ間に通過する時間間隔ＴＨは４個の副時間間隔Ｔ
１，Ｔ２，Ｔ３及びＴ４によって再分されている。副時
間間隔Ｔ１の間、ライン３６０はＶＰＩアクセスコード
を伝送し、副時間間隔Ｔ２の間、信号ＤＡi が仲裁回路
４００に伝送され、副時間間隔Ｔ３の間、ライン３６０
はネットワークへのアクセスされるサービス回路の識別
コードを伝送し、そして副時間間隔Ｔ４の間、データラ
イン２００はこれらのデータを効果的に伝送する。副時
間間隔Ｔ１，Ｔ２，Ｔ３及びＴ４は、各々クロック信号
Ｈ１，Ｈ２，Ｈ３及びＨ４によって決められる。
【図面の簡単な説明】
【図１】本発明による多重送信装置が接続されたネット
ワークを示す線図である。
【図２】ネットワークを通り伝送される情報セルの構成
を示す線図である。
【図３】本発明による多重送信装置を示す線図である。
【図４】割り当てテーブル中の宛て先コードの配列の実
施例を示す線図である。
【図５】仲裁回路の構成を示す線図である。
【図６】本発明による多重送信装置の操作の概要を示す
タイムダイアグラムである。
【符号の説明】
１７０ 端末 ２００ 共通データライン ２０１ 接続端子 ２０５，３０５ 待ち行列素子 ２１０ 割当素子 ２１２ 割当テーブル ２１７ テーブル読み取り素子 ４１０ デコードユニット

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ネットワークと、そのあるアクセス点か
    ら他のアクセス点へ情報セルを伝送する情報多重送信装
    置とを具え、この情報多重送信装置が、特定の宛て先に
    特定の伝送速度で伝送される情報を持つ使用者のための
    複数の端末と、前記ネットワークのアクセス点の１個に
    対して設けられた少なくとも１個の接続端子と、使用者
    データを記憶する待ち行列素子を有する複数のサービス
    回路と、前記サービス回路のデータ出力と装置の出力ポ
    ートを相互に接続する共通データラインとを具える通信
    システムにおいて、前記多重送信装置が前記待ち行列素
    子が前記データラインへのアクセスを割り当てるもので
    あって、ある伝送速度で分布する宛て先を決める宛て先
    コードを含む割り当てテーブルと、この宛て先コードを
    所定の速度で取り出すテーブル読み取り素子とを有する
    割り当て素子と、 前記宛て先コードを分析してその１つによって指定され
    る待ち行列素子の前記共通データラインへのアクセスを
    制御するデコードユニットとを具えることを特徴とする
    通信システム。
  2. 【請求項２】 請求項１に記載の通信システムにおい
    て、同じ宛て先に割り当てられた複数の待ち行列素子が
    含む情報セルへのアクセス瞬時を決める仲裁回路を設け
    たことを特徴とする通信システム。
  3. 【請求項３】 請求項１又は２に記載の通信システムに
    おいて、各々のサービス回路が複数の待ち行列素子を有
    することを特徴とする通信システム。
  4. 【請求項４】 請求項３に記載の通信システムにおい
    て、各々のサービス回路が同じ種類のサービスを行うよ
    うに割り当てられることを特徴とする通信システム。
  5. 【請求項５】 請求項３又は４に記載の通信システムに
    おいて、使用者の種種の端末を種種の待ち行列素子に接
    続するスイッチ素子を具えることを特徴とする通信シス
    テム。
  6. 【請求項６】 請求項１から５のいずれか１項に記載の
    通信システムにおいて、前記宛て先コードをサービス回
    路へ伝送するための共通サービスラインを設け、前記デ
    コードユニットを、各々が１個のサービス回路に接続さ
    れ、このサービス回路の一部を構成する複数の待ち行列
    素子を制御する複数のデコード回路で構成したことを特
    徴とする通信システム。
  7. 【請求項７】 請求項１から６のいずれか１項に記載の
    通信システムにおいて、本システムが共通サービスライ
    ンに異なったサービス周期を割り当てるクロック回路を
    具えることを特徴とする通信システム。
  8. 【請求項８】 請求項１から７のいずれか１項に記載の
    通信システムにおいて、第１サービス周期が前記宛て先
    コードの伝送に割り当てられ、第２サービス周期が前記
    仲裁回路から供給され、特定の待ち行列素子へのアクセ
    スを許可する仲裁コードの伝送に割り当てられることを
    特徴とする通信システム。
  9. 【請求項９】 あるアクセス点から他のアクセス点へ情
    報セルを伝送する特にＡＴＭ方式のネットワークに用い
    る情報多重送信装置であって、特定の宛て先に特定の伝
    送速度で伝送される情報を持つ使用者のための複数の端
    末と、前記ネットワークのアクセス点の１個に対して設
    けられた少なくとも１個の接続端子と、使用者データを
    記憶する待ち行列素子を有する複数のサービス回路と、
    前記サービス回路のデータ出力と装置の出力ポートを相
    互に接続する共通データラインとを具えるものにおい
    て、前記多重送信装置が前記待ち行列素子が前記データ
    ラインへのアクセスを割り当てるものであって、ある伝
    送速度で分布する宛て先を決める宛て先コードを含む割
    り当てテーブルと、この宛て先コードを所定の速度で取
    り出すテーブル読み取り素子とを有する割り当て素子
    と、 前記宛て先コードを分析してその１つによって指定され
    る待ち行列素子の前記共通データラインへのアクセスを
    制御するデコードユニットとを具えることを特徴とする
    情報多重送信装置。
JP6062933A 1993-03-31 1994-03-31 通信システム Pending JPH0730541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9303775A FR2703540A1 (fr) 1993-03-31 1993-03-31 Dispositif de multiplexage d'informations pour réseau A.T.M..
FR9303775 1993-03-31

Publications (1)

Publication Number Publication Date
JPH0730541A true JPH0730541A (ja) 1995-01-31

Family

ID=9445584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6062933A Pending JPH0730541A (ja) 1993-03-31 1994-03-31 通信システム

Country Status (4)

Country Link
US (1) US5594723A (ja)
EP (1) EP0618749A1 (ja)
JP (1) JPH0730541A (ja)
FR (1) FR2703540A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805927A (en) * 1994-01-28 1998-09-08 Apple Computer, Inc. Direct memory access channel architecture and method for reception of network information
US5920562A (en) 1996-11-22 1999-07-06 Sprint Communications Co. L.P. Systems and methods for providing enhanced services for telecommunication call
CA2189253C (en) 1994-05-05 2002-12-31 Joseph Michael Christie Method, system and apparatus for telecommunications control
DE69635238T2 (de) 1995-10-25 2006-07-06 Koninklijke Philips Electronics N.V. Multiplex und Zuweisungsgerät für ATM-Netzwerk
FR2743461A1 (fr) * 1996-01-10 1997-07-11 Philips Electronics Nv Systeme de communication forme d'un reseau a.t.m. et dispositif de multiplexage convenant a un tel systeme
US5953336A (en) * 1996-08-05 1999-09-14 Virata Limited Method and apparatus for source rate pacing in an ATM network
KR0174690B1 (ko) 1996-08-13 1999-04-01 삼성전자주식회사 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및시스템
US6115380A (en) 1996-11-22 2000-09-05 Sprint Communications Co., L.P. Broadband telecommunications system
US6125116A (en) * 1998-07-27 2000-09-26 Nec Corporation Message sets for a flexible programmable ATM access multiplexer using functional separation of line and protocol related functions
FR2784468B1 (fr) * 1998-10-08 2000-12-15 Cit Alcatel Matrice de commutation atm comportant un noyau optique passif
US8074248B2 (en) 2005-07-26 2011-12-06 Activevideo Networks, Inc. System and method for providing video content associated with a source image to a television in a communication network
EP2105019A2 (en) * 2006-09-29 2009-09-30 Avinity Systems B.V. Method for streaming parallel user sessions, system and computer software
US9826197B2 (en) 2007-01-12 2017-11-21 Activevideo Networks, Inc. Providing television broadcasts over a managed network and interactive content over an unmanaged network to a client device
WO2008088741A2 (en) * 2007-01-12 2008-07-24 Ictv, Inc. Interactive encoded content system including object models for viewing on a remote device
KR20130138263A (ko) 2010-10-14 2013-12-18 액티브비디오 네트웍스, 인코포레이티드 케이블 텔레비전 시스템을 이용하는 비디오 장치들 간의 디지털 비디오의 스트리밍
WO2012138660A2 (en) 2011-04-07 2012-10-11 Activevideo Networks, Inc. Reduction of latency in video distribution networks using adaptive bit rates
US10409445B2 (en) 2012-01-09 2019-09-10 Activevideo Networks, Inc. Rendering of an interactive lean-backward user interface on a television
US9800945B2 (en) 2012-04-03 2017-10-24 Activevideo Networks, Inc. Class-based intelligent multiplexing over unmanaged networks
US9123084B2 (en) 2012-04-12 2015-09-01 Activevideo Networks, Inc. Graphical application integration with MPEG objects
US10275128B2 (en) 2013-03-15 2019-04-30 Activevideo Networks, Inc. Multiple-mode system and method for providing user selectable video content
US9219922B2 (en) 2013-06-06 2015-12-22 Activevideo Networks, Inc. System and method for exploiting scene graph information in construction of an encoded video sequence
US9294785B2 (en) 2013-06-06 2016-03-22 Activevideo Networks, Inc. System and method for exploiting scene graph information in construction of an encoded video sequence
WO2014197879A1 (en) 2013-06-06 2014-12-11 Activevideo Networks, Inc. Overlay rendering of user interface onto source video
US9788029B2 (en) 2014-04-25 2017-10-10 Activevideo Networks, Inc. Intelligent multiplexing using class-based, multi-dimensioned decision logic for managed networks

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1097782A (en) * 1978-06-05 1981-03-17 John J. Den Otter Modular time division switching system
FR2553609B1 (fr) * 1983-10-14 1985-12-27 Chomel Denis Systeme de multiplexage numerique temporel asynchrone a bus distribue
FR2587861B1 (fr) * 1985-09-23 1987-11-13 Devault Michel Allocateur pour bus distribue a des sources de donnees asynchrones
US5117420A (en) * 1987-04-27 1992-05-26 Thinking Machines Corporation Method and apparatus for routing message packets
DE3823878A1 (de) * 1988-07-14 1990-01-18 Philips Patentverwaltung Koppelfeld fuer ein vermittlungssystem
US5285444A (en) * 1990-02-09 1994-02-08 Hitachi, Ltd. Multi-stage link switch
US5303078A (en) * 1990-12-18 1994-04-12 Bell Communications Research, Inc. Apparatus and method for large scale ATM switching
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
US5251209A (en) * 1991-03-28 1993-10-05 Sprint International Communications Corp. Prioritizing attributes in integrated services networks

Also Published As

Publication number Publication date
FR2703540A1 (fr) 1994-10-07
EP0618749A1 (fr) 1994-10-05
US5594723A (en) 1997-01-14

Similar Documents

Publication Publication Date Title
JPH0730541A (ja) 通信システム
US4849968A (en) Buffer management system
US4885744A (en) Apparatus for reconstructing and multiplexing frames of various origins made up of a variable number of packets of fixed length
US5519700A (en) Telecommunication system with synchronous-asynchronous interface
US5859835A (en) Traffic scheduling system and method for packet-switched networks
US6611527B1 (en) Packet switching apparatus with a common buffer
EP1686742A2 (en) Communiction control device and method for an ATM system applicable to an ABR mode
US5513174A (en) Telecommunication system with detection and control of packet collisions
US5844901A (en) Asynchronous bit-table calendar for ATM switch
RU2134024C1 (ru) Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи
EP0257168B1 (en) Pseudo synchronous transportation apparatus in a communication network
US5912890A (en) Statistical multiplexing apparatus in a time division multiplexing bus
US6470017B1 (en) Packet multiplexing apparatus
EP0870415B1 (en) Switching apparatus
JP3602893B2 (ja) Ａｔｍインタフェースおよびシェーピング方法
US5228032A (en) Interconnection element for an asynschronous time-division multiplex transmission system
US4811332A (en) Apparatus and method for TDM data switching
US5539738A (en) Information multiplexing device for transmitting cells via a communication network
US6430186B1 (en) Asynchronous bit-table calendar for ATM switch
JP3500511B2 (ja) 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム
JP3134702B2 (ja) 通信制御装置及びその制御方法
US5654965A (en) ATM communication network system with common system information storage
JPH08298510A (ja) 通信システム及び該システム用多重化装置
JP3031792B2 (ja) Ａｔｍセル組立方法
JP2939010B2 (ja) Ａｔｍセルの方路振り分け用スイッチ