JPH07306810A - 待ち行列ベースの予測型フロー制御機構 - Google Patents

Abstract

(57)【要約】 【目的】 遅延、及び設計上の複雑さを伴わずに、即時
に全てを処理できない複数トランザクションを扱うフロ
ー制御機構、及びハンドシェイク信号、又はビジー-中
断信号を使用する必要のないフロー制御機構を提供す
る。 【構成】 バス(112)を有する共用バス・システム(10
0)、及びそのバスに接続された１組のクライアント・モ
ジュール(116,120)により構成される。各クライアント・
モジュールは、処理のために、バス上で他のクライアン
ト・モジュールにトランザクションを送り、バス上で他
のクライアント・モジュールからトランザクションを受
け取ることができる。各モジュールは、処理のためにそ
のモジュールが受け取ったトランザクションを、記憶す
るための待ち行列(164,168)を有する。バス制御装置(11
4)は全てのモジュールの待ち行列がオーバフローしない
ように、バス上に送ることが可能なトランザクションの
タイプを制限する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共用バスを有するコン
ピュータ・システムに関し、より詳しくは、共用バス上
で発行されるトランザクションの制御に関する。

【０００２】

【従来の技術】コンピュータ・システムは一般に、プロ
セッサ、メモリ、及び入出力装置等の複数の構成要素
と、２つ以上の構成要素間で情報を転送するための共用
バスを有している。通常、これらの構成要素は、それぞ
れが、１つ又は複数のプロセッサ、メモリ、及び/又は
入出力装置を含むことが可能な構成要素モジュールの形
でバスに接続される。情報はバス・サイクルの間に、バ
ス上で構成要素モジュール間に転送され、それぞれのバ
ス・サイクルは選択されたモジュールが、限られた量の
情報をバス上で転送、又は送出することが可能な期間で
ある。モジュールは通常、バス上で他のモジュールにト
ランザクションを送り、データの読み取り、及び書き込
み等の動作を実行する。

【０００３】ある種のコンピュータ・システムは、シス
テム上で稼働するソフトウェアを実行するための２つ、
又はそれ以上のメイン・プロセッサ・モジュール(あるい
は１つ、又はそれ以上のプロセッサ・モジュールと１
つ、又はそれ以上のコヒーレント入出力モジュール)
と、システム内の全てのプロセッサ及びコヒーレント入
出力モジュールによって使用される共用メイン・メモリ
を有する。このメイン・メモリは通常、メイン・メモリ制
御装置を介してバスに接続される。多くの場合、１つ、
又はそれ以上のプロセッサは、プロセッサによる高速ア
クセスが可能なように、最近使用されたデータ値を記憶
するキャッシュ・メモリも有している。

【０００４】通常、キャッシュ・メモリは、頻繁に使用
されるデータと、これらのデータ項目がメイン・メモリ
に記憶されているアドレスの両方を記憶する。プロセッ
サが、メモリ内のアドレスからデータをシークする場
合、そのデータに関連するアドレスを使用してキャッシ
ュ・メモリからそのデータを要求する。キャッシュ・メモ
リは、キャッシュ・メモリ内に、そのアドレスに関連す
るデータが保持されているかどうかを調べる検査を行
う。保持されている場合、キャッシュ・メモリは、要求
されたデータを直接プロセッサにリターンする。キャッ
シュ・メモリが所望の情報を含んでいない(即ち、「キャ
ッシュ・ミス」が発生した)場合、キャッシュは、そのデ
ータをメイン・メモリに要求し、データを待つ間プロセ
ッサを停止させる。キャッシュ・メモリはメインRAMメモ
リより高速なので、結果的に、この方法を用いると、シ
ステム性能が向上する。

【０００５】各プロセッサがキャッシュ・メモリを有す
る共用メモリ多重プロセッサ・コンピュータの場合、状
況はいくらか複雑である。そのようなコンピュータで
は、１つ、又は複数のキャッシュ・メモリ、又はメイン・
メモリに最も新しいデータが記憶されうる。このプロセ
ッサ上で稼働しているソフトウェアは、特定のアドレス
に関連したデータに最新の値を使用しなければならな
い。従って、「キャッシュ・コヒーレンシ技法」を実施し
て、特定のアドレスに関したデータのコピーが全て同じ
になるよう保証しなければならない。

【０００６】典型的なライト・バック・コヒーレンシ技法
では、モジュールによってデータが要求されると、キャ
ッシュ・メモリを有する各モジュールが、各自のキャッ
シュ・メモリに「コヒーレンシ検査」を実行して、キャッ
シュ・メモリが、要求されたアドレスに関連するデータ
を有するかどうかを判定し、そのコヒーレンシ検査の結
果を報告する。各モジュールは通常、メイン・メモリ及
びその他のキャッシュ・メモリに記憶されている同じア
ドレスに関連するデータに関して、各自のキャッシュ・
メモリに記憶されているデータの状況も報告する。例え
ば、モジュールは、そのデータが「専用」である(即ち、
このデータ値は、このモジュールのみ使用可能であ
る)、又はデータが「共用」である(即ち、このデータは、
複数のキャッシュ・メモリに同時に存在する可能性があ
る)ことを報告することができる。モジュールは又、デ
ータが「クリーン」である(即ち、メイン・メモリに記憶さ
れている同じアドレスに関連するデータと同じものであ
る)、又は「ダーティ」である(即ち、データを得た後、そ
のデータが変更された)かどうかを報告することもでき
る。

【０００７】各モジュールによって実行されたコヒーレ
ンシ検査の結果は、選択されたプロセッサによって分析
され、データを要求したモジュールに最新のデータが提
供される。「コヒーレント・トランザクション」は、メモ
リ・アドレスに関連するデータが他のキャッシュに記憶
されているかどうかを調べ、又はデータが最新のもので
あるかどうかを検証するために他のキャッシュの検査を
要求する全てのトランザクションである。メモリに対す
る殆どの読み取り、及び幾つかの書き込みはコヒーレン
ト・トランザクションである。当業者は、従来の専用読
み取りのようなコヒーレント・トランザクションや、従
来型ライト・バックのような非コヒーレント・トランザク
ション等の、多くのコヒーレント・トランザクションの
タイプに精通している。

【０００８】従来型コヒーレンシ技法の多くは、コヒー
レンシ検査の結果を報告するために、モジュールと、ど
のようにメモリ要求を満たすべきかに関して最終決定を
下すコヒーレンシ・プロセッサとの間に大量の通信が必
要となる。キャッシュ・メモリを有する各モジュール
は、コヒーレンシ検査が必要である旨の通知を受けて、
コヒーレンシ検査の結果をコヒーレンシ・プロセッサに
報告しなければならない。通信の数が低減された場合で
も、コヒーレンシ検査の結果を処理し、報告する従来型
の手段では低速であることが多い。コヒーレンシ検査
は、モジュールによってモジュール間通信に使用される
共用バスの有効帯域幅を実質的に減少させないような方
法で実行されなければならない。

【０００９】メモリ待ち時間増大の影響を低減させるた
めに、多数の従来型バスが「分割トランザクション」バス
になっている。即ち、トランザクションは、バス上に置
かれた直後に処理される必要はない。例えば、メモリ読
み取りトランザクションがバス上で発行された後、その
読み取りを発行したモジュールはバスを放棄して、他の
モジュールが他のトランザクションのためにバスを使用
できるようにする。要求されたデータが使用可能である
場合、読み取りに関する応答モジュールは、バスの制御
を獲得し、データを伝送する。共用バス・システム内の
モジュールは、応答モジュールによって実行されうるコ
ヒーレンシ検査、又は他のモジュールによって実行され
うるコヒーレンシ検査より速くトランザクションを開始
できる場合が多い。例えば、入出力装置は、マイクロプ
ロセッサよりずっと低速に動作することが多く、従っ
て、入出力装置をバスに接続しているモジュールは応答
が低速であることがある。同様に、メイン・メモリ・アク
セスは、比較的低速であり、プロセッサ・モジュール
は、メイン・メモリからデータを読み取るより速くデー
タを要求することができる。モジュール内のコヒーレン
シ検査プロセッサは他の動作でビジー状態である可能性
があるので、キャッシュ・コヒーレンシ検査も低速にな
る可能性がある。従って、あまりにも多くのトランザク
ションが短時間で開始されて、そのトランザクションが
適切に処理されず、又はコヒーレンシ検査が実行されな
い時、モジュールによる新しいトランザクションの開始
を遅らせるか、あるいはトランザクションのオーバフロ
ーを扱うかのどちらかが必要であることが多い。

【００１０】トランザクションのオーバフローを取り扱
う典型的な従来技術の方法は、「ビジー-中断」機構を使
用して、非常に多い、あるタイプのトランザクションが
非常に速く開始される状況を扱う。トランザクションの
応答モジュールが、すぐに応答できない新しいトランザ
クション要求を発見すると、トランザクションの応答モ
ジュールは、トランザクションがその時間に動作できな
い(例えば、入出力モジュールが占有されている、又は
キャッシュ・メモリを有するプロセッサ・モジュールがコ
ヒーレンシ検査を十分高速に実行できない)ことを示す
「ビジー-中断」信号を送り返す。要求モジュールは次
に、その要求を中断し、後で再びその要求を試みる。こ
のアプローチは、「ビジー-中断」要求を受け取る可能性
が全てなくなるまで、要求モジュールがそのトランザク
ション情報を保持しなければならないので、設計上の複
雑さを増すことになる。更に、２つのトランザクション
を特定の順序で実行しなければならない場合、通常、
「ビジー-中断」要求を受け取る可能性が全てなくなるま
で、第２のトランザクションを発行することができな
い。最終的に、トランザクションが中断された結果、処
理の遅延が発生し、バスの使用時間が浪費される。

【００１１】代替アプローチは、応答モジュールによっ
てトランザクションが処理されうるかどうかを確定させ
るために、各トランザクションの後で、モジュール間の
ハンドシェイクを要求するものである。このアプローチ
でも、処理遅延、及び不必要な設計上の複雑さが発生す
る。

【００１２】従って、コンピュータ・システムが、不必
要な処理遅延、又は設計上の複雑さをシステムに課すこ
となく、即時に処理ができない複数トランザクションを
扱う手段が必要とされる。

【００１３】

【発明が解決しようとする課題】従って、本発明の課題
は、不必要な遅延を課すことなく、即時に全てを処理で
きない複数トランザクションを扱うコンピュータ・シス
テムのためのフロー制御機構を提供することである。

【００１４】本発明の別の課題は、ハンドシェイク信
号、又はビジー-中断信号を使用する必要のないコンピ
ュータ・システムのためのフロー制御機構を提供するこ
とである。

【００１５】本発明の更に別の課題は、不必要な設計上
の複雑さをシステムに課すことなく、即時に全てを処理
できない複数トランザクションを扱うコンピュータ・シ
ステムのためのフロー制御機構を提供することである。

【００１６】本発明のこれら、及びその他の課題は、本
発明、及び好的実施例に関する以下の詳細な説明、添付
図面、及び特許請求の範囲から当業者には明らかになろ
う。

【００１７】

【課題を解決するための手段】概して言えば、本発明
は、バス、及びバスに接続された複数のクライアント・
モジュールを有する共用バス・システムである。クライ
アント・モジュールのそれぞれは、バス上でトランザク
ションを他のクライアント・モジュールに送り、バス上
で他のクライアント・モジュールからトランザクション
を受け取ることができる。

【００１８】各モジュールは更に、モジュールによって
受け取られたトランザクションが、そのモジュールによ
って処理されるように、前記トランザクションを指定す
る情報を記憶するための待ち行列を有する。このバス・
システムは又、バス上で送られるトランザクションのタ
イプを制限するための手段を有するバス制御装置も有す
る。モジュールのうちの１つにある待ち行列が、所定の
容量より小さい空き空間を有する時、バス制御装置は、
その待ち行列内の空間を必要とするトランザクションが
発行されるのを防ぐように、バス上で送ることを許され
るトランザクションを制限する。

【００１９】各クライアント・モジュールは、キャッシ
ュ・メモリ、バス上で送られたコヒーレント・トランザク
ションを検出し、そのトランザクションに関する前記モ
ジュールのキャッシュ・メモリのコヒーレンシ検査を実
行するための手段、及びコヒーレンシ検査の結果を報告
するためのコヒーレンシ・バスを有することが好まし
い。

【００２０】各クライアント・モジュールは、コヒーレ
ント・トランザクションに関するコヒーレンシ検査が実
行されるまで、バス上で検出されたコヒーレント・トラ
ンザクションを記憶するためのコヒーレンシ待ち行列を
有することが好ましい。この待ち行列は、トランザクシ
ョンを中断することなく、典型的なトランザクション発
行速度に適応するのに十分な大きさのものである。

【００２１】この共用バス・システムは又、バスに接続
されたメイン・メモリ制御装置も有することが好まし
い。メイン・メモリ制御装置は、クライアント・モジュー
ルによって報告されるコヒーレンシ検査の結果を受け取
るために、コヒーレンシ・ラインのそれぞれに接続され
る。メイン・メモリ制御装置は、各サイクルの間にバス
上でどんなタイプのトランザクションを送ることが可能
かをクライアント・モジュールに通知するクライアント・
オプション信号を、クライアント・モジュールのそれぞ
れに送るためのクライアント・オプション・ラインを有す
る。メイン・メモリは、コヒーレンシ待ち行列の各々に
記憶されているコヒーレント・トランザクションの数を
記録し、コヒーレンシ待ち行列の１つをオーバフローさ
せるトランザクションがバス上に送られるのを防ぐクラ
イアント・オプション信号を送る。

【００２２】本発明は、その時点で扱うことのできない
トランザクションがある場合、共用バス・システムの構
成要素モジュールによって、トランザクションが発行さ
れるのを防ぐ予測型フロー制御機構を含む。従って、本
発明は、そのようなトランザクションが発行された後
に、そのトランザクションを中断させることを不要にす
る。これは、所与のサイクルの間に、バス上でどんなタ
イプのトランザクションが許可されているかを示す信号
を各モジュールに送り、処理できない全てのトランザク
ションを許可しないことによって行われる。

【００２３】本発明は、これらの結果を達成するため、
最初に、必要な通信の量を減らす方法で、メモリ・シス
テムとバス上の個別のモジュールの間にキャッシュ・コ
ヒーレンシ検査の負荷を分散させる。コヒーレンシのテ
ストに参加しなければならないバス上の各処理モジュー
ルは、バスを監視し(即ち、バス上で「スヌープ」し、又
は「盗み聞き」し)、モジュールによるコヒーレンシ検査
を要求するコヒーレント・トランザクション要求を検出
する回路を含んでいる。従って、中央メモリ・プロセッ
サでは、キャッシュ・コヒーレンシ検査の要求を様々な
モジュールに送るタスクの負荷が軽減される。このこと
は又、中央メモリ処理システムと様々なモジュールの間
の接続数を減少させることにもなる。

【００２４】第２に、コヒーレンシ検査に参加しなけれ
ばならないバス上の各モジュールは、まだ完了していな
いキャッシュ・コヒーレンシ検査のタスクを記憶するた
めの待ち行列を含んでいる。このバッファリングによっ
て、キャッシュ・コヒーレンシ検査システムは、より高
い有効帯域幅で動作することができる。更に、この待ち
行列によって、ハンドシェイク、又はビジー-中断プロ
トコル、又はハードウェアがなくても、キャッシュ・コ
ヒーレンシ検査トランザクションが失われないことが保
証される。

【００２５】最後に、中央メモリ処理システムは、様々
な待ち行列の状態を監視し、バス上に置かれるトランザ
クションのタイプを制限する信号を提供して、待ち行列
のオーバフローが発生しないよう保証する。このトラン
ザクション制限システムを使用して、他のタイプのトラ
ンザクションが失われないよう保証することもできる。

【００２６】予測型フロー制御機構は、主要な３組のト
ランザクション待ち行列を使用する。第１に、キャッシ
ュ・メモリを有する各モジュールは、キャッシュ・コヒー
レンシ検査が実行されるまで、バス上で発行されている
コヒーレント・トランザクションを保持するためのキャ
ッシュ・コヒーレンシ待ち行列を有する。第２に、各入
出力モジュールは、入出力トランザクションが処理され
るまで、その入出力トランザクションを保持するための
入出力待ち行列を有する。入出力トランザクションは、
入出力装置からデータを読み取り、又は入出力装置にデ
ータを書き込むことを要求するあらゆるトランザクショ
ンを含む。好的実施態様では、ある種のメモリ・アドレ
スが入出力位置を指定することによって、これらのアド
レスに送られるトランザクションが、入出力トランザク
ションであることが分かる。最後に、メイン・メモリ制
御装置は、コヒーレンシ検査が完了し、メイン・メモリ
読み取りトランザクション及びメイン・メモリ書き込み
トランザクションが処理されるまで、それらのトランザ
クションを保持するためのメモリ待ち行列を有する。こ
れらの待ち行列の全ては、オーバフローすることなく、
典型的なトランザクションの発行速度を扱えるように設
計されている。

【００２７】メイン・メモリ制御装置は、各待ち行列の
状況に関する情報を受け取り、処理するための中央位置
として働く。メイン・メモリ制御装置は、バス上でどん
なタイプのトランザクションの開始を許可するかを示す
「クライアント・オプション」信号をモジュールに送るこ
とによって、待ち行列がオーバフローしないことを保証
する。例えば、入出力待ち行列が満杯である場合、メイ
ン・メモリ制御装置は、入出力トランザクションが許可
されないことを示すクライアント・オプション信号を送
る。コヒーレンシ待ち行列が満杯である場合、メイン・
メモリ制御装置は、コヒーレンシ検査を要求する追加ト
ランザクションを許可しない。

【００２８】待ち行列の各タイプの満杯/空き状況を記
録するために、異なる手順が使用される。キャッシュ・
コヒーレンシ待ち行列に関しては、キャッシュ・メモリ
を有する各モジュールは、発行されているトランザクシ
ョンに関してバスを監視し、先入れ先出しの順でコヒー
レンシ検査を行うためにコヒーレント・トランザクショ
ンを前記モジュールのコヒーレンシ待ち行列に記憶す
る。コヒーレンシ検査の結果は、メイン・メモリ制御装
置に報告される。メイン・メモリ制御装置は又、コヒー
レント・トランザクションに関してもバスを監視して、
その記録を保持し、各モジュールによって実行されたコ
ヒーレンシ検査の結果も受け取る。従って、メイン・メ
モリ制御装置は、発行されたコヒーレント・トランザク
ションの数を、所与のモジュールから受け取ったコヒー
レンシ検査の応答数と比較することによって、各モジュ
ールのキャッシュ・コヒーレンシ待ち行列がどれだけ満
たされているのかを知ることができる。入出力待ち行列
の場合、入出力モジュールの入出力待ち行列が満杯に近
づくと、入出力モジュールがメイン・メモリ制御装置に
信号を送る。メイン・メモリ制御装置は任意の従来方式
で、それ自体のメモリ待ち行列の記録を保持することが
できる。

【００２９】どんな場合でも、待ち行列が典型的なトラ
ンザクションの発行速度を扱うために使用され、単にフ
ロー制御機構をサポートするために追加されているわけ
ではないので、フロー制御機構は、ハードウェアの面か
ら見て効果的である。トランザクションが、受け入れら
れることを保証されているために、複数回でなく１回し
か発行されないので、バス帯域幅も節約される。

【００３０】

【実施例】図１に示したコンピュータ・システム10に関
して、予測型フロー制御機構を説明する。この予測型フ
ロー制御機構を論じる前に、コンピュータ・システム10
の動作を詳細に説明する。コンピュータ・システム10の
基本動作は本発明の主要部分ではないが、予測型フロー
制御機構の動作をより詳細に説明する前に、前記基本動
作をある程度詳細に説明しておくことは有用である。

【００３１】コンピュータ・システム10は、バス12、及
びバス12に接続された複数の構成要素を有する多重プロ
セッサ・コンピュータである。これらの構成要素は、メ
イン・メモリ制御装置14、入出力モジュール16及び18、
及びプロセッサ・モジュール20、22、24、及び26を含む。こ
れらの構成要素は、バス12上で相互にトランザクション
を送る。

【００３２】以下でより詳細に説明するように、メイン
・メモリ制御装置14は「ホスト・モジュール」とみなすこと
ができ、残りの構成要素は「クライアント・モジュール」
とみなすことができる。メイン・メモリ制御装置/ホスト
・モジュールは、もしあれば、所与のサイクルの間にバ
ス上で許可されているトランザクションのタイプを指定
するクライアント・オプション信号を各クライアント・モ
ジュールに送る。所与のサイクルの間におけるバスの所
有者は、そのサイクルを支配するクライアント・オプシ
ョン信号によって許可されるタイプのトランザクション
のみを開始できる。次の有効なサイクルの間におけるバ
スの所有者も、各クライアント・モジュールからの調停
信号、及びバスの制御を返す必要があるかどうかを示す
現在のバスの所有者によって送られる信号に加えて、ク
ライアント・オプション信号に基づく調停によって決定
される。

【００３３】プロセッサ・モジュール20、22、24、及び26
は、コンピュータ・システム10のメイン・プロセッサであ
り、このシステムのためのソフトウェアは全てのプロセ
ッサ上で同時に稼働する。プロセッサ・モジュール20、2
2、24、及び26はそれぞれ、調停信号送信(即ち、ARB)ライ
ン28、30、32、及び34を制御し、ARBラインは、各モジュー
ルを残りのプロセッサ・モジュールに接続する。プロセ
ッサがバス12を使用したい場合、このプロセッサのARB
ライン上の他のプロセッサ・モジュールに所定の信号を
送る。この信号は、次の有効なバス・サイクルの間にお
けるバスの所有者を決定するための調停に使用される。

【００３４】入出力モジュール16、及び18は、コンピュ
ータ・システム10と入出力装置(図示せず)の間のインタ
フェイスとして働く。入出力モジュール16、及び18はそ
れぞれ、入出力アダプタを含んでいる。入出力モジュー
ル16、及び18はそれぞれ、ARBライン36、及び38を制御
する。入出力モジュールがバス12を使用したい場合、こ
の入出力モジュールのARBライン上の残りのクライアン
ト・モジュールに所定の信号を送る。この信号は調停に
使用される。

【００３５】メイン・メモリ制御装置14は従来の方法
で、メイン・メモリ(図示せず)から情報を読み取り、メ
イン・メモリに情報を記憶する責任がある。メイン・メモ
リ制御装置14は直接、又は従来型のバスを介してメモリ
とのインタフェイスを行う。上述のように、メイン・メ
モリ制御装置14は、バス制御のためにホスト・モジュー
ルとしても働くことが好ましい。メイン・メモリ制御装
置14は、各クライアント・モジュールに直接接続されたC
LIENT_OPライン40を制御する。メイン・メモリ制御装置1
4は、次の有効なバス・サイクルの間にバス12上にどんな
タイプのトランザクションを置いていいかを示すための
信号を、CLIENT_OPライン40上の各クライアント・モジュ
ールに送る。

【００３６】バス12は高性能のプロセッサ-メモリ入出
力相互接続バスである。バス12は、分割トランザクショ
ン・バスである。例えば、バス12上で読み取りトランザ
クションが発行された後、その読み取りトランザクショ
ンを発行したモジュールがバスを放棄して、他のモジュ
ールが他のトランザクションのためにバスを使用できる
ようにする。要求されたデータが使用可能である場合、
その読み取りトランザクションに関する応答モジュール
はバスの調停を行い、次にデータを送る。書き込みトラ
ンザクションは分割されておらず、従って、このマスタ
はアドレス・サイクルの直後に書き込みデータを送る。

【００３７】バス12は、主にデータ転送に関係する、AD
DR_DATAバス、MASTER_IDバス、及びTRANS_IDバスの少な
くとも３つのバスを含むことが好ましい。バス12は又、
バス12の制御の調停に関係するLONG_TRANSバスも含む。

【００３８】ADDR_DATAバスはアドレス情報、及びデー
タを送るために使用される。ADDR_DATAバスがアドレス
関連情報を運ぶサイクルを、アドレス・サイクルと呼
び、ADDR_DATAバスがデータを運ぶサイクルをデータ・サ
イクルと呼ぶ。例えば、書き込みトランザクションは一
般に、１回、又は複数回のデータ・サイクルの直前に単
一アドレス・サイクルを有している。バスの所有者は、
データを書き込みたいアドレスを示す書き込みトランザ
クションを開始して、以降のサイクルの間にデータを送
る。読み取りトランザクションは一般に、読み取るため
にシークされるアドレスを示すために、バスの所有者に
よって使用される単一アドレス・サイクルを有してい
る。このアドレス・サイクルの少し後に、要求に応答す
るモジュールによって要求モジュールにデータが送られ
る１回、又は複数回のデータ・サイクルが続く。アドレ
ス関連情報やデータが送られないアイドル・サイクルも
発生する。

【００３９】MASTER_IDバス、及びTRANS_IDバスは、分
割トランザクションに関して、リターンされたデータが
元のトランザクションに固有に関連付けられるように一
緒に使用される。各分割トランザクションは、トランザ
クションを発行しているモジュールを識別するMASTER_I
Dバス上のMASTER_ID信号、及びそのモジュールによって
送られた他のトランザクションと前記トランザクション
を区別するTRANS_IDバス上のTRANS_ID信号によって識別
される。例えば、分割トランザクション「読み取り」は、
MASTER_ID信号とTRANS_ID信号の固有の組合せと共に送
られる。MASTER_IDとTRANS_IDは次に、要求されたデー
タのリターン時に一緒に送られ、その結果、リターンさ
れたデータが要求モジュールによって受け取られ、適当
なトランザクションと関連付けされる。この機構によっ
て、トランザクションの順序がトランザクションの識別
にとって重要なものでなくなったため、トランザクショ
ンのリターンは、トランザクションが発行された順序以
外の順序で戻ってくることができる。固有の識別を可能
にするには、所与のトランザクションIDを有するトラン
ザクション１つだけが、所与の時点においてモジュール
の中で識別可能となることである。しかし、トランザク
ションはMASTER_IDによって区別できるので、同じトラ
ンザクションIDを２つ以上の別々のモジュールで同時に
使用することができる。

【００４０】LONG_TRANSは、長いトランザクションが完
了するまで、バス12の制御を保持するために現在のバス
の所有者によって使用される。例えば、モジュールが一
連のサイクルの間に多量のデータを書き込む必要が生じ
ることがある。LONG_TRANSが示されると、以下でより詳
細に説明するように、より高い優先順位のクライアン
ト、又はホストによって、他のトランザクションをその
データの中に挿入させることができなくなる。

【００４１】好的実施例では、CLIENT_OPバスは表１に
示した信号をサポートする。

【００４２】

【表１】

【００４３】ANY_TRANS、HOST_CONTROL、ONE_CYCLE、及
びNONE_ALLOWEDクライアント・オプション信号は比較的
簡単である。ANY_TRANSクライアント・オプション信号
は、関連するサイクルの間に全てのトランザクションが
許可されることを示す。HOST_CONTROLクライアント・オ
プション信号は、関連するサイクルの間にホストがバス
の制御をシークすることを示す。ONE_CYCLEクライアン
ト・オプション信号は、１サイクルのトランザクション
しか許可されないことを示す。NONE_ALLOWEDクライアン
ト・オプション信号は、トランザクションがいっさい許
可されないことを示すために使用される。

【００４４】RET_ONLYクライアント・オプション信号
は、以前に保持されていた専用ダーティ・キャッシュ・ラ
インのリターン(ライト・バック)、又は以前のトランザ
クションに対する応答のみが許可されていることを示
す。例えば、プロセッサ24がプロセッサ20のキャッシュ
で専用ダーティであるキャッシュ・ラインのコヒーレン
ト読み取りを発行した場合、プロセッサ20はキャッシュ
間コピーでそのキャッシュ・ラインを供給することがで
きる。そのキャッシュ間コピーのトランザクションは、
キャッシュ間コピーがコヒーレント読み取りに対する応
答であるため、RET_ONLYクライアント・オプション信号
の影響下で開始されうる。同様に、入出力モジュール16
は、そのリターンされるデータが入出力読み取りトラン
ザクションに対する応答なので、RET_ONLYクライアント
・オプション信号の影響下で以前の入出力読み取りトラ
ンザクションからデータをリターンすることができる。

【００４５】NO_IOクライアント・オプション信号、及び
ATOMICクライアント・オプション信号は入出力モジュー
ル16、及び18に関連している。図１に示すように、入出
力モジュール16、及び18は、モジュールがもはや入出力
トランザクションを受け入れられないことを示す信号を
メモリ制御装置14に送るために、それぞれSTOP_IOライ
ン58、及び60を制御することが好ましい。入出力モジュ
ール16、及び18は、メモリ・システムを効果的に制御す
るための信号をメモリ制御装置14に対して、かつ相互に
送るために、それぞれSTOP_MOSTライン62、及び64も制
御することが好ましい。

【００４６】以下でより詳細に説明するように、ホスト
がSTOP_IO信号を受け取ると、ホストはNO_IOクライアン
ト・オプション信号を示す。クライアント・オプション信
号がNO_IOである場合、入出力トランザクションを除く
全てのトランザクションが許可される。フロー制御では
通常、ANY_TRANSが許可されていると仮定すると、ATOMI
Cクライアント・オプション信号は、STOP_MOSTを示すク
ライアントに直接応答して生成される。ATOMICクライア
ント・オプション信号によって、STOP_MOSTを示している
クライアントが、いくつかの連続トランザクションをバ
ス12上で実行できる。他の全てのクライアントは、ATOM
ICが示された任意のサイクルの間にバスを獲得した場
合、以前に送られたトランザクションに応答し、又は以
前に保持された専用ダーティ・キャッシュ・ラインをライ
ト・バックすることしかできない。ホストは通常、RET_O
NLYクライアント・オプション信号を使用して全てのクラ
イアントを応答タイプのトランザクションに制限するこ
ともできる。従って、不可分所有者がある時、その不可
分所有者に関する有効なクライアント・オプション信号
はANY_TRANSであり、他の全てのクライアントのに関す
る有効なクライアント・オプション信号はRET_ONLYであ
る。ATOMICクライアント・オプション信号が、必ずしも
本発明に必要なものではないことが理解されよう。

【００４７】SHAR_RTNクライアント・オプション信号
は、各モジュールがキャッシュ・メモリを有するシステ
ムのコヒーレンシ技法に関連するある種の実施態様で使
用される。各クライアント・モジュール(プロセッサ・モ
ジュールと入出力モジュールの両方)がキャッシュ・メモ
リを有し、メモリ制御装置14が、１つ、又は複数のキャ
ッシュ・メモリに記憶される可能性のあるデータの読み
取り、又は書き込みを含むコヒーレント・トランザクシ
ョンを統合することができ、それにより、プロセッサに
よって最も新しいデータが使用されるようにする信号を
直接、メモリ制御装置14に送るための少なくとも１つの
コヒーレント・トランザクション信号の送信ライン(即
ち、COHライン)を制御する。プロセッサ・モジュール20、
22、24、及び26はそれぞれ、COHライン42、44、46、及び48を
制御する。入出力モジュール16はCOHライン50及び52を
制御する。入出力モジュール18はCOHライン54及び56を
制御する。SHAR_RTN信号は、メイン・メモリ制御装置に
共用状況を有するデータがリターンされることを示す。

【００４８】次に、上述の予測型フロー制御機構の説明
に移ると、主要な３組のトランザクション待ち行列が、
典型的なトランザクション速度を扱うために使用され
る。メイン・メモリ制御装置14は、各待ち行列の満杯/空
き状況を監視し、待ち行列がオーバフローするのを防ぐ
クライアント・オプション信号を発行する。コンピュー
タ・システム10で使用されるこの３つのタイプの待ち行
列を以下で説明し、次に、メイン・メモリ制御装置14が
これらの待ち行列の満杯/空き状況の記録を保持するた
めの手段を説明する。最後に、適当なクライアント・オ
プション信号を生成するためのこの情報の使用方法を説
明する。

【００４９】ここでは、３つのタイプの待ち行列を説明
する。第１に、各入出力(I/O)モジュールは入出力待ち
行列を有し、これはバス12から入出力モジュールに向け
られたトランザクションを入出力装置、又は入出力バス
に送るために保持する。入出力装置に向けられたプロセ
ッサの読み取り、及び書き込みは、入出力バス、及び/
又は入出力装置上でトランザクションが処理されるま
で、入出力待ち行列内で待機する。このような待ち行列
は一般に、トランザクションがバス12上で送られる速度
で扱う必要がある。通常、バス12は60-120MHzの周波数
を有し、入出力バスは20MHzより低い周波数を有する。
従って、トランザクションは、それらが入出力バス、又
は入出力装置によって処理されるよりずっと速い速度で
入出力モジュールに送ることができる。

【００５０】第２に、メイン・メモリ制御装置14は、メ
イン・メモリ読み取り、及びメイン・メモリ書き込みトラ
ンザクションを保持するための１つ又は複数のメモリ待
ち行列を有する。このようなメモリ関連トランザクショ
ンは、読み取り、又は書き込みがメモリ内で実行される
までメモリ待ち行列内に記憶される。読み取りと書き込
みに別々の待ち行列を使用することが好ましい。コヒー
レンシ検査が完了するまでコヒーレント読み取り、又は
コヒーレント書き込みは実行できない。

【００５１】最後に、プロセッサ・モジュールと入出力
モジュールの両方を含む、キャッシュ・メモリを有する
各モジュールは、コヒーレント・トランザクションを先
入れ先出し(FIFO)順で記憶するためのキャッシュ・コヒ
ーレンシ待ち行列を有する。コヒーレント・トランザク
ションは、要求されたデータが他のキャッシュにあるか
どうかを調べ、又はキャッシュが最新のものかどうかを
検証するために、他のキャッシュを検査することが必要
になる全てのトランザクション(読み取り等)である。そ
のようなトランザクションは、バス12上で開始されたト
ランザクションのアドレス・サイクルの間に送られる信
号によって示される。キャッシュ・メモリを有する各モ
ジュールは、バスを監視し、本明細書ではCCC待ち行列
と呼ぶ、各モジュールのキャッシュ・コヒーレンシ待ち
行列にコヒーレント・トランザクションをロードする。
コヒーレント・トランザクションは、特定のモジュール
がそのキャッシュを検査し、そのコヒーレンシ検査の結
果をメイン・メモリ制御装置14に報告するまで、前記モ
ジュールのCCC待ち行列内で待機する。好的実施態様で
は、メイン・メモリ制御装置14は、読み取りトランザク
ションが発行された直後にメイン・メモリの読み取りを
開始する。メイン・メモリ制御装置14は、全てのモジュ
ールによってコヒーレンシ検査の結果が報告されるまで
待機し、次に、コヒーレント・トランザクションに応答
する。そのデータの専用ダーティ・コピーを有するクラ
イアント・モジュールがない場合、メイン・メモリ制御装
置14はメイン・メモリからデータを供給する。前記クラ
イアント・モジュールがある場合、専用ダーティ・コピー
を有するクライアント・モジュールがデータを供給し、
メイン・メモリ制御装置14がその新しいデータ値でメイ
ン・メモリを更新する。好的実施態様では、コヒーレン
シ応答は、トランザクションに対する応答に、明らかな
遅延がないほど迅速にメイン・メモリ制御装置14によっ
て受け取られる。

【００５２】メイン・メモリ制御装置14は、メモリ待ち
行列、CCC待ち行列、及び入出力待ち行列の全ての待ち
行列の現在の満杯/空き状況に関する情報を受け取り、
処理するための中央位置として働く。以下でより詳細に
説明するように、各待ち行列のタイプを記録するために
異なる手順が使用される。

【００５３】内部メイン・メモリ待ち行列に関しては、
メイン・メモリ制御装置14は、そのメモリ待ち行列がど
れだけ満たされているかの記録を内部に保持する。これ
は、任意の従来の方法で行うことができる。

【００５４】入出力待ち行列に関しては、各入出力モジ
ュールがその入出力待ち行列の状況をメイン・メモリ制
御装置14に報告する。入出力モジュールは、それ自体の
入出力待ち行列を監視し、前記入出力待ち行列が満杯に
近づくと、このために用意されたSTOP_IO信号をメイン・
メモリ制御装置14に対して示す。待ち行列内の残りの項
目が全て新しいトランザクションで満たされる可能性が
あり、ほぼ、該当するトランザクションのタイプの発行
停止を全てのモジュールに通知するのに必要な時間内
に、その待ち行列をターゲットとして最大許容発行速度
でそのトランザクションが発行された場合、待ち行列は
満杯に近づく。

【００５５】CCC待ち行列に関しては、メイン・メモリ制
御装置14は、バス上で発行されたコヒーレント・トラン
ザクションの数を検出し、各モジュールがいくつのコヒ
ーレント・トランザクションに応答したかという記録を
保持し、それによって各モジュールのCCC待ち行列の満
杯の状況を間接的に監視する。より具体的には、メイン
・メモリ制御装置14は、全てのコヒーレント・トランザク
ションを、それが発行された時に受け取る。又、上述の
ように、キャッシュを有する各モジュールは、各コヒー
レント・トランザクションを受け取り、受け取ったコヒ
ーレント・トランザクションに関するモジュールのキャ
ッシュ・コヒーレンシ検査の結果をメイン・メモリ制御装
置14に送る。この応答は、各モジュールからメイン・メ
モリ制御装置14に用意されたバスであるCOHライン42な
いし56上でメイン・メモリ制御装置14に送られる。従っ
て、メイン・メモリ制御装置14は、モジュールから受け
取ったキャッシュ・コヒーレンシ応答を、発行されたコ
ヒーレント・トランザクションの数と比較することによ
って、モジュールのCCC待ち行列に残っているコヒーレ
ント・トランザクションの数を判定することができる。

【００５６】このプロセスは、「スコアボード」上で行わ
れるものとみなすことができる。コヒーレント・トラン
ザクションは、発行されると、このボード上に置かれ、
そのトランザクションが各モジュールのCCC待ち行列に
あることを示す。メイン・メモリ制御装置は、そのよう
なトランザクションがあるかどうかに関してバスを監視
する。メイン・メモリ制御装置14は、COHライン上の各モ
ジュールからコヒーレンシ応答を受け取ると、モジュー
ルの応答を記録し、そのモジュールによって処理される
べき次のCCC要求にポインタを移動し、そのモジュール
のCCC待ち行列にあるものとしてリストされているトラ
ンザクションの数を１だけ減ずる。メイン・メモリ制御
装置14は又、所与のコヒーレント・トランザクションに
関する全てのコヒーレンシ応答を受け取った時間も知っ
ているので、そのコヒーレント・トランザクションに応
答する時間、及び方法を知っている。

【００５７】本明細書の開示に基づいて、スコアボード
の代わりに、各モジュールが、STOP_IOに類似している
が、CCC待ち行列が満杯に近づいていることを示す、用
意された信号をメイン・メモリ制御装置14に対して示せ
ることが当業者によって認識されよう。しかし、このス
コアボードのアプローチは、コヒーレンシ技法のために
既に送られているコヒーレンシ応答を使用するので、ハ
ードウェアの面からより効率的である。

【００５８】メイン・メモリ制御装置14は、様々な待ち
行列の状態に基づいて、CLIENT_OPバスを使用し、待ち
行列の過負荷となる全てのトランザクションの発行を防
ぐ。バス12の調停に関して上述したように、メイン・メ
モリ制御装置14は、ホスト・モジュールとして働き、ど
んなタイプのトランザクションが安全に開始できるのか
を示す信号をCLIENT_OPバス上の他の全てのモジュール
に送る。モジュールがバスの調停に勝利すると、調停状
態の間にCLIENT_OPバス上でどんな符号が駆動されたか
を検査し、調停の勝利者がどんなトランザクション(又
はリターン)を開始できるかを調べる。使用可能なCLIEN
T_OP信号は上記の表１に要約してある。

【００５９】フロー制御に直接関係するクライアント・
オプション信号は、ANY_TRANS、NO_IO、RET_ONLY、及びNON
E_ALLOWEDである。全ての待ち行列に十分な余裕があ
り、メイン・メモリ制御装置14がバス制御の獲得を試み
ていない場合、メイン・メモリ制御装置14は、全てのタ
イプのトランザクションが発行できることを示すANY_TR
ANSの符号を駆動する。入出力モジュールのどれかがそ
のSTOP_IO信号を示している場合、メイン・メモリ制御装
置14は、少なくとも１つの入出力待ち行列が満杯に近い
ことを知り、入出力トランザクションを除く全てのトラ
ンザクションが発行できることを示すNO_IOの符号を駆
動する。

【００６０】メイン・メモリ制御装置14が、１つ、又は
複数のCCC待ち行列が満杯に近い、又はそれ自体のメモ
リ待ち行列が、新しい読み取りトランザクションを扱う
ことができなくなったことを検出した場合、調停の勝利
者だけが、以前のトランザクションに対する応答を発行
するか、又は専用ダーティ・キャッシュ・ラインのライト
・バックのを実行が許可されることを示すRET_ONLYの符
号を駆動する。更に、新しい入出力トランザクションが
許可されない。

【００６１】メイン・メモリ制御装置14が、それ自体の
メモリ待ち行列がどんな新しい書き込みトランザクショ
ンも扱うことができないことを検出した場合、NONE_ALL
OWEDを駆動して、新しいトランザクションの開始を禁止
する。新しいトランザクションが許可されないので、全
ての待ち行列はオーバフローを発生させることはない。
内部メモリ処理は最終的に、メモリ待ち行列を解放し、
キャッシュ・コヒーレンシ検査は最終的に、CCC待ち行列
を解放し、従ってより制限の少ないCLIENT_OPの符号が
発行されうる。

【００６２】次に、図２を参照して、本発明によるフロ
ー制御機構を有するコンピュータ・システムの動作を詳
細に説明する。図２は、コンピュータ・システム10、及
び図１に関して説明した要素に機能的に対応する、コン
ピュータ・システム100の主要な要素を示している。コン
ピュータ・システム100は、バス112、メイン・メモリ115
に接続されたメイン・メモリ制御装置114、入出力モジュ
ール116、プロセッサ・モジュール120、CLIENT_OPライン
140、コヒーレンシ「COH」ライン142、152、及びSTOP_IO
ライン158を備えている。これらの要素はそれぞれ、図
１に関して説明した、バス12、メイン・メモリ制御装置1
4、入出力モジュール16、プロセッサ・モジュール20、CL
IENT_OPライン40、COHライン42、52、及びSTOP_IOライ
ン58に対応している。図１に関して説明した、これらの
要素の態様、及びそれらの相互関係はここでは繰り返さ
ない。

【００６３】説明を明確にするために、図２には、１つ
のプロセッサ・モジュールと１つの入出力モジュールし
か示していない。好的実施態様では、モジュール120と
同じ追加プロセッサ・モジュール、及びモジュール116と
同じ追加入出力モジュールが、図１に示した方法でバス
112に接続されることが理解されよう。

【００６４】コンピュータ・システム100は、図１に関し
て説明したこれらの要素の他に、入出力モジュール116
に従来の方法で接続された入出力バス160を含む。入出
力モジュール116は、入出力待ち行列162、CCC待ち行列1
64、及びメモリ・キャッシュ166も含む。加えてプロセッ
サ・モジュール120は、CCC待ち行列168とメモリ・キャッ
シュ170を含む。メイン・メモリ制御装置114は、調停プ
ロセッサ172、メモリ読み取り待ち行列174、メモリ書き
込み待ち行列176、及びスコアボード178を含む。図示し
ていないプロセッサ・モジュール、及び入出力モジュー
ルはそれぞれ、プロセッサ・モジュール120、及び入出力
モジュール116の要素と同じ要素を含むことが分かる。

【００６５】動作時に、入出力モジュール、又はプロセ
ッサ・モジュールによって発行されたコヒーレント・トラ
ンザクションはバス112上に送られる。このコヒーレン
ト・トランザクションは、各モジュールによって検出さ
れ、各クライアント・モジュールのCCC待ち行列内とスコ
アボード178上に置かれる。CCC待ち行列164、及び168に
FIFO順で記憶されたコヒーレント・トランザクションは
それぞれ、メモリ・キャッシュ166、及び170と突き合わ
せて検査され、その結果がそれぞれライン152、及び142
でメイン・メモリ制御装置114に報告される。結果は、全
てのモジュールが当該のトランザクションに関して報告
するまでスコアボード上に記憶される。メイン・メモリ
制御装置114は、ライン152、及び142で応答されたコヒ
ーレント・トランザクションの数を、スコアボード178内
にリストされたコヒーレント・トランザクションの数と
比較して、CCC待ち行列164、及び168の満杯/空き状況を
判定する。

【００６６】例えば、バス112上で発行されたコヒーレ
ント・メモリ読み取りは、モジュール116、及び120によ
って検出され、コヒーレンシ検査のために前記モジュー
ルのCCC待ち行列内に置かれる。どのモジュールにもデ
ータの専用ダーティ・コピーがないことを示すコヒーレ
ンシ検査の結果が、メイン・メモリ制御装置114に報告さ
れる。全てのモジュールが報告し終わると、メイン・メ
モリ制御装置114は、要求モジュールにデータを提供
し、各モジュールがそのコヒーレント・トランザクショ
ンに応答したことをスコアボード上に示し、スコアボー
ドのこのラインを着信トランザクションによって自由に
使用できるものとしてマークする。

【００６７】入出力装置への書き込みを行うような入出
力トランザクションは、入出力待ち行列162を介して入
出力バス160に送られる。入出力モジュール116は、入出
力待ち行列162の状況を監視し、入出力待ち行列162が満
杯に近づくと、この情報をライン158でメイン・メモリ制
御装置114に報告する。例えば、プロセッサ・モジュール
が入出力モジュール116にデータを書き込むことでビジ
ー状態である場合、待ち行列162がトランザクションで
満杯になり、STOP_IO信号が発行されることがある。メ
イン・メモリ制御装置114は、NO_IOクライアント・オプシ
ョン信号を発行する。

【００６８】メイン・メモリ制御装置114は、それ自体の
メモリ待ち行列、即ち待ち行列174、及び待ち行列176の
状況も監視する。待ち行列174、及び待ち行列176はメモ
リ読み取り待ち行列、及びメモリ書き込み待ち行列であ
ることが好ましい。従って、メイン・メモリ制御装置114
は、他の場合にはオーバフローする可能性があるコンピ
ュータ・システム100内の全ての待ち行列の満杯/空き状
況に関する情報を有している。メイン・メモリ制御装置
は、そのメモリ待ち行列が満杯に近づいていることを検
出した場合、NONE_ALLOWEDクライアント・オプション信
号を発行する。以前に発行されたメモリに対するトラン
ザクションが処理されるにつれて、メモリ待ち行列は空
になっていき、より制限のないクライアント・オプショ
ン信号を発行することができる。

【００６９】より一般的に言うと、メイン・メモリ制御
装置114内のプロセッサ172は、メイン・メモリ制御装置1
14が使用可能な、全ての待ち行列の満杯/空き状況に関
する情報に基づき、次の有効サイクル内で、どの待ち行
列もオーバフローさせずに、どんなタイプのトランザク
ションが発行されうるかを判定する。上述のように、プ
ロセッサ172は、次の有効なバス・サイクルの間に、どの
待ち行列もオーバフローさせないトランザクションのみ
が許可されるように、どのクライアント・オプション信
号が発行されるべきかを判定する。上述のように、調停
の勝利者は、クライアント・オプション信号によって許
可されたトランザクションのみを発行する。従って、ど
んなトランザクションも中断させる必要がなく、モジュ
ール間のハンドシェイクは必要とされない。

【００７０】例えば、入出力待ち行列162が満杯に近づ
きつつあると仮定する。入出力モジュール116はデータ
を受け取るためにビジー状態である。入出力装置への他
の書き込みがバス112で入出力モジュール116に送られ、
入出力待ち行列162に置かれる。入出力モジュール116
は、待ち行列162が満杯に近づいたことを検出すると、
メイン・メモリ制御装置114にSTOP_IO信号を送る。入出
力待ち行列162は、メイン・メモリ制御装置114がSTOP_IO
信号に応答してNO_IOクライアント・オプション信号を駆
動するまで、数サイクルにわたってトランザクションを
受け取り続ける。次のバスの所有者は、NO_IOクライア
ント・オプション信号に基づいて、入出力装置に対して
どんなトランザクションも駆動しない。

【００７１】更に例を挙げると、メイン・メモリ制御装
置114は１つ、又は複数のコヒーレンシ待ち行列が満杯
に近づきつつあることを(メイン・メモリ制御装置自体の
スコアボードを使用して)検出することができる。メイ
ン・メモリ制御装置114は、RET_ONLYクライアント・オプ
ション信号を駆動する。バスの所有者は追加のコヒーレ
ント・トランザクションを駆動しない。しかし、データ
のリターン、及びコヒーレンシ検査の応答は許可され
る。従って、CCC待ち行列は最終的に空になっていき、
より制限のないクライアント・オプション信号が発行さ
れる。

【００７２】「バス」及び「ライン」の語は共に、この詳細
な説明では、上記でより詳細に説明した様々な１つ、又
は複数の電気的経路の組を示すために使用してきた。当
業者には、「バス」及び「ライン」の語が相互に排他的なも
のでも、その他の点でそれら自体を制限するものでもな
いことが理解されよう。例えば、「LONG_TRANSバス」の語
を使用してきたが、LONG_TRANSバスが従来の共用ライ
ン、即ち、複数のモジュールによって信号を送ることの
できる単一の電気的経路から成ることは明らかである。
同様に、「CLIENT_OPバス」及び「CLIENT_OPライン」の語
は、上記でより詳細に説明したように、ホストだけによ
って駆動される１組のハードウェア・ラインを示すため
に交換可能に使用されてきた。

【００７３】当業者には、前記の説明、及び添付図面か
ら、本発明に対する様々な修正が可能なことが明らかに
なろう。従って、本発明は、特許請求の範囲によっての
み制限されるべきものである。

【００７４】以下に本発明の実施態様を列挙する。

【００７５】１． データ処理システムにおいて、物理
的に異なる位置の間で情報を送るための複数の信号導体
を有するバスと、前記バスに接続された複数のモジュー
ルであって、前記モジュールがそれぞれ他のモジュー
ル、又は前記モジュール自体によって実行されるべきト
ランザクションを指定する情報を送り、かつ受け取るた
めの手段を備え、更に前記モジュールによって受け取ら
れた前記トランザクションを指定する情報を、前記モジ
ュールによって処理できるように記憶するための待ち行
列を備える前記複数のモジュールと、前記バス上で送ら
れる前記トランザクションのタイプを制限するための手
段と、前記モジュールのうち１つの待ち行列が所定の容
量より小さい空き空間を有することを判定し、前記待ち
行列内の空間を必要とするトランザクションが発行され
るのを防ぐように前記バス上で送られるトランザクショ
ンをバス制御装置に制限させるための手段を含むバス制
御装置とを備えることを特徴とするデータ処理システ
ム。

【００７６】２． 前記モジュールの少なくとも１つが
更に、メモリと、前記メモリ内の指定されたワードの存
在と前記ワードの状況の検査を必要とするコヒーレント
・トランザクションを前記バス上で検出し、前記モジュ
ール内に含まれる前記待ち行列内に前記検査を指定する
情報を記憶させるための手段と、前記コヒーレント送信
において指定された前記データ・ワードの存在及び状況
に関して前記メモリを検査するための手段と、前記検査
手段によって最後に実行された前記検査の結果を示す信
号を送るための手段とを備え、前記判定手段が更に、前
記検査を実行する前記各モジュールから送られた前記信
号を受け取るための手段を備えることを特徴とする項番
１に記載のデータ処理システム。

【００７７】３． 前記モジュールの少なくとも１つ
が、前記モジュール内の前記待ち行列内の空間の容量を
判定するための手段と、判定された前記の空間の容量が
所定の容量より小さいことを示す信号を生成し、前記バ
ス制御装置に送るための手段とを備えることを特徴とす
る項番１に記載のデータ処理システム。

【００７８】４． 更に、前記メイン・メモリによる応
答を必要とする命令を記憶するための待ち行列を含むメ
イン・メモリを備え、前記判定手段が更に、コヒーレン
ト・トランザクション情報を記憶する前記各待ち行列内
の各スロットごとに１つの位置を有するバッファを備え
ることを特徴とする項番１に記載のデータ処理システ
ム。

【００７９】

【発明の効果】本発明によって、不必要な遅延、不必要
な設計上の複雑さをシステムに課すことなく、即時に全
てを処理できない複数トランザクションを扱うコンピュ
ータ・システムのフロー制御機構、及びハンドシェイク
信号、又はビジー-中断信号を使用する必要のないコン
ピュータ・システムのためのフロー制御機構が提供され
る。

【図面の簡単な説明】

【図１】本発明によるフロー制御機構と共に使用するた
めのコンピュータ・システムの一実施例を示すブロック
図である。

【図２】本発明によるフロー制御機構と共に使用するた
めのコンピュータ・システム構成要素、及び待ち行列を
示すブロック図である。

【符号の説明】

100 コンピュータ・システム 112 バス 114 メイン・メモリ制御装置 115 メイン・メモリ 116 入出力モジュール 142、152 コヒーレンシ「COH」ライン 162 入出力待ち行列 164、168 CCC待ち行列 166 メモリ・キャッシュ 170 メモリ・キャッシュ 174 メモリ読み取り待ち行列 176 メモリ書き込み待ち行列 178 スコアボード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウイリアム・アール・ブライグ アメリカ合衆国カリフォルニア州95070サ ラトガ，ペレゴ・ウエイ・18630 (72)発明者 クレーグ・アール・フリンク アメリカ合衆国マサチューセッツ州01824 チェムスフォード，ムーア・ストリート・ 53 (72)発明者 トーマス・アール・ホッチキス アメリカ合衆国マサチューセッツ州01450 グロートン，タウンゼンド・ロード・907 (72)発明者 ロバート・ディー・オーディニール アメリカ合衆国カリフォルニア州95661ホ ーセヴィレ，タマラック・コート・1001 (72)発明者 ジェイムズ・ビー・ウイリアムズ アメリカ合衆国マサチューセッツ州01852 ローウエル，ホーリールード・アヴェニュ ー・74 (72)発明者 ジョン・エル・ウッド アメリカ合衆国ニューハンプシャー州 03867ロチェスター，フィールドストー ン・ヴィレッジ・84

Claims (1)

【特許請求の範囲】
1. 【請求項１】データ処理システムにおいて、 物理的に異なる位置の間で情報を送るための複数の信号
   導体を有するバスと、 前記バスに接続された複数のモジュールであって、前記
   モジュールがそれぞれ他のモジュール、又は前記モジュ
   ール自体によって実行されるべきトランザクションを指
   定する情報を送り、かつ受け取るための手段を備え、更
   に前記モジュールによって受け取られた前記トランザク
   ションを指定する情報を、前記モジュールによって処理
   できるように記憶するための待ち行列を備える前記複数
   のモジュールと、 前記バス上で送られる前記トランザクションのタイプを
   制限するための手段と、前記モジュールのうち１つの待
   ち行列が所定の容量より小さい空き空間を有することを
   判定し、前記待ち行列内の空間を必要とするトランザク
   ションが発行されるのを防ぐように前記バス上で送られ
   るトランザクションをバス制御装置に制限させるための
   手段を含むバス制御装置とを備えることを特徴とするデ
   ータ処理システム。