JPH07307631A

JPH07307631A - 自動出力制御装置

Info

Publication number: JPH07307631A
Application number: JP12061494A
Authority: JP
Inventors: Manabu Shibata; 学柴田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-05-10
Filing date: 1994-05-10
Publication date: 1995-11-21

Abstract

(57)【要約】（修正有）【目的】無線通信機器などに用いられる自動出力制御
（ＡＰＣ：Automatic Power Control)装置に関し、バー
スト信号の立上りに高速に応答して自動出力制御を行
え、さらに立上り後の安定時には入力信号の揺らぎ等に
対しても安定な出力信号レベルを保てるようにする。【構成】制御値に応じて出力パワー調整する出力制御機
構４１と、その出力信号の大きさを検出する検出手段４
２と、検出した出力信号に重み付けをする第１手段４３
と、過去の出力信号系列の平均値を保持する保持手段４
４と、この平均値に重み付けをする第２手段４５と、第
１、第２手段４３、４５の出力信号から新たな平均値を
算出する算出手段４６と、この算出した平均値に基づい
て出力制御機構４１に与える制御値を生成する制御値生
成手段４７とを備え、バーストの開始時に第１手段４３
の重み付け量を大きく、第２手段４５の重み付け量を小
さくし、時間経過とともにその比率を変えていくよう構
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は無線通信機器などに用い
られる自動出力制御（ＡＰＣ：Automatic Power Contro
l)装置に関するものである。ＴＤＭＡ方式の移動通信端
末などのようなバースト出力を行う無線通信機器におい
ては、バースト出力を行う際、その出力は一定レベル
で、なおかつ変調精度が良いことが要求され、また、機
器として小型、低消費電力、低コストなものが要求され
る。これに伴い、自動出力制御装置は高精度、高安定
度、小型化、調整の容易さが必要とされる。

【０００２】

【従来の技術】従来の自動出力制御装置の構成を図３に
示す。図中、７１は信号源、７２は入力信号のパワーレ
ベルを制御して出力する制御機構、７３は所定の基準値
を保持する比較基準記憶回路、７４は比較基準記憶回路
７３の基準値を設定・変更する基準調整回路、７８は制
御機構７２の出力信号を検波してその振幅値を出力する
検波部、７９は検波部７８で検波した出力信号の振幅値
を処理に適当な大きさに調整する振幅リファレンス調整
部、７７は振幅リファレンス調整部７９の出力信号を積
分（平均化）する積分回路、７５は積分回路７７からの
積分出力と比較基準記憶回路７３からの基準値とを比較
してその差分あるいは大小の関係などの比較結果を出力
する比較器、７６は比較器７５からの比較結果を積分
（平均化）して制御機構７２に制御信号として送る積分
回路である。

【０００３】この従来の自動出力制御装置では、制御機
構７２の出力信号を、検波部７８によりエンベロープ検
波して高周波成分を除いて振幅成分を抽出し、さらに振
幅リファレンス調整部７９で振幅値を適当な大きさに調
整した後に、ノイズ成分やエンベロープの揺らぎ成分を
除去するために積分回路７７に通す。積分回路７７によ
り滑らかになった振幅信号は比較器７５により比較基準
記憶回路７３からの基準値と比較され、その差分あるい
は大小を比較結果とし、この比較結果をさらに積分回路
７６に通すことによって主信号の変調精度等に影響が出
ない程度までエンベロープの揺らぎを抑える。この積分
回路７６から出た出力信号を制御機構７２に制御信号と
して加えることにより出力レベルが一定になる。このよ
うにフィードバックループを構成することで、出力レベ
ルが一定になるよう調整している。

【０００４】

【発明が解決しようとする課題】従来の自動出力制御装
置では、フィードバックループの内部にエンベロープの
揺らぎを除去するための積分回路７７、７６が入ってお
り、この積分回路の存在によりフィードバックループ自
身にて信号伝達に時間の遅れが生じる。このため、バー
スト信号が入力されたときには、バーストの立上りにお
いては、その急速な立上りのレベル変化にフィードバッ
クループが追従できずに応答ができない。あるいは、そ
の時間の遅れ分だけ初期値によっては逆の制御がかか
り、正常なレベルを出力できないという欠点がある。

【０００５】このため積分回路を取り除く方法も考えら
れるが、この場合、出力信号のエンベロープの瞬間的な
揺らぎなどに対してもフィードバックループが作動して
しまうため安定度が低下し、変調精度の劣化を生じると
いう問題が生じていた。

【０００６】また、積分回路を持つ場合においても、初
期値をある程度調整したものでは、擬似的に応答ができ
ない時間でのレベルは正常に見えるが、やはり応答がで
きていないため、温度等の変動あるいは周波数によるば
らつき調整の精度により誤差が大きくなる。この誤差が
生じている場合、ループゲインによっては制御が上限側
または下限側にへばりつき、大きな誤差となって表れる
場合があるという問題を生じていた。

【０００７】本発明は上述の諸問題点に鑑みてなされた
ものであり、その目的とするところは、バースト信号の
立上りに高速に応答して自動出力制御を行え、さらに立
上り後の安定時には入力信号の揺らぎ等に対しても安定
な出力信号レベルを保てる自動出力制御装置を提供する
ことにある。

【０００８】

【課題を解決するための手段】図１は本発明にかかる原
理説明図である。上述の課題を解決するために、本発明
においては、一つの形態として、制御値に応じて入力信
号のパワーを調整して出力する出力制御機構４１と、出
力制御機構４１の出力信号の大きさを検出する検出手段
４２と、検出手段４２で検出した出力信号に重み付けを
する第１の重み付け手段４３と、過去の出力信号系列の
平均値を保持する保持手段４４と、保持手段４４に保持
した過去の出力信号の時系列の平均値に重み付けをする
第２の重み付け手段４５と、第１、第２の重み付け手段
４３、４５の出力信号から出力信号の時系列の平均値を
算出して保持手段４４に送る算出手段４６と、算出手段
４４で算出した平均値に基づいて出力制御機構４１の出
力パワーが一定となるように出力制御機構４１に与える
制御値を生成する制御値生成手段４７とを備え、第１、
第２の重み付け手段４３、４５は、出力制御機構４１へ
のバースト入力に対して、バーストの開始時に第１の重
み付け手段４３の重み付け量を大きく、第２の重み付け
手段４５の重み付け量を小さくし、それからの時間の経
過とともに次第に第１の重み付け手段４３の重み付け量
を小さく、第２の重み付け手段４４の重み付け量を大き
くするように構成した自動出力制御装置が提供される。

【０００９】また、本発明においては、他の形態とし
て、制御値に応じて入力信号のパワーを調整して出力す
る出力制御機構と、この出力制御機構の出力信号の大き
さを検出する検出手段と、この検出手段で検出した出力
信号の平均値を、バーストの立上り時は入力信号に高速
に、立上り後は緩やかに追随して算出するフィルタ手段
と、このフィルタ手段で算出した平均値に基づいて出力
制御機構の出力パワーが一定となるように出力制御機構
に与える制御値を生成する制御値生成手段とを備えた自
動出力制御装置が提供される。

【００１０】上述の自動出力制御装置において、制御値
生成手段は、比較基準値を保持する基準値保持手段と、
算出手段で算出した平均値と基準値保持手段の基準値と
を比較してその比較結果値を出力する比較手段と、この
比較結果値対応に出力制御機構の出力パワーが一定に収
束するような制御値を記憶して置き比較手段からの比較
結果値に対応して読み出された制御値を出力制御機構に
送る制御値記憶手段とで構成することができる。

【００１１】また、上述の自動出力制御装置において、
比較手段は算出手段で算出した平均値と基準値保持手段
の基準値とを比較してその差分値を出力するように構成
し、制御値記憶手段には比較手段からの差分値対応に出
力制御機構の出力パワーが所望の目的値になるような制
御値を記憶して置き、比較手段からの差分値に対応して
該制御値記憶手段から制御値を読み出して出力制御機構
の出力信号の大きさを目的値に高速に収束させるように
構成することができる。

【００１２】また、上述の自動出力制御装置において、
比較手段は算出手段で算出した平均値と基準値保持手段
の基準値とを比較してその差分値を出力するように構成
し、差分値が通常の動作範囲外となったことによりバー
スト開始時などの第１、第２の重み付け手段の重み付け
量の調整のタイミングを判別するように構成することが
できる。

【００１３】また、上述の自動出力制御装置において、
制御値生成手段は少なくとも信号周波数または機器温度
を含む条件に対応して制御値を生成できるように構成
し、稼働時にはその条件対応に制御値を読み出して該出
力制御機構を制御するように構成することができる。

【００１４】また、上述の自動出力制御装置において、
第１、第２の重み付け手段の重み付け量の初期値と最終
値および移行速度を外部から任意に設定する重み付け情
報設定手段を備えることができる。

【００１５】また上述の自動出力制御装置において、制
御値記憶手段に制御値データを書き込むための書込み制
御手段を内蔵するよう構成することができる。

【００１６】

【作用】本発明の自動出力制御装置においては、第１、
第２の重み付け手段４３、４５は、出力制御機構４１へ
のバースト入力に対して、バーストの開始時に第１の重
み付け手段４３の重み付け量を大きく、第２の重み付け
手段４５の重み付け量を小さくし、それからの時間の経
過とともに次第に第１の重み付け手段４３の重み付け量
を小さく、第２の重み付け手段４４の重み付け量を大き
くする。これにより、バーストの開始時には算出手段４
６により入力信号に高速に追随してその平均値が算出さ
れて、その値に対応して制御値生成手段４７から制御値
が出力制御機構４１に送られてその出力信号レベルが目
的値に高速に収束される。一方、バースト立上り後の時
間経過と共に平均値算出において過去の信号の時系列が
支配的になって入力信号のノイズ的な変動等に対しても
自動出力制御の動作が安定的になる。

【００１７】上述の動作は、入力信号の時系列に対する
平均値の算出に、バーストの立上り時に入力信号に高速
に、立上り後は緩やかに追随して算出する各種のフィル
タ手段を用いても実現できる。

【００１８】また制御値生成手段を、上述の基準値保持
手段と比較手段と制御値記憶手段とで構成すると、基準
値保持手段の基準値を変更することで出力制御機構の出
力信号のレベルを任意の大きさに容易に変えることがで
きる。

【００１９】また、比較手段が出力した差分値（大き
さ）に対応して、制御値記憶手段に出力制御機構の出力
パワーが所望の目的値になるような制御値を記憶して置
けば、比較手段からの差分値に対応して出力制御機構の
出力信号の大きさを目的値に即座に収束させることが可
能になる。

【００２０】また、この比較手段の差分値が通常の動作
範囲外となったことにより、バースト開始時などの第
１、第２の重み付け手段の重み付け量の調整のタイミン
グを判別することができる。

【００２１】また、制御値生成手段を信号周波数または
機器温度などを含む条件に対応して制御値を生成できる
ように構成しておけば、稼働時にはその条件対応に制御
値を読み出して出力制御機構を制御することができ、そ
れらの条件の違いによる誤差を抑圧することができる。

【００２２】また、重み付け情報設定手段を備えること
により第１、第２の重み付け手段の重み付け量の初期値
と最終値および移行速度を外部から任意に設定すること
ができ、それにより各種の入力信号に適した制御が容易
に可能となる。

【００２３】また、制御値記憶手段に制御値データを書
き込むための書込み制御手段を内蔵するよう構成するこ
とができ、これにより、必要に応じ適宜に制御値を更新
でき、精度の高い制御が可能となる。

【００２４】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としての自動出力制御
装置の構成が示される。図中、１は信号源であり、信号
源１からの信号は増幅器２、電圧制御アッテネータ３を
経て出力信号として出力される。ここで、増幅器２と電
圧制御アッテネータ３は信号源１からの出力信号のパワ
ーレベルを調整する調整機構として動作する。

【００２５】電圧制御アッテネータ３から出力された出
力信号は一部が分岐されて増幅器４を経て検波器５に入
力される。検波器５はＲＦ（高周波）帯で入力された信
号をエンベロープ検波してベースバンド信号に変換して
出力する。Ａ／Ｄ変換器６はベースバンド信号の振幅値
をＡ／Ｄ変換した後に乗算器７に入力する。

【００２６】この乗算器７は入力された振幅値に重み付
け係数を乗じて加算器９に出力する。この加算器９の出
力信号は遅延器１０と減算器１３にそれぞれ入力され
る。遅延器１０の出力信号は乗算器８に入力され、この
乗算器８で重み付け係数が乗じられてから加算器９に入
力されて、前述の乗算器７からの出力信号と加算され
る。この乗算器７、８、加算器９、遅延器１０で構成さ
れる回路は、入力信号の時系列を平均化する積分器とし
ての機能を持つ。

【００２７】比較基準用メモリ１２は比較用の基準値を
記憶するＥＥＰＲＯＭなどの書き換え可能なＲＯＭであ
る。この基準値は電圧制御アッテネータ３からの出力信
号のパワーレベルを所望値に設定するための値であり、
書込みバッファ１１を通じて外部から基準値データを与
えることで任意の大きさに設定することができる。この
比較基準用メモリ１２からの基準値は減算器１３に入力
される。

【００２８】減算器１３は上記の基準値と加算器９から
の出力信号との差分を計算する回路であり、その差分値
は制御値メモリ１４にアドレス信号として入力される。
この制御値メモリ１４は入力された差分値の大きさにそ
れぞれ対応して、その差分値に対して電圧制御アッテネ
ータ３の出力側のレベルを一定値に収束させる方向の制
御値を記憶するＥＥＰＲＯＭなどの書き換え可能なＲＯ
Ｍであり、後述するように書込み制御部２７からの切替
え信号により書込みモードと読出しモードとが切り替え
られ、書込みモードの時には減算器１３からの差分値を
アドレスとしてアッテネータ制御用データメモリ２９か
らの制御値データを記憶するよう制御される。また読出
しモードの時には、減算器１３からの差分値をアドレス
として制御値メモリ１４から読み出された制御値は、Ｄ
／Ａ変換器１５を経てアナログ信号に変換された後に電
圧制御アッテネータ３に制御電圧として入力される。

【００２９】１７は高速クロック源であり、その発生す
るクロックは変調データに対して数倍〜数十倍の速度を
持つものである。この高速クロック源１７からのクロッ
クはカウンタ１８、Ａ／Ｄ変換器６、遅延器１０等に動
作クロックとして供給される。１６は外部クロックバッ
ファ、１８はカウンタであり、カウンタ１８は動作クロ
ックの供給を高速クロック源１７から受けることも、ま
た外部クロックバッファ１６を介して外部から受けるこ
とも可能になっている。このカウンタ１８の出力は加算
器２１、減算器２３に入力される。

【００３０】２２は乗算器８が入力信号に乗算する係数
（重み付け量）を保持する係数保持部、２１は係数保持
部２２で保持する係数を算出する加算器、２４は乗算器
７が入力信号に乗算する係数（重み付け量）を保持する
係数保持部、２３は係数保持部２４で保持する係数を算
出する減算器、１９は加算器２１および減算器２３で加
減算するデータの初期値を保持するクリア時データ保持
部、２０は加算器２１および減算器２３で初期値から逐
次に加減算する定数の設定値を保持する設定値保持部、
２６は加算器２１および減算器２３の保持データをクリ
アするクリア制御部２６である。

【００３１】２７は制御値メモリ１４への制御値の書込
みなどを含む装置全体の制御を行う書込み制御部、２８
は信号源レベル制御データメモリであって信号源１の出
力レベルを制御するための信号源レベル制御データを保
持するＲＯＭ等のメモリ、２９はアッテネータ制御デー
タメモリであって電圧制御アッテネータ３の減衰量を制
御するアッテネータ制御用データ（アッテネータ制御電
圧）を保持するＲＯＭ等のメモリである。この書込み制
御部２７は、制御値メモリ１４への制御値の書込み時に
は、制御値メモリ１４に対して読出しモードから書込み
モードに切り替えてそのデータ出力を停止する制御を行
うと共に、信号源レベル制御データメモリ２８から信号
源１に対して信号源レベル制御データを送り、またアッ
テネータ制御データメモリ２９からＤ／Ａ変換器１５を
介して減算器２３に対してアッテネータ制御電圧を送る
制御を行う。

【００３２】以下、この実施例装置の動作を説明する。
信号源１から出力された変調波（ＲＦ波）は増幅器２で
増幅された後に、アナログ素子からなる電圧制御アッテ
ネータ３でレベル調整されて出力される。その出力信号
の一部は増幅器４側に分岐され、増幅器４で増幅された
後に検波器５へと送られる。検波器５では、ＲＦ入力信
号のエンベロープを検波することで高周波成分が除か
れ、ベースバンド信号のみとされた後にＡ／Ｄ変換器６
に入力されてディジタル信号となる。

【００３３】このディジタル信号は乗算器７へと送られ
る。乗算器７では入力信号に係数保持部２４の係数デー
タ（重み付け量）を乗算し、その乗算結果を加算器９へ
と送る。この加算器９は乗算器７と乗算器８の出力信号
を加算し、その加算値は遅延器１０を通して乗算器８に
入力される。この乗算器８では加算値に係数保持部２２
の係数データ（重み付け量）を乗算する。この乗算器
７、８、加算器９、遅延器１０で構成される回路は、以
下に説明するように入力信号の時系列を平均化する積分
回路として機能するものである。

【００３４】まず、係数保持部２２、２４の係数データ
について説明すると、この係数データはクリア時データ
保持部１９、設定値保持部２０、加算器２１、減算器２
３、クリア制御部２６等により次のように設定されて時
間経過と共に変化される。まず、クリア時データ保持部
１９は加算器２１での加算演算の際の初期値（この例で
は０．０００）および減算器２３での減算演算の際の初
期値（この例では１．０００）を保持し、設定値保持部
２０は加算器２１および減算器２３で順次に加減算して
いく一定の変化値（この例では０．００２）を保持す
る。

【００３５】加算器２１はカウンタ１８のカウント値が
上がる毎に初期値（０．０００）に対して設定値保持部
２０の変化値（０．００２）を加算し、その加算結果を
係数保持部２２に保持する。よって、係数保持部２２の
係数データはこの累算演算により０から０．００２ずつ
逐次に増加していく。同様に、減算器２３はカウンタ１
８のカウント値が上がる毎に初期値（１．０００）に対
して設定値保持部２０の変化値（０．００２）を減算
し、その減算結果を係数保持部２４に保持する。よっ
て、係数保持部２４の係数データは１．０００から０．
００２ずつ逐次に減少していく。このようにして、上述
の加減算により係数保持部２２、２４の係数が変化する
ことになる。すなわち上述の具体例では、カウンタ１８
の値が一つ変化すれば、係数保持部２４の係数は１．０
００から０．９９８、係数保持部２２の係数は０．００
０から０．００２となり、カウンタ１８の値が増加する
毎にこれらの係数が０．００２ずつ減少・増加されてい
く。

【００３６】さらに、クリア制御部２６により係数保持
部２２、２４の係数データはクリアされ、このクリア時
には加算器２１と減算器２３にはクリア時データ保持部
１９からの初期値が入力され、よって係数保持部２２、
２４に保持される係数も初期値（すなわち係数保持部２
２に０．０００、係数保持部２４に１．０００）とな
る。クリア時データ保持部１９で保持する初期値デー
タ、設定値保持部２０で保持する変化値は外部から任意
に設定することができる。

【００３７】このように係数保持部２２、２４の係数デ
ータが設定・変化されると、乗算器７で乗算される重み
付け量を１００％→（任意の係数）％に、また乗算器８
で乗算される重み付け量を０％→（１００−任意の係
数）％にと順次に変化させることができる。これにより
遅延器１０に置かれるデータは乗算器８の係数が０％で
ない時すなわち、ある程度時間が経過した時には、それ
までの時間に入力された信号の時系列の平均値となり、
この遅延器１０の平均値と乗算器７側からの新たな入力
信号に係数を乗じた値とを加算器９で加算することで、
更にその新たな入力信号を含めた新しい平均値が計算さ
れることになる。このときの乗算器７と８の係数の比率
によっては、乗算器７側の新たな入力信号が支配的にも
なるし、乗算器８側のそれ以前の入力信号の時系列の平
均値が支配的にもなる。

【００３８】よって、バーストの立上り時にクリア制御
部２６で係数値をクリアするようにすれば、バースト立
上り時以前における信号源１が信号を出力していない時
点でのデータを全て捨てて立上り前の情報の影響を皆無
とし、バースト立上げ直後には乗算器７側の新たな入力
信号が支配的になって加算器９の平均値を遅延の無い状
態で急速に立ち上げることができ、一方、時間の経過と
共に乗算器８側の過去の入力信号の時系列（平均値）が
支配的となって加算器９から出力される平均値が安定的
になり、定常時におけるノイズやエンベロープの揺らぎ
等に対して機器の動作の安定化が可能になる。

【００３９】この係数保持部２２、２４の係数の最終比
率、収束速度は、高速クロック源１７のクロック速度、
カウンタ１８の設定値、および設定値保持部２０での係
数の変化値にて決定することができる。これらの値は外
部から任意に設定することができ、よって種々のシステ
ムに対応するようこれらの係数を適宜設定することがで
きる。

【００４０】加算器９で計算した平均値は次に減算器１
３に入力され、ここで比較基準用メモリ１２からの基準
値との差分が計算される。計算した差分値は制御値メモ
リ１４に読出しアドレスとして入力される。この制御値
メモリ１４には後述するように、この差分の各値にそれ
ぞれ対応して電圧制御アッテネータ３の出力信号のレベ
ルが所定の一定値に収束するような電圧制御アッテネー
タ３の制御データが格納されている。よって、減算器１
３からの差分値をアドレスとして制御値メモリ１４から
この制御データが読み出され、これがＤ／Ａ変換器１５
を経てアナログ制御電圧となって電圧制御アッテネータ
３に入力され、よって電圧制御アッテネータ３の出力信
号レベルは所定の一定値に収束するよう調節される。

【００４１】以上の動作により、バースト信号の立上げ
時にはその立上げ時の変化にフィードバックループが高
速に追随して出力信号のレベルを安定化し、立上げ後の
時間の経過とともにノイズやエンベロープの揺らぎに対
して制御が引きずられないようにして動作の安定化を図
ることができる。

【００４２】次に制御値メモリ１４への制御データの書
込みについて説明する。この書込みは書込み制御部２
７、信号源レベル制御データメモリ２８、アッテネータ
制御データメモリ２９等を用いて行われる。まず、書込
み制御部２７から制御値メモリ１４に対して制御信号を
送って制御値メモリ１４を書込みモードに切り替え、制
御値メモリ１４からデータが電圧制御アッテネータ３側
に出力されないようにする。また、係数保持部２２、２
４の係数は乗算器８側の係数が支配的になるように設定
しておく。

【００４３】次に、書込み制御部２７は信号源レベル制
御データメモリ２８を通して信号源１へ信号源レベル制
御データを送り、信号源１の出力レベルが所望のレベル
となるように制御する。この状態でアッテネータ制御デ
ータメモリ２９を通して電圧制御アッテネータ３側へア
ッテネータ制御データをＤ／Ａ変換器１５でアナログ電
圧化して送る。この時の電圧制御アッテネータ３の出力
信号に対応して減算器１３では差分値が計算される。

【００４４】よって、電圧制御アッテネータ３の出力信
号レベルを実測し、その出力レベルが所望値となった時
のアッテネータ制御データ（ここではＶ₀とする）を、
その時に出力される減算器１３の差分値（ここではＤ₀
とする）を書込みアドレスにして制御値メモリ１４に書
き込む。さらにこのアッテネータ制御データ（Ｖ₀）を
中心にして上下の所定範囲（例えばＶ₀±α）で段階的
に制御データ値を変化させ、その各制御データ値に対し
て得られた減算器１３の差分値をアドレスにして対応す
る制御データ値を制御値メモリ１４に書き込んでいく。
但し、この場合、各制御データに対するアドレスの変化
方向は基準となるアドレス（Ｄ₀）を中心にして逆方向
にする。

【００４５】例えば、制御データ（Ｖ₀＋α）に対して
差分（Ｄ₀＋β）が得られたなら、その制御データ（Ｖ
₀＋α）は基準の差分（Ｄ₀）を中心に差分（Ｄ₀＋
β）を逆にした差分（Ｄ₀−β）をアドレスとして制御
値メモリ１４に書き込み、反対に、制御データ（Ｖ₀−
α）に対して差分（Ｄ₀−β）が得られたなら、その制
御データ（Ｖ₀−α）は差分（Ｄ₀＋β）をアドレスと
して制御値メモリ１４に書き込む。

【００４６】なお、上述のように減算器１３の出力信号
レベルが所望値になったことを実測してその時のアッテ
ネータ制御データを基準にして制御値メモリ１４への書
込みを行う他に、計算で所望値となるアッテネータ制御
データを求め、その値を基準にするものであってもよ
い。

【００４７】このように制御値メモリ１４にアッテネー
タ制御データを格納しておくと、通常動作時には、減算
器１３の差分値に対して、電圧制御アッテネータ３の出
力信号レベルが所望の一定に収束するように制御値メモ
リ１４から制御データが読み出されて、フィードバック
制御が行われる。

【００４８】この電圧制御アッテネータ３の制御データ
は各種条件毎にアドレスを変えて格納することができ
る。すなわち、例えば比較基準用メモリ１２の種々の基
準値毎に上述の書込み処理を行い、その各基準値対応に
制御値メモリ１４から制御データを読み出せるようにす
れば、すなわち各基準値もアドレスの一部に入れて制御
値メモリ１４から制御データを読み出されるようにすれ
ば、比較基準用メモリ１２に任意に設定した基準値に対
応して電圧制御アッテネータ３の出力信号レベルを設定
することができる。

【００４９】また、ループ外にある信号源１の出力レベ
ルを変化させることで、調整機構（増幅器２、電圧制御
アッテネータ３）の非直線性等の影響を制御値メモリ１
４の制御データ中に取り込むことができ、調整機構の誤
差を低減することが可能になる。

【００５０】また、信号源１からの信号周波数を種々に
変化させ、その各周波数毎に上述の処理を行って制御値
メモリ１４に制御データを書き込み、稼働時にはその周
波数対応に制御値メモリ１４から制御データを読み出せ
るようにすれば、信号周波数を変化させた場合にもその
信号周波数を外部から機器にデータ入力してやること
で、その信号周波数に対応した適切な自動出力制御がで
き、信号源１の信号周波数の違いに起因した誤差を抑え
ることができる。

【００５１】また、機器を種々の温度に変化させ、各温
度毎に上述の処理を行って制御値メモリ１４に制御デー
タを書き込み、稼働時に各温度対応に制御値メモリ１４
から制御データを読み出せるようにすれば、実際の稼働
時には温度検出器により機器の温度を検出してその温度
対応の制御データを読み出して電圧制御アッテネータ３
の制御を行うことで、温度変化に起因する誤差を抑える
ことができる。

【００５２】このように、制御値メモリ１４に各環境条
件下での制御データを書き込んでおくことにより、その
ループ内での誤差分を吸収し、精度のよいデータを作り
出すことができる。また、この実施例のように書込み制
御部２７、信号源レベル制御データメモリ２８、アッテ
ネータ制御データメモリ２９等の制御データの書込み機
構を装置内に内蔵させ、例えば電源オン時などの任意の
時間にこの書込み機構を作動させて制御値メモリ１４へ
の制御データの書込みを行うようにすれば、運用時の温
度変動、経年変化などによる機器の誤差を除去すること
ができる。

【００５３】本発明の実施にあたっては種々の変形形態
が可能である。例えば、上述の実施例において、減算器
１３から出力される差分値が通常の動作範囲外になった
こと、すなわち電圧制御アッテネータ３からの出力信号
レベルが大きく変動したことを検出する手段を設けて、
その検出時に乗算器７と乗算器８の係数をバースト立上
り時と同様に乗算器７側出力が支配的になるように変更
すれば、その変動した出力信号レベルを所望の目的値に
高速に収束させることが可能となる。この手法はバース
ト信号の開始を検出する手段としても利用でき、バース
ト開始のタイミングをループ内で自動的に判別してその
バーストに対して自動出力制御を行うことが可能とな
る。

【００５４】検出手段の具体的な方法としては、例えば
制御値メモリ１４のデータ中の１ビットを状態表示フラ
グとして用い、差分値が通常の動作範囲外となったアド
レスに対応するデータの状態表示フラグに“１”を立
て、書込み制御部２７でこの状態表示フラグを監視して
いて、“１”を検出した時には乗算器７と乗算器８の係
数をバースト開始時と同様になるよう変更するなどの方
法がある。

【００５５】また、上述の実施例では書込み制御部２
７、信号源レベル制御データメモリ２８、アッテネータ
制御データメモリ２９等の制御データの書込み機構を装
置内に内蔵させたが、本発明はこれに限られるものでは
なく、これらの書込み機構を装置外部に備えて製造時あ
るいは工場出荷時等に制御データを書き込むようにする
こともでき、この場合、この書込み機構分のハードウェ
ア規模の削減、コストダウン、電流削減、実装面積の削
減ができる。この書込み制御機構を内蔵するか外部に置
くからは、その機器の用途、例えば精度が必要か、コス
トを抑える必要があるかなどにより判断すればよい。

【００５６】また、制御値メモリ１４への制御データの
書込み方法も上述の実施例のものに限定されるものでは
なく、例えば各種の条件下に、減算器１３からの差分値
に対応して、その時の電圧制御アッテネータ３の出力信
号レベルを所望の目的値に一度に収束させるように制御
データ（電圧制御アッテネータ３の減衰量）を持たせれ
ば、高速に目的値への収束が可能となる。また、制御デ
ータとしては差分の他に、例えば基準値に対する大小の
情報であってもよい。

【００５７】また、上述の実施例では、比較基準用メモ
リ１２と減算器１３をそれぞれ別々の部品で構成した
が、これらをディジタル化することにより減算器１３を
テーブルに取り込み、一つの部品で構成することも可能
である。すなわち、この比較基準用メモリ１２と減算器
１３を、加算器９からの出力信号および書込みバッファ
からの出力信号をアドレスとして、それに対応する差分
値を保持するメモリで構成すればよい。

【００５８】また、電圧制御アッテネータ３はアナログ
素子からなるものの他に、ディジタル化したものであっ
てもよい。この場合、電圧制御アッテネータ３に制御電
圧を供給する部分にＤ／Ａ変換器が必要なくなる。な
お、以上の装置の各機能はＬＳＩ化して実現することが
可能である。

【００５９】

【発明の効果】以上に説明したように、本発明によれ
ば、重み付け係数制御によりバースト信号の立上りでの
自動出力制御を高速化することができ、さらに安定時に
は変調精度を劣化させることなく安定した出力信号レベ
ルを保つことができる。さらに、各種データを外部から
容易に設定・変更することができるので、重み付け係数
を任意に変化させることにより、各種信号に対応するこ
とができ、安定度も最適なものが選べる。また、、ルー
プ内の非直線性等のフィードバックループの情報をテー
ブルの制御データに反映させることにより、ループの不
確定さを排除でき、また信号源の周波数、機器の温度変
動等による誤差を抑えてこれに対する耐力を増強するこ
とができる。また、制御データの書込み機構を外部に置
いて外部から行うようにすれば、実装面積、消費電力の
削減が可能である。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としての自動出力制御装置を
示す図である。

【図３】従来の自動出力制御装置を示す図である。

【符号の説明】

１信号源２、４増幅器３電圧制御アッテネータ５検波器６Ａ／Ｄ変換器７、８乗算器９、２１加算器１０遅延器１１書込みバッファ１２比較基準用メモリ１３、２３減算器１４制御値メモリ１５Ｄ／Ａ変換器１６外部クロックバッファ１７高速クロック源１８カウンタ１９クリア時データ保持部２０設定値保持部２２、２４係数保持部２７書込み制御部２８信号源レベル制御データメモリ２９アッテネータ制御データメモリ

Claims

【特許請求の範囲】

【請求項１】制御値に応じて入力信号のパワーを調整
して出力する出力制御機構（４１）と、該出力制御機構の出力信号の大きさを検出する検出手段
（４２）と、該検出手段で検出した出力信号に重み付けをする第１の
重み付け手段（４３）と、過去の出力信号系列の平均値を保持する保持手段（４
４）と、該保持手段に保持した過去の出力信号の時系列の平均値
に重み付けをする第２の重み付け手段（４５）と、該第１、第２の重み付け手段の出力信号から出力信号の
時系列の平均値を算出して該保持手段に送る算出手段
（４６）と、該算出手段で算出した平均値に基づいて該出力制御機構
の出力パワーが一定となるように該出力制御機構に与え
る制御値を生成する制御値生成手段（４７）とを備え、該第１、第２の重み付け手段は、該出力制御機構へのバ
ースト入力に対して、バーストの開始時に第１の重み付
け手段の重み付け量を大きく、第２の重み付け手段の重
み付け量を小さくし、それからの時間の経過とともに次
第に第１の重み付け手段の重み付け量を小さく、第２の
重み付け手段の重み付け量を大きくするように構成した
自動出力制御装置。
【請求項２】制御値に応じて入力信号のパワーを調整
して出力する出力制御機構と、該出力制御機構の出力信号の大きさを検出する検出手段
と、該検出手段で検出した出力信号の平均値を、バーストの
立上り時は入力信号に高速に、立上り後は緩やかに追随
して算出するフィルタ手段と、該フィルタ手段で算出した平均値に基づいて該出力制御
機構の出力パワーが一定となるように該出力制御機構に
与える制御値を生成する制御値生成手段とを備えた自動
出力制御装置。
【請求項３】該制御値生成手段は、比較基準値を保持する基準値保持手段と、該算出手段で算出した平均値と該基準値保持手段の基準
値とを比較してその比較結果値を出力する比較手段と、該比較結果値対応に該出力制御機構の出力パワーが一定
に収束するような制御値を記憶して置き該比較手段から
の比較結果値に対応して読み出された制御値を該出力制
御機構に送る制御値記憶手段とからなる請求項１または
２記載の自動出力制御装置。
【請求項４】該比較手段は該算出手段で算出した平均
値と該基準値保持手段の基準値とを比較してその差分値
を出力するように構成し、該制御値記憶手段には該比較手段からの差分値対応に該
出力制御機構の出力パワーが所望の目的値になるような
制御値を記憶して置き、該比較手段からの差分値に対応して該制御値記憶手段か
ら制御値を読み出して出力制御機構の出力信号の大きさ
を該目的値に高速に収束させるように構成した請求項３
記載の自動出力制御装置。
【請求項５】該比較手段は該算出手段で算出した平均
値と該基準値保持手段の基準値とを比較してその差分値
を出力するように構成し、該差分値が通常の動作範囲外となったことによりバース
ト開始時などの第１、第２の重み付け手段の重み付け量
の調整のタイミングを判別するように構成した請求項３
記載の自動出力制御装置。
【請求項６】該制御値生成手段は少なくとも信号周波
数または機器温度を含む条件に対応して制御値を生成で
きるように構成し、稼働時にはその条件対応に制御値を
読み出して該出力制御機構を制御するように構成した請
求項１〜５の何れかに記載の自動出力制御装置。
【請求項７】該第１、第２の重み付け手段の重み付け
量の初期値と最終値および移行速度を外部から任意に設
定する重み付け情報設定手段を備えた請求項１〜６の何
れかに記載の自動出力制御装置。
【請求項８】該制御値記憶手段に制御値データを書き
込むための書込み制御手段を内蔵した請求項１〜７の何
れかに記載の自動出力制御装置。