JPH0730846A - 画像信号の時間軸置換装置 - Google Patents
画像信号の時間軸置換装置Info
- Publication number
- JPH0730846A JPH0730846A JP5153274A JP15327493A JPH0730846A JP H0730846 A JPH0730846 A JP H0730846A JP 5153274 A JP5153274 A JP 5153274A JP 15327493 A JP15327493 A JP 15327493A JP H0730846 A JPH0730846 A JP H0730846A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- block
- address
- frame memory
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Error Detection And Correction (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】画像データのブロック化とシャフリング操作を
行うためのメモリ容量を削減すること。 【構成】フレームメモリ＋アドレスメモリの前段にブロ
ック化用のブロックメモリを設ける。 【効果】フレームメモリにおける負荷が減少し、アドレ
スメモリの容量を小さくできる。
行うためのメモリ容量を削減すること。 【構成】フレームメモリ＋アドレスメモリの前段にブロ
ック化用のブロックメモリを設ける。 【効果】フレームメモリにおける負荷が減少し、アドレ
スメモリの容量を小さくできる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル画像信号の時
間軸処理に関し、画像データをブロック化ならびにシャ
フリングする装置に係わる。
間軸処理に関し、画像データをブロック化ならびにシャ
フリングする装置に係わる。
【０００２】
【従来の技術】テレビジョン信号等の画像信号を効率良
く圧縮する方法の１つに離散コサイン変換（ＤＣＴ）に
よる符号化があり、磁気記録媒体への画像信号のディジ
タル記録を可能にしている。ＤＣＴにおいてはディジタ
ル化された画素信号を画面上で隣接する矩形のブロック
に分割し、そのブロックを変換の１単位として取り扱う
必要があるため、走査線に従った入力画像データは一旦
メモリに書き込み、読み出し順序をＤＣＴブロック単位
またはその整数倍の数ブロック（以下マクロブロックと
言う）単位となるようにしなければならない。さらに伝
送エラー時の画質劣化を軽減させるためのシャフリング
操作も行う必要がある。
く圧縮する方法の１つに離散コサイン変換（ＤＣＴ）に
よる符号化があり、磁気記録媒体への画像信号のディジ
タル記録を可能にしている。ＤＣＴにおいてはディジタ
ル化された画素信号を画面上で隣接する矩形のブロック
に分割し、そのブロックを変換の１単位として取り扱う
必要があるため、走査線に従った入力画像データは一旦
メモリに書き込み、読み出し順序をＤＣＴブロック単位
またはその整数倍の数ブロック（以下マクロブロックと
言う）単位となるようにしなければならない。さらに伝
送エラー時の画質劣化を軽減させるためのシャフリング
操作も行う必要がある。
【０００３】このことを簡単に行うためには図６に示す
ように画像の１画面（フレーム）分を記憶できるフレー
ムメモリ１を２個用意し、一方が書き込みを行っている
間に他方は１フレーム前のデータを書き込み時とは異な
った順序で読み出すという方法（バンク方式）を取れば
よい。
ように画像の１画面（フレーム）分を記憶できるフレー
ムメモリ１を２個用意し、一方が書き込みを行っている
間に他方は１フレーム前のデータを書き込み時とは異な
った順序で読み出すという方法（バンク方式）を取れば
よい。
【０００４】あるいは特開平４−７９６１６号公報記載
の装置のように１個のフレームメモリとアドレスメモリ
で構成され、データを読み出すと同時に書き込みを行
い、その書き込みアドレスをアドレスメモリに記憶させ
ておいて次のフレームにおける読み出し／書き込み順序
はこのアドレスを参照して行うようにしてもよい。
の装置のように１個のフレームメモリとアドレスメモリ
で構成され、データを読み出すと同時に書き込みを行
い、その書き込みアドレスをアドレスメモリに記憶させ
ておいて次のフレームにおける読み出し／書き込み順序
はこのアドレスを参照して行うようにしてもよい。
【０００５】
【発明が解決しようとする課題】しかしながら、上記バ
ンク方式で必要とするフレームメモリ２個は容量が大き
すぎ、性能／コスト比が悪い。またアドレスメモリを用
いる方式においては１フレーム分のデータを示すための
アドレスが長い、すなわちアドレスメモリの容量が大き
くなってしまうので、メモリの総容量を削減する効果が
十分に出ているとは言い難い。
ンク方式で必要とするフレームメモリ２個は容量が大き
すぎ、性能／コスト比が悪い。またアドレスメモリを用
いる方式においては１フレーム分のデータを示すための
アドレスが長い、すなわちアドレスメモリの容量が大き
くなってしまうので、メモリの総容量を削減する効果が
十分に出ているとは言い難い。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明ではフレームメモリの前段に画像データの走
査線が前記ブロックを形成し得る本数分だけあるブロッ
クメモリを具備し、予めこのブロックメモリを用いてブ
ロック化を行う。
に、本発明ではフレームメモリの前段に画像データの走
査線が前記ブロックを形成し得る本数分だけあるブロッ
クメモリを具備し、予めこのブロックメモリを用いてブ
ロック化を行う。
【０００７】
【作用】ブロック化を前処理として行っておくことによ
り、フレームメモリに書き込む時点では既にブロック内
での局所的な書き込みと読み出し順序は一致している。
したがってフレームメモリにおいてはシャフリングのみ
を行えばよく、アドレスメモリの容量は各ブロックのア
ドレスのみを記憶すればよいので、その容量は著しく減
少する。
り、フレームメモリに書き込む時点では既にブロック内
での局所的な書き込みと読み出し順序は一致している。
したがってフレームメモリにおいてはシャフリングのみ
を行えばよく、アドレスメモリの容量は各ブロックのア
ドレスのみを記憶すればよいので、その容量は著しく減
少する。
【０００８】
【実施例】図１は本発明の第１の実施例を表すブロック
図であり、図２はその説明図である。図１において画像
データが時間軸に従って連続的に入力され、分配器２へ
入る。分配器２はブロックメモリ４にデータが数ブロッ
ク入力される毎に経路を切り替え、データを振り分け
る。ブロックメモリ４へのデータ書き込みは図２(a)に
示すように画素のラインがブロックを形成できる本数ま
で順次行い、読み出しは同図(b)のようにブロック内で
折り返すように行うことで、出力データがブロック単位
で並ぶようにする。読み出されたデータは多重器３を介
してフレームメモリ１へ送られシャフリングの為の読み
書きが行われる。読み出しのアドレスはアドレスメモリ
５から供給され、読み出しを終えた直後に同一のアドレ
スへ書き込みが行われる。図２(c)および(d)にそれぞれ
フレームメモリ１およびアドレスメモリ５の内容を模式
的に表す。同図が示すようにフレームメモリ１ではマク
ロブロック（図では４ブロック）単位で読み書きが行わ
れる。ここで読み出す順序を書き込み時の順序と異なる
ようにすればマクロブロックを１単位としたシャフリン
グが成されることになる。
図であり、図２はその説明図である。図１において画像
データが時間軸に従って連続的に入力され、分配器２へ
入る。分配器２はブロックメモリ４にデータが数ブロッ
ク入力される毎に経路を切り替え、データを振り分け
る。ブロックメモリ４へのデータ書き込みは図２(a)に
示すように画素のラインがブロックを形成できる本数ま
で順次行い、読み出しは同図(b)のようにブロック内で
折り返すように行うことで、出力データがブロック単位
で並ぶようにする。読み出されたデータは多重器３を介
してフレームメモリ１へ送られシャフリングの為の読み
書きが行われる。読み出しのアドレスはアドレスメモリ
５から供給され、読み出しを終えた直後に同一のアドレ
スへ書き込みが行われる。図２(c)および(d)にそれぞれ
フレームメモリ１およびアドレスメモリ５の内容を模式
的に表す。同図が示すようにフレームメモリ１ではマク
ロブロック（図では４ブロック）単位で読み書きが行わ
れる。ここで読み出す順序を書き込み時の順序と異なる
ようにすればマクロブロックを１単位としたシャフリン
グが成されることになる。
【０００９】ところがこのマクロブロック内では読み出
し／書き込みの順序を変える必要はなく、両者とも同じ
でよい。従ってアドレスメモリ５はそのマクロブロック
のフレームメモリ内での位置、つまりアドレスの上位部
のみをシャフリングの為に与えてやればよく、アドレス
の下位部はカウンタ等で代用できる。したがってアドレ
スメモリ５はフレームメモリ１へ供給すべきアドレスの
長さが減少したことで、メモリサイズおよびワード長の
両方を減らすことができ、その相乗的効果として容量を
激減させられる。装置全体でのメモリの総容量ではブロ
ックメモリ４の容量との相殺する部分があるが、フレー
ムメモリ１個分の容量またはアドレスメモリ５の容量の
減少分と比較するとその相殺分は小さい。
し／書き込みの順序を変える必要はなく、両者とも同じ
でよい。従ってアドレスメモリ５はそのマクロブロック
のフレームメモリ内での位置、つまりアドレスの上位部
のみをシャフリングの為に与えてやればよく、アドレス
の下位部はカウンタ等で代用できる。したがってアドレ
スメモリ５はフレームメモリ１へ供給すべきアドレスの
長さが減少したことで、メモリサイズおよびワード長の
両方を減らすことができ、その相乗的効果として容量を
激減させられる。装置全体でのメモリの総容量ではブロ
ックメモリ４の容量との相殺する部分があるが、フレー
ムメモリ１個分の容量またはアドレスメモリ５の容量の
減少分と比較するとその相殺分は小さい。
【００１０】シャフリング操作を終えたフレームメモリ
１の出力データは後段のＤＣＴ変換器へ送られて圧縮符
号化される。次に図３は本発明における第２の実施例を
表す図である。本実施例は第１の実施例においてブロッ
クメモリの構成を変えたものである。第１の実施例で２
個のブロックメモリ４、分配器２および多重器３を用い
るバンク方式の代わりに１個のブロックメモリ４とアド
レスメモリ６を用いている。アドレスメモリ６はフレー
ムメモリ１に対するアドレスメモリ５と同じく、内部に
記憶されたブロックメモリ４の書き込みアドレスを参照
して読み出しアドレスを出力し、読み出した直後に同一
のアドレスにデータを書き込む。書き込みアドレスの順
序はアドレスメモリ６に記憶されて次回の読み出し時に
参照される。これにより図２(a)および(b)で示したよう
に時系列で入力される画像データがブロック単位で出力
され、フレームメモリ１へ送られる。本実施例の効果は
第１の実施例と同じくフレームメモリの構成を小規模化
させられることだが、ブロックメモリ４が２個から１個
になったことでさらなるメモリ容量の削減を図ることが
できる。これはアドレスメモリ６の容量がブロックメモ
リ４の容量に対して同等以下であるということに起因す
る。
１の出力データは後段のＤＣＴ変換器へ送られて圧縮符
号化される。次に図３は本発明における第２の実施例を
表す図である。本実施例は第１の実施例においてブロッ
クメモリの構成を変えたものである。第１の実施例で２
個のブロックメモリ４、分配器２および多重器３を用い
るバンク方式の代わりに１個のブロックメモリ４とアド
レスメモリ６を用いている。アドレスメモリ６はフレー
ムメモリ１に対するアドレスメモリ５と同じく、内部に
記憶されたブロックメモリ４の書き込みアドレスを参照
して読み出しアドレスを出力し、読み出した直後に同一
のアドレスにデータを書き込む。書き込みアドレスの順
序はアドレスメモリ６に記憶されて次回の読み出し時に
参照される。これにより図２(a)および(b)で示したよう
に時系列で入力される画像データがブロック単位で出力
され、フレームメモリ１へ送られる。本実施例の効果は
第１の実施例と同じくフレームメモリの構成を小規模化
させられることだが、ブロックメモリ４が２個から１個
になったことでさらなるメモリ容量の削減を図ることが
できる。これはアドレスメモリ６の容量がブロックメモ
リ４の容量に対して同等以下であるということに起因す
る。
【００１１】続いて図４は本発明における第３の実施例
を表す図である。本実施例は第１の実施例と比較する
と、フレームメモリ１の前段に加えてその後段にもブロ
ックメモリ７を２個用いてデータの多重操作を行う点が
異なっており、さらにブロックメモリ４の容量について
は記憶される画素のライン数が半分である。これらは１
フレームの画像データがインタレース操作により２フィ
ールドに分けて入力され、これをＤＣＴ等で処理可能な
フレーム内の画素ブロックとして出力する場合に必須と
なる。その処理内容を図５を用いて説明する。１フレー
ム分の画像データは同図(a)のように第１および第２フ
ィールドに分かれて入力されるため、ブロックを形成す
るための半分の画素ラインを１単位としてブロックメモ
リ４に書き込む。書き込まれたデータは同図(b)に示す
ようにブロックの幅に相当する画素で折り返す形で読み
出され、この画素ライン半分のマクロブロックという単
位でフレームメモリ１に書き込まれる。フレームメモリ
１では同図(c)のように各フィールドにおける半マクロ
ブロックが、アドレスメモリ５の出力に従ってそれぞれ
独立なアドレスに書き込まれるが、読み出しはこれらが
連続して行われる。そして最終的に同図(d)のように１
フレーム内の画素ブロックとして出力されＤＣＴ変換器
へと送られる。このように１フレームの画像データがイ
ンタレース走査により２フィールドに分かれて入力され
る場合にはフレームメモリの後段にもブロックメモリを
配置することにより同様のメモリ容量削減効果が得られ
る。
を表す図である。本実施例は第１の実施例と比較する
と、フレームメモリ１の前段に加えてその後段にもブロ
ックメモリ７を２個用いてデータの多重操作を行う点が
異なっており、さらにブロックメモリ４の容量について
は記憶される画素のライン数が半分である。これらは１
フレームの画像データがインタレース操作により２フィ
ールドに分けて入力され、これをＤＣＴ等で処理可能な
フレーム内の画素ブロックとして出力する場合に必須と
なる。その処理内容を図５を用いて説明する。１フレー
ム分の画像データは同図(a)のように第１および第２フ
ィールドに分かれて入力されるため、ブロックを形成す
るための半分の画素ラインを１単位としてブロックメモ
リ４に書き込む。書き込まれたデータは同図(b)に示す
ようにブロックの幅に相当する画素で折り返す形で読み
出され、この画素ライン半分のマクロブロックという単
位でフレームメモリ１に書き込まれる。フレームメモリ
１では同図(c)のように各フィールドにおける半マクロ
ブロックが、アドレスメモリ５の出力に従ってそれぞれ
独立なアドレスに書き込まれるが、読み出しはこれらが
連続して行われる。そして最終的に同図(d)のように１
フレーム内の画素ブロックとして出力されＤＣＴ変換器
へと送られる。このように１フレームの画像データがイ
ンタレース走査により２フィールドに分かれて入力され
る場合にはフレームメモリの後段にもブロックメモリを
配置することにより同様のメモリ容量削減効果が得られ
る。
【００１２】また本実施例ではフレームメモリの前段と
後段にバンク方式、すなわち２個ずつのブロックメモリ
を配置する構成を採用したが、これらは第１と第２の実
施例の関係と同じく１個のブロックメモリとアドレスメ
モリによる構成とすることもでき、同様の効果が得られ
る。
後段にバンク方式、すなわち２個ずつのブロックメモリ
を配置する構成を採用したが、これらは第１と第２の実
施例の関係と同じく１個のブロックメモリとアドレスメ
モリによる構成とすることもでき、同様の効果が得られ
る。
【００１３】
【発明の効果】以上、説明したように本発明ではフレー
ムメモリの前段にブロック単位のメモリを具備し、この
メモリを用いてブロック化を前処理として行っておく。
これによりフレームメモリに書き込む時点では既にブロ
ック内での局所的な書き込みと読み出し順序は一致して
いるためフレームメモリにおいてはシャフリングのみを
行えばよく、アドレスメモリの容量は各ブロックのアド
レスのみを記憶すればよいので、その容量は著しく減少
する。
ムメモリの前段にブロック単位のメモリを具備し、この
メモリを用いてブロック化を前処理として行っておく。
これによりフレームメモリに書き込む時点では既にブロ
ック内での局所的な書き込みと読み出し順序は一致して
いるためフレームメモリにおいてはシャフリングのみを
行えばよく、アドレスメモリの容量は各ブロックのアド
レスのみを記憶すればよいので、その容量は著しく減少
する。
【図１】第１の実施例を表すブロック図である。
【図２】第１の実施例の説明図である。
【図３】第２の実施例を表すブロック図である。
【図４】第３の実施例を表すブロック図である。
【図５】第３の実施例の説明図である。
【図６】従来例を表すブロック図である。
１…フレームメモリ、 ２…分配器、 ３…多重器、 ４、７…ブロックメモリ、 ５、６…アドレスメモリ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/13 Ｚ (72)発明者 高橋 将 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内 (72)発明者 市毛 健志 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内 (72)発明者 築地 伸芳 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内
Claims (3)
- 【請求項１】１画面が順次走査によって形成され、走査
線に従って連続的に入力されるディジタル画像信号を１
画面分記憶し得るフレームメモリと前記フレームメモリ
のアドレスを記憶して前記フレームメモリの書き込み／
読み出しアドレスを与えるアドレスメモリを備えた時間
軸置換装置において、 前記ディジタル画像信号の走査線数本分の画像データを
記憶するメモリを前記フレームメモリの前段に設けたこ
とを特徴とする画像信号の時間軸置換装置。 - 【請求項２】請求項１に記載の時間軸置換装置であっ
て、前記ディジタル画像信号の走査線数本分の画像デー
タを記憶するメモリにおける走査線の本数が前記フレー
ムメモリにおいて成される時間軸置換操作の単位となる
ブロックの行数に等しいことを特徴とする画像信号の時
間軸置換装置。 - 【請求項３】請求項１に記載の時間軸置換装置であっ
て、前記ディジタル画像信号の走査線数本分の画像デー
タを記憶するメモリにおける走査線の本数が前記フレー
ムメモリにおいて成される時間軸置換操作の単位となる
ブロックの行数の半分に等しく、かつ前記フレームメモ
リの後段に前記時間軸置換操作の単位となるブロックを
記憶し得るメモリを設けたことを特徴とする画像信号の
時間軸置換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153274A JPH0730846A (ja) | 1993-06-24 | 1993-06-24 | 画像信号の時間軸置換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153274A JPH0730846A (ja) | 1993-06-24 | 1993-06-24 | 画像信号の時間軸置換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730846A true JPH0730846A (ja) | 1995-01-31 |
Family
ID=15558885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5153274A Pending JPH0730846A (ja) | 1993-06-24 | 1993-06-24 | 画像信号の時間軸置換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730846A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999025069A1 (en) * | 1997-11-10 | 1999-05-20 | Ntt Mobile Communications Network, Inc. | Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded |
| KR100447190B1 (ko) * | 2002-04-04 | 2004-09-04 | 엘지전자 주식회사 | Ｄｖｃ 시스템의 오디오 처리 장치 |
-
1993
- 1993-06-24 JP JP5153274A patent/JPH0730846A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999025069A1 (en) * | 1997-11-10 | 1999-05-20 | Ntt Mobile Communications Network, Inc. | Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded |
| US6631491B1 (en) | 1997-11-10 | 2003-10-07 | Ntt Mobile Communications Network, Inc. | Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded |
| KR100447190B1 (ko) * | 2002-04-04 | 2004-09-04 | 엘지전자 주식회사 | Ｄｖｃ 시스템의 오디오 처리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141772B2 (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| US6205181B1 (en) | Interleaved strip data storage system for video processing | |
| EP0467717B1 (en) | Data shuffling apparatus | |
| US6940909B2 (en) | Video decoding during I-frame decode at resolution change | |
| US6356702B1 (en) | Image display apparatus and special picture reproduction controller | |
| US6064803A (en) | Image information decoder with a reduced capacity frame memory | |
| JPH0730846A (ja) | 画像信号の時間軸置換装置 | |
| KR20070026876A (ko) | 비디오 에지 필터링을 위한 데이터 캐싱 | |
| JPH08186826A (ja) | 画像復号処理方法およびそれに用いる記憶装置並びに画像復号装置 | |
| JPH09312828A (ja) | 再生装置及びデータ処理装置 | |
| JPH0723397A (ja) | 画像信号復号化装置及び画像信号復号化方法 | |
| US5311307A (en) | Image processing method | |
| JPH07298264A (ja) | 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置 | |
| JPH10262220A (ja) | 半導体集積回路 | |
| JPH01140883A (ja) | データ符号化方法 | |
| JP2878394B2 (ja) | 複数画像復号化装置 | |
| JP3624457B2 (ja) | 画像信号符号化装置及び画像信号復号化装置 | |
| KR970008413B1 (ko) | 영상복호장치 | |
| JPH07320479A (ja) | データ再編成方法及び回路 | |
| JPS6248887A (ja) | 画像情報信号伝送方法及び装置 | |
| JP3123225B2 (ja) | データ並べ換え装置 | |
| KR100243479B1 (ko) | 프레임 메모리의 출력 데이터 재배열장치 | |
| KR100237486B1 (ko) | 프레임 메모리의 출력 데이터 재배열장치 | |
| JP3554073B2 (ja) | 符号化方法及び装置 | |
| JP4006671B2 (ja) | 映像信号のマッピング方法 |