JPH0731133A - 半導体チップ用の電圧変換装置および方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体チップを複数の内部の半導体チップ電圧
レベル下で動作可能にするための装置および方法を提供
する。 【構成】本発明の一実施例によれば、充電・放電論理回
路、２相クロックパルス回路、および比較回路を備えた
オン・チップ電圧変換装置が提供される。２相クロック
パルス回路は、所望の出力電圧レベルに変換するための
入力電圧レベルが供給されている間、充電および放電パ
ルスを発生して、充電・放電論理回路を駆動する。充電
・放電論理回路は、製造される半導体チップ内に所望の
電圧レベルを発生するための出力コンデンサを備えてい
る。出力コンデンサは、交互する充電および放電周期の
間、１つまたは２つの充電コンデンサから充電される。
出力電圧は基準電圧と比較され、コンデンサによる充
電、放電動作の可能、不可能が制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はオン・チップ電圧変換方
法および装置に関し、特に協同的に交互に充電（ｃｈａ
ｒｇｅ）及び放電（ｐｕｍｐ）動作を実行するオン・チ
ップ・コンデンサ・システムを含むオン・チップ電圧変
換技術および装置に関する。

【０００２】

【従来の技術】半導体チップの電力は代表的には単一
の、所定の電圧レベルにて供給される。チップの設計者
は一般に標準化と便宜のために単一の、所定の電圧レベ
ルを指定する。従って、チップの標準電圧レベルが一つ
のオン・チップ電圧レベルから別の電圧レベルに移行す
ると、過渡期間中に困難が生ずる。このような過渡期の
間、新たな標準電圧に従った電圧レベルで動作するよう
に設計された新たなチップを回路板上に実装し、従前の
標準電圧レベルで動作するように設計された電子システ
ムに組み入れることが望ましい場合がある。

【０００３】残念なことに、新規の標準電圧用に設計さ
れた半導体チップには一般に、従来から広範に認知さ
れ、追従されている電圧レベルと適応する備えがない。
代表的には、新規のチップ設計が組み入れられる電子シ
ステム全体が新たな電圧レベルで動作するか、又は、別
個の電圧レベルで動作するサブシステムとチップとの間
に電圧の互換性を持たせるために何らかのオフ・チップ
措置が講じられるものと考えられる。

【０００４】更に、一般に所定のレベルで動作するチッ
プは標準化されていない電圧レベルが供給されたことを
検知できない。半導体チップの設計者は従来まで、任意
の電圧レベルで供給された電力を所望の内部動作電圧レ
ベルへと変換するためのオン・チップの解決方法を提示
し得なかった。それによって小型化が促進される時代
に、半導体産業には重大な互換性の問題が生じている。

【０００５】半導体産業におけるチップの幾何学的形状
の上記の小型化の進展によって、複数のオン・チップ電
圧レベルと適応できる新たな解決方法とチップの設定に
対する必要性が高まっている。小型化への趨勢の一つの
側面は、産業界で製造されるＣＭＯＳ素子用に使用され
るゲート酸化層をますます薄くすることである。その結
果、最近になって５．０ボルトと３．３ボルトのオン・
チップ電圧レベルの双方と適応できる半導体回路への要
請が高まり、その必要性は緊急のものになっている。近
い将来には例えば２．２ボルトと１．１ボルトのように
更に低いオン・チップ電圧レベルが回路設計の要求規格
に組み込まれるものと予測される。

【０００６】

【発明が解決しようとする課題】従って本発明の目的
は、半導体産業が世界的に内部で標準化された一つの半
導体チップ電圧レベルから別の電圧レベルへと転換する
技術的な過渡期の間に製造される半導体チップ用に、オ
ン・チップでの電圧変換方法を提案することにある。

【０００７】本発明の別の目的は、複数の内部の半導体
チップ電圧レベルで動作可能な半導体回路チップを開発
することにある。

【０００８】本発明の更に別の目的は、内部電圧レベル
を標準の５．０ボルトの電圧レベルから３．３ボルトの
レベルへと変換するオン・チップ半導体設計の方法を提
案することにある。

【０００９】

【課題を解決するための手段】本発明に従ったオン・チ
ップ電圧変換回路は相互に排他的な充電と放電段階で交
番のクロックパルスを提供するものである。供給された
交番クロックパルスは第１の入力電圧レベルで動作する
充電・放電論理回路を励起する。充電・放電論理回路は
半導体チップの動作に必要な第２の所望の電圧レベルを
確定する役割を果たす。本発明に従ったオン・チップ電
圧変換回路は特に、一方のパルス、すなわち充電パルス
又は放電パルスのいずれかが“オン”状態にある場合
は、他方のパルス、すなわち相反形の放電パルス又は相
反形の充電パルスのいずれかが確実に“オフ”状態にな
るように交番する相反形の充電及び放電パルスを発生す
るように動作するクロック回路を含んでいる。

【００１０】オン・チップ電圧変換回路は半導体チップ
の動作に必要な所定の標準レベルで出力電圧のレベルを
生成する動作を行う出力コンデンサを含んでいる。この
出力電圧レベルは本発明に従った比較回路によって、選
択された基準電圧と比較される。比較回路は、充電・放
電論理回路の出力コンデンサが過充電されずに所望のレ
ベルの充電状態に留まることを保証するために、オン・
チップ電圧変換回路の充電・放電論理回路を使用可能、
又は使用不能にするための出力制御信号を生成する。オ
ン・チップ電圧変換回路は更に、（単一の充電コンデン
サが使用されている場合は）クロック回路によって確定
された放電段階中に、又は、（本発明の変化形に従って
２相充電コンデンサが使用されている場合は）放電と充
電の双方の段階中に、出力コンデンサに電荷を放電する
動作を行う単数又は複数個の充電コンデンサを備えてい
る。（単一の充電コンデンサを使用した場合は）充電コ
ンデンサは本発明に従ってクロック回路によって確定さ
れた充電段階中に充電される。

【００１１】簡略に述べると、本発明の装置は所望の出
力電圧レベルを保持するために充電と放電の交番の周期
で動作する単数又は複数個の充電コンデンサから電荷が
反復的に供給される出力コンデンサを含んでいる。出力
コンデンサにおける電圧レベルが所望の出力電圧レベル
を超えると、出力電圧レベルが実際に所望の電圧調整の
出力レベルに達するまで種々のコンデンサが放電可能に
される。完全な全位相充電動作を行う第２の充電コンデ
ンサを加えることによって、出力コンデンサは、所定の
任意の時点で充電コンデンサの一つだけによってではあ
るが、充電と放電の双方の段階中にほぼ連続的な充電能
力を発揮することができる。

【００１２】

【実施例】図１は本発明に従ったオン・チップ電圧変換
回路装置１１を示している。電圧変換回路装置１１は２
相クロックパルス回路１３を含んでおり、これはクロッ
クパルス回路１３の電と放電のそれぞれの段階に従った
第１と第２の、実質的には相互に排他的な、重複しない
クロックパルスを発生するように動作する。第１と第２
のクロックパルスはそれぞれ、好ましくは正の方形波パ
ルスとして、充電パルス、及び放電パルス電気信号線１
３’及び１３”のそれぞれで生成される。便宜上、生成
された特定のパルスをそれぞれ充電パルス・クロックパ
ルス、及び放電パルス・クロックパルスと呼ぶ。オン・
チップ電圧変換回路１１は更に充電・放電論理回路１５
と、基準電圧源回路１７と、図１に示し、後に詳述する
ように基準電圧源１７と充電パルス論理回路１５とに電
気的に接続された比較回路１９とを含んでいる。

【００１３】クロック回路１３からの充電パルス及び放
電パルス・クロックパルス（もしくは簡潔に充電及び放
電パルス）はオン・チップ電圧変換回路装置１１の充電
・放電論理回路１５を励起し、且つ第１の電圧レベルの
オン・チップ、すなわち入力電力を、便宜上図示しない
チップ上の別の回路の動作に必要な第２の選択された電
圧レベルへと変換するように機能する。交番の充電及び
放電パルスを発生する２相クロックパルス回路１３の動
作の詳細は、下記の図５を参照して後述する。理解され
るようにパルスは相反形である。言い換えると、一つの
パルスが“オン”状態にある場合は、別のパルスは“オ
フ”状態にある。前述のように、図１のオン・チップ電
圧変換回路は基準電圧源回路１７と、電圧変換回路１１
の出力での現在の電圧レベルを、基準電圧線１７’で基
準電圧源１７によって供給される基準電圧レベルと比較
する比較回路１９とを含んでいる。基準電圧源１７は好
ましくは帯域ギャップ基準電圧発生器として構成されて
いることが当業者には理解されよう。説明の便宜上、基
準電圧は第１と第２の抵抗（図示せず）から成るはしご
状の分圧器抵抗によって供給されたものと理解すること
ができる。前記の抵抗は中心節点（図示せず）で互いに
接続され、これらの抵抗の組み合わせの反対端では一方
がアースに、他方が入力電圧レベルＶＤＤに接続されて
いる。はしご状の分圧器抵抗の２つの抵抗の間の中心節
点はそれによって基準電圧を確定する。

【００１４】図１に示したオン・チップ電圧変換回路装
置１１は充電・放電論理回路１５に接続するための出力
制御信号を電気制御線２１上で生成する。電気制御線２
１上のこの電気信号は図４を参照しつつ後述するよう
に、充電・放電論理回路１５の動作を制御する役割を果
たす。充電・放電論理回路１５は、図２を参照して詳細
に説明する充電・放電論理回路１５の動作の詳細に従っ
て、充電・放電論理回路１５によって入力電圧源２４
（すなわちＶＤＤ）から受理された電圧レベルＶＤＤと
は異なる、ＶＣＣＯＵＴと呼ばれる出力電圧線２３にお
いて出力電圧信号を生成することが理解されよう。比較
回路１９は充電・放電論理回路１５の動作を制御するた
めに使用されることが理解されよう。

【００１５】図２は充電・放電論理回路１５の詳細を示
している。詳細には、充電・放電論理回路１５はその充
電及び吐き出し、すなわち放電動作が可能であるように
使用可能、及び使用不能制御スイッチ素子２１０’及び
２１１’を含んでいる。制御スイッチ素子２１０’及び
２１１’はＣＭＯＳ電界効果形トランジスタであること
が好ましい。制御スイッチ素子２１０’及び２１１’は
それぞれの入力にて、インバータ２１０”を介した比較
回路１９からの制御線２１によって励起される。インバ
ータ２１０”は比較回路１９から受信された信号の論理
状態を反転させるために、制御スイッチ素子２１０’及
び２１１’の入力にて接続されている。従って、制御ス
イッチ素子２１０’及び２１１’は比較回路１９によっ
て生成された電気信号の反転した信号を受信する。それ
にも関わらず、スイッチ素子２１０’、２１１’の一方
にはｐ−チャネルＣＭＯＳトランジスタが、又、他方に
はｎ−チャネルＣＭＯＳトランジスタが選択されている
ので、制御スイッチ素子２１０’が開である場合は、反
対の制御スイッチ素子２１１’は閉であり、逆の場合も
同様である。図２は更に、各々がＣＭＯＳ電界効果トラ
ンジスタであることが好ましい充電パルス・スイッチ素
子１３０’と、放電パルス・スイッチ素子１３０”とを
含む充電・放電論理回路１５を示している。当業者には
容易に理解されるように、図示したＣＭＯＳ電界効果形
トランジスタの好ましい実施態様によって、本発明を実
施し、回路の動作の任意の特定の時点で正しい組み合わ
せのトランジスタが開、又は閉状態であることを保証す
るためにｎ−チャネルとｐ−チャネルのＣＭＯＳトラン
ジスタの併用が必要であることが明白である。更に、充
電・放電論理回路１５にはアース接続４４と、第１と第
２のそれぞれのコンデンサ５００及び５５０、又はコン
デンサ又は電荷蓄積素子のシステムが含まれている。第
２コンデンサ５５０は別個のキャパシタンス素子でもよ
く、又は、出力電圧線２３にかかる出力キャパシタンス
負荷の形態でもよい。図２は単一のコンデンサ５００及
び５５０をそれぞれ示しているが、その代わりに直列又
は並列、又はその他の態様で適宜に接続されたコンデン
サ・システムを使用してもよいことが容易に理解されよ
う。第１コンデンサ５００は充電コンデンサとして機能
し、第２コンデンサ５５０は、オン・チップ電圧変換回
路装置１１が必要とする電圧レベルを生成する役割を果
たす充電・放電論理回路１５用の出力コンデンサとして
機能することが理解されよう。本発明の推奨実施例に従
って、コンデンサ５００は約１００ピコファラッドに設
定され、コンデンサ５５０は約１，０００ピコファラッ
ドに設定される。ここに示した特定のキャパシタンス値
は説明上の値であるにすぎない。実際問題としては、コ
ンデンサ５００の（及び後述するコンデンサ７００の）
キャパシタンスがコンデンサ５５０のキャパシタンスよ
りも約１桁だけ小さいことが重要であるものと考えられ
る。図示のように、充電パルススイッチ素子１３０’は
充電パルス線１３’に接続され、この線によって制御さ
れる。

【００１６】更に、充電パルス・スイッチ素子１３０’
及び１３０”はそれぞれが図１に示した放電パルス線１
３”に接続されている。従って、クロック１３は相互に
排他的な充電及び放電段階の周期に応じて、充電パルス
・スイッチ素子１３０’と放電パルス・スイッチ素子１
３０”及び１３１”とをオンとオフの状態に切り換える
役割を果たす。この動作方式に従って、充電パルス・ス
イッチ素子１３０’は放電パルス・スイッチ素子１３
０”及び１３１”が閉状態の場合は開き、逆の場合も同
様である。

【００１７】図２に示すように、充電パルススイッチ素
子１３０’は第１コンデンサ５００の入力に接続され、
放電パルス・スイッチ素子１３０”は第２コンデンサ５
５０の入力に接続されている。充電パルス・スイッチ素
子１３０’と放電パルス・スイッチ素子１３０”とは交
互に開閉し、同時には開又は閉状態にはならないので、
第１コンデンサ５００が充電されると、第２コンデンサ
５５０は絶縁され、双方が同時に充電されることが防止
される。従って、制御スイッチ素子２１０’のスイッチ
・オンによって制御線２１が使用可能にされると、第１
コンデンサ５００は充電期間中に充電されることができ
る。このような充電期間中、充電パルス・スイッチ素子
１３０’はターン・オンされる。それによって、入力電
圧源２４から第１コンデンサ５００に入力電圧レベルを
直接与えることができる。次に・放電周期中に、放電パ
ルス・スイッチ素子１３０”が開くことが可能にされ、
第１コンデンサ５００に蓄積した電荷は第２コンデンサ
５５０、すなわち出力タンデンサ５５０に、又、出力電
圧ＶＣＣＯＵＴを表す出力電圧線２３に供給されること
ができる。図２は更に第１と第２のコンデンサ５００と
５５０とが、反転制御スイッチ素子２１１’の出力側と
同様にそれぞれアース接続線４４０に接続されているこ
とを示している。比較器１９からの制御線２１に沿った
信号が使用可能であるならば、反転制御スイッチ素子２
１１’はアース接続線へと開き、それによってパルス期
間中、すなわち放電パルス・スイッチ素子１３１”も開
いている間に、第１と第２のコンデンサ５００及び５５
０を放電することが可能にされる。図示したコンデンサ
５００及び５５０（更に、該当する場合はコンデンサ７
００）に保持された電荷の上記のような放電は、出力電
圧線２３上の出力電圧レベルが所望値を超えていること
を比較回路１９が検知した場合に可能にされる。図２を
参照して説明した本発明の実施例では、放電動作周期中
に第２コンデンサ５５０が放電動作するようにさせるだ
けである。

【００１８】図３に示した充電・放電論理回路１５の推
奨実施例では、コンデンサ５５０は放電と充電の双方の
周期中に充電されることができる。図３は図２に示した
充電・放電論理回路１５の基本装置と、推奨実施例の付
加的な回路素子とが図示されており、これらの回路素子
には各々の充電パルス・スイッチ素子１４０，１５０
と、放電パルス・スイッチ素子７５０と、第３のコンデ
ンサ７００とが含まれており、このコンデンサは推奨実
施例に従って１００ピコファラッドに設定されることが
好ましい。図示のとおり、第３コンデンサ７００の出力
は、充電パルス線１３’が充電パルス・スイッチ素子１
４０を開くために有効な充電パルスを供給した時点での
充電動作によって、出力電圧２３を所望の電圧レベルに
保持する。完全な全位相充電動作を行う第３コンデンサ
７００を含めることによって、出力コンデンサ５５０
は、所定の任意の時点で充電コンデンサ５００、７００
の一つだけによってではあるが、充電と放電の双方の段
階中にほぼ連続的な充電能力を発揮することができる。
第３コンデンサ７００の入力側には制御スイッチ素子２
１０’及び放電パルス・スイッチ素子７５０を介して入
力電圧源２４からの電荷が供給され、放電パルス・スイ
ッチ素子７５０を介するのは、放電パルス線１３”から
の放電パルスに応動して放電パルス・スイッチ素子７５
０が開いた場合である。充電パルス・スイッチ素子１５
０と充電パルス・スイッチ素子１４０にこれらのスイッ
チ素子が開くのに必要な充電パルスが充電パルス電気信
号線１３’に沿って供給されると、第３コンデンサ７０
０は第２コンデンサ５５０と共に放電可能にされる。こ
のような放電には勿論、必要なアース接続線４４０への
接続を行う反転制御スイッチ素子２１１’が実際に開い
ていることが必要である。

【００１９】図４には、本発明に従ったオン・チップ電
圧変換回路装置１１に含まれる比較回路１９の回路図が
示されている。比較回路１９の推奨実施例は半導体及び
電気の分野の専門家には公知である技術に従ってＣＭＯ
Ｓ差動増幅器として構成されている。図４は特に、この
実施例の場合はトランジスタＱ５ないしＱ９、すなわち
トランジスタ９１５−９１９の符号をそれぞれ付した５
個のＣＭＯＳ電界効果形トランジスタを含む比較回路１
９の所望の装置を詳細に示している。トランジスタＱ
９、すなわちトランジスタ９１９はドレイン側ではアー
ス接続線４４０に接続され、ソース側ではそれぞれの電
界効果形トランジスタＱ７及びＱ８、すなわちトランジ
スタ９１７及び９１８のドレインに接続されていること
が図示されている。一方、電界効果形トランジスタＱ７
及びＱ８、すなわちトランジスタ９１７及び９１８のそ
れぞれのベースは図４に示した節点ＶＲＥＦとＶＣＣＯ
ＵＴとにそれぞれ接続されている。ＶＣＣＯＵＴは出力
電圧線２３上で生成される充電・放電論理回路１５の出
力供給電圧である。それぞれの電界効果形トランジスタ
Ｑ７及びＱ８、すなわちトランジスタ９１７及び９１８
のソースは、それぞれの電界効果形トランジスタＱ５及
びＱ６、すなわちトランジスタ９１５及び９１６のドレ
インに電気的に接続されている。電界効果形トランジス
タＱ５及びＱ６、すなわちトランジスタ９１５及び９１
６のソース側は電圧節点ＶＤＤに接続されている。最後
に、電界効果形トランジスタＱ５及びＱ６、すなわちト
ランジスタ９１５及び９１６のベースは電圧節点Ｃ０で
互いに接続され、又、接地電界効果トランジスタＱ９、
すなわちトランジスタ９１９のベースに接続されてい
る。電圧節点Ｃ０は高レベルにも低レベルにも保持され
ず、それぞれのトランジスタＱ９，Ｑ５及びＱ６、すな
わちトランジスタ９１９，９１５及び９１６はそれらの
直線動作領域内に保持される。トランジスタＱ７又はト
ランジスタＱ８、すなわち電圧節点ＶＲＥＦ又は電圧節
点ＶＣＣＯＵＴのいずれかで受理された信号に基づいて
より高いベース電圧の利点を受けた場合は、その特定の
トランジスタには電界効果形トランジスタＱ９、すなわ
ちトランジスタ９１９を導通する電圧の大部分が分配さ
れる。従って、節点ＶＣＣＯＵＴでの電圧が節点ＶＲＥ
Ｆでの電圧レベルより低い場合は、電圧節点ＣＯＮＴ１
は高レベルになり、インバータ２１’に出力信号が供給
され、それによって充電・放電論理回路１５での充電動
作が可能になる。

【００２０】図５には、本発明の充電・放電論理回路１
５を励起するように動作する２相パルス・クロックパル
ス回路１３の推奨実施例の詳細が示されている。２相ク
ロックパルス回路１３は推奨実施例に従って、それぞれ
第１と第２のＮＯＲゲート１２及び１５、すなわちゲー
ト９５２及び９５５を含んでおり、その各々の後に連続
してそれぞれ一対のインバータ、１３及び１４、すなわ
ちインバータ９５３及び９５４と、１６及び１７、すな
わちインバータ９５６及び９５７が接続されている。第
２ＮＯＲゲート１５、すなわちゲート９５５入力端子の
一つの前にはインバータ１１、すなわちインバータ９５
１が接続されている。クロック回路１５は入力クロック
パルスＣＬＫＩＮを受理し、この信号はＮＯＲゲート１
２、すなわちゲート９５２にその入力の一つとして送ら
れ、又、インバータ１１、すなわちインバータ９５１に
その単一入力として送られる。入力クロック信号ＣＬＫ
ＩＮは単純な方形波である。ＮＯＲゲート１２及び１
５、すなわちゲート９５２及び９５５と、それらのそれ
ぞれに付随するインバータ１３及び１４、すなわちイン
バータ９５３及び９５４と、１６及び１７、すなわちイ
ンバータ９５６及び９５７とは交差結合されており、イ
ンバータ１４、すなわち９５４の出力はＮＯＲゲート１
５、すなわちゲート９５５への入力としての役割を果た
し、又、インバータ１７、すなわち９５７の出力はＮＯ
Ｒゲート１５、すなわちゲート９５５への入力としての
役割を果たす。インバータ１４及び１７、すなわち９５
４及び９５７は相互に排他的な、入力パルスＣＬＫＩＮ
の半周期で位相ずれしたクロックパルスを生成する。

【００２１】要約すると、オン・チップ電圧変換回路装
置１１は、チップによって使用される電力を第１の電圧
レベルから選択された第２の電圧レベルへと変換するの
に充電・放電論理回路１５を駆動するため、交番の、相
互に排他的な充電及び放電パルスを利用したものであ
る。オン・チップ電圧変換回路装置１１は選択された基
準電圧を生成された所望の出力電圧と比較するための比
較回路１９を含んでいる。比較回路１９は充電・放電論
理回路１５の出力コンデンサ５５０が過充電されること
なく所望のレベルに確実に充電された状態に留まるよう
に、充電・放電論理回路１５を使用可能又は使用不能に
するための制御信号を生成する。オン・チップ電圧変換
回路装置１１は特に所望の出力電圧レベルを生成するの
に役立つ２個の充電コンデンサ５００と７００、及び出
力コンデンサ５５０を備えることができる。充電コンデ
ンサ５００と７００の一方は、充電動作が比較回路１９
によって可能にされるならば、各放電パルス及び各充電
パルスと整合して出力コンデンサ５５０に電荷を供給す
る。それぞれのコンデンサ５００，５５０及び７００は
比較回路１９により過電圧状態が検知されると放電さ
れ、それによって出力電圧レベルは確実に特定の所望レ
ベルに適切に調整される。出力電圧信号の平滑性は出力
電圧線２３に印加される特定の負荷キャパシタンスによ
って左右される。

【００２２】以上、本発明の実施例について詳述した
が、以下、本発明の各実施例毎に列挙する。

【実施例１】半導体チップ用の電圧変換回路において、
交番で充電及び放電パルスを発生するためのクロック装
置と、交番の充電及び放電パルスと入力電圧信号とを受
信するための充電・放電論理装置であって、交番の充電
及び放電パルスと入力電圧信号との受信に応動して所定
の電圧レベルにて出力電圧を発生するのに有効であり、
第１と第２の電荷蓄積システムを備えており、前記第１
の電荷蓄積システムは充電パルスに応答して電荷蓄積動
作を実行でき、前記第２電荷蓄積システムは電気的放電
パルスに応答して電荷蓄積動作を実行できる形式の充電
・放電論理装置と、前記充電・放電論理装置の充電及び
放電の動作を可能、又は不可能にするように動作する、
充電・放電論理装置の動作を制御する装置、とを備えた
ことを特徴とする電圧変換回路。

【実施例２】前記制御装置が比較回路を含んだことを特
徴とする実施例１記載の電圧変換回路。

【実施例３】前記クロック装置が、一方のパルスがオン
状態にある場合には他方のパルスがオフ状態にあるよう
に相反する充電及び放電パルスを発生することを特徴と
する実施例１記載の電圧変換回路。

【実施例４】前記第２電荷蓄積システムが所望の出力電
圧レベルを作成するように動作する出力コンデンサを含
んだことを特徴とする実施例１記載の電圧変換装置。

【実施例５】前記第１電荷蓄積システムが放電パルスの
指令の下に出力コンデンサに電荷を供給するように動作
する充電コンデンサを含んだことを特徴とする実施例４
記載の電圧変換装置。

【実施例６】前記充電コンデンサが充電パルスの指令の
下に充電されることを特徴とする実施例５記載の電圧変
換回路。

【実施例７】出力コンデンサでの出力電圧が所定の電圧
レベルを超えた場合に、前記充電コンデンサが充電しな
いように防止されることを特徴とする実施例５記載の電
圧変換回路。

【実施例８】前記充電・放電論理装置が、電気的放電パ
ルスの動作に応動して電荷蓄積動作を行うことができる
第３電荷蓄積システムを含んだことを特徴とする実施例
１記載の電圧変換回路。

【実施例９】前記第３電荷蓄積システムが、充電パルス
に応答して前記第２電荷蓄積システムに対して電荷蓄積
動作を誘発せしめることによって、前記第２電荷蓄積シ
ステムが充電及び放電の双方の動作段階中に全波充電動
作を行うことができることを特徴とする実施例８記載の
電圧変換装置。

【実施例１０】前記第３電荷蓄積システムのキャパシタ
ンスが前記第２電荷蓄積システムのキャパシタンスより
も約１桁だけ小さいことを特徴とする実施例８記載の電
圧変換装置。

【実施例１１】前記第１電荷蓄積システムのキャパシタ
ンスが前記第２電荷蓄積システムのキャパシタンスより
も約１桁だけ小さいことを特徴とする実施例１記載の電
圧変換装置。

【実施例１２】オン・チップ電圧変換の方法において、
交番の充電及び放電パルスと、入力電圧信号とを充電・
放電論理回路に送る段階と、充電・放電論理回路に供給
された入力電圧信号から充電・放電論理回路によって所
定の出力電圧を発生する段階と、充電・放電論理回路の
出力での出力電圧に応じて、充電・放電論理回路の動作
を可能、又は不可能にするように充電・放電論理回路を
制御する段階、とから成ることを特徴とする方法。

【実施例１３】受信された充電パルスに応答して充電コ
ンデンサに電荷を充電する付加的な段階を含んだことを
特徴とする実施例１２記載のオン・チップ電圧変換方
法。

【００２３】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、複数の内部の半導体チップ電圧レベルで動作
可能な半導体回路チップを開発することができる。

【図面の簡単な説明】

【図１】本発明に従ったオン・チップ電圧変換回路装置
全体の構成図である。

【図２】本発明に従って出力コンデンサ、すなわち第２
コンデンサが単一の充電コンデンサによって充電され、
この充電は充電クロック動作段階中にだけ行われる構成
の、本発明の第１実施例に従ったオン・チップ電圧変換
回路装置の充電・放電論理回路部分の詳細な構成図であ
る。

【図３】本発明の充電及び放電段階中にそれぞれ出力コ
ンデンサを充電するのに役立つ第１と第２の充電コンデ
ンサを含む、本発明のオン・チップ電圧変換回路装置の
充電・放電論理回路の詳細な構成図である。

【図４】充電・放電論理回路の出力電圧レベルを監視す
るのに役立つオン・チップ電圧変換回路装置の比較回路
の電気回路図である。

【図５】本発明に従ったオン・チップ電圧変換回路装置
の充電・放電論理回路に交番の充電及び放電パルスを供
給するのに役立つ本発明に従った２相クロックパルス回
路の回路図である。

【符号の説明】

１３：２相クロックパルス回路 １５：充電パルス論理回路 １７：基準電圧源 １９：比較回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体チップ用の電圧変換回路において、 交互に充電及び放電パルスを発生するクロック手段と、 交番の充電及び放電パルスと入力電圧信号とを受信する
   充電・放電論理手段であって、交番の充電及び放電パル
   スと入力電圧信号との受信に応答して所定の電圧レベル
   にて出力電圧を発生するのに有効であり、第１と第２の
   電荷蓄積システムを備えており、前記第１の電荷蓄積シ
   ステムは充電パルスに応答して電荷蓄積動作を実行で
   き、前記第２電荷蓄積システムは電気的放電パルスに応
   答して電荷蓄積動作を実行できる形式の充電・放電論理
   手段と、 前記充電・放電論理手段の充電及び放電の動作を可能、
   又は不可能にするように動作する、前記充電・放電論理
   手段の動作を制御する手段と、 を備えて成る電圧変換回路。