JPH0731920B2 - プログラマブル素子の測定法 - Google Patents
プログラマブル素子の測定法Info
- Publication number
- JPH0731920B2 JPH0731920B2 JP21316086A JP21316086A JPH0731920B2 JP H0731920 B2 JPH0731920 B2 JP H0731920B2 JP 21316086 A JP21316086 A JP 21316086A JP 21316086 A JP21316086 A JP 21316086A JP H0731920 B2 JPH0731920 B2 JP H0731920B2
- Authority
- JP
- Japan
- Prior art keywords
- leakage current
- output
- memory cells
- programmable element
- measuring method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title description 5
- 230000006870 function Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000691 measurement method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラム素子に関し、特に出力漏れ電流測
定法に関する。
定法に関する。
〔従来の技術〕 プログラマブル素子は、マーザが自由に所望の論理素子
を作ることが出来るので広く用いられている。
を作ることが出来るので広く用いられている。
しかしながら製造時は、末書込みの状態で出荷する必要
があるので、ユーザが使用する記憶セルとは別に、あら
かじめ製造時に書込まれた機能チェック用記憶セルを搭
載するなどして、末書込み状態でも検査が出来る様に工
夫している。
があるので、ユーザが使用する記憶セルとは別に、あら
かじめ製造時に書込まれた機能チェック用記憶セルを搭
載するなどして、末書込み状態でも検査が出来る様に工
夫している。
出力を高インピーダンス状態にさせて漏れ電流の有無を
測定する出力漏れ電流の測定は、通常末書込みセルを選
択して測定をしていた。末書込みセルを選択した場合出
力の漏れ電流の有無の測定は、可能であるが、書込み時
に使用する電流通路に漏れ電流通路がある場合には、末
書込みセル選択では、検出できないことがあり、書込み
後初めて出力漏れ電流が検出され、書込み不良となり書
込み歩留を低下させたり、使用中に出力漏れ電流が増大
し、不良となり、システムの信頼性を低下させる事があ
った。
測定する出力漏れ電流の測定は、通常末書込みセルを選
択して測定をしていた。末書込みセルを選択した場合出
力の漏れ電流の有無の測定は、可能であるが、書込み時
に使用する電流通路に漏れ電流通路がある場合には、末
書込みセル選択では、検出できないことがあり、書込み
後初めて出力漏れ電流が検出され、書込み不良となり書
込み歩留を低下させたり、使用中に出力漏れ電流が増大
し、不良となり、システムの信頼性を低下させる事があ
った。
本発明の目的は、プログラマブル素子の製造時に出力漏
れ電流を完全に検出できる測定法を提供することにあ
る。
れ電流を完全に検出できる測定法を提供することにあ
る。
本発明の出力漏れ電流測定法は、製造時にすでに書込ま
れている機能チェック用記憶素子の書込み済みセルを選
択して出力漏れ電流を検出する測定法である。
れている機能チェック用記憶素子の書込み済みセルを選
択して出力漏れ電流を検出する測定法である。
第２図は、従来のプログラマブル素子の一種であるプロ
グラマブル・リード・オンリー・メモリ（以下PROM）の
構成図である。１は、Ｘ側のデコーダ、２は、読み出し
時に使用するＹ側デコーダ、３は、書込み時に使用する
電流駆動回路である。４は、出力回路であり、５は、出
力回路の活性化、非活性化を制御するCS回路である。10
は、出力から電流駆動回路への電流通路であり、Qmn
（ｍ＝1,2,n＝1,2）は、ユーザが使用する記憶セルであ
る。
グラマブル・リード・オンリー・メモリ（以下PROM）の
構成図である。１は、Ｘ側のデコーダ、２は、読み出し
時に使用するＹ側デコーダ、３は、書込み時に使用する
電流駆動回路である。４は、出力回路であり、５は、出
力回路の活性化、非活性化を制御するCS回路である。10
は、出力から電流駆動回路への電流通路であり、Qmn
（ｍ＝1,2,n＝1,2）は、ユーザが使用する記憶セルであ
る。
出力洩れ電流の測定は、CS入力より出力を非活性化し
て、出力漏れ電流通路の有無を検出する。出力漏れ電流
の電流通路は、次の２通路が考えられる。１つは、出力
回路そのものに電流通路がある場合、これは、選択され
た記憶セルの状態に関係なく漏れ電流は、検出できる。
他の１つは、３の電流駆動回路に漏れ電流通路がある場
合である。
て、出力漏れ電流通路の有無を検出する。出力漏れ電流
の電流通路は、次の２通路が考えられる。１つは、出力
回路そのものに電流通路がある場合、これは、選択され
た記憶セルの状態に関係なく漏れ電流は、検出できる。
他の１つは、３の電流駆動回路に漏れ電流通路がある場
合である。
この場合選択されている記憶セルが末書込みであると漏
れ電流の方向に逆方向のダイオードとして働く為に電流
通路が遮断され、出力漏れ電流を検出できない。この場
合、実際に書込みを行って初めて出力漏れ電流が検出さ
れ、出荷後の不良となり、信頼性を見かけ上低下させ
る。
れ電流の方向に逆方向のダイオードとして働く為に電流
通路が遮断され、出力漏れ電流を検出できない。この場
合、実際に書込みを行って初めて出力漏れ電流が検出さ
れ、出荷後の不良となり、信頼性を見かけ上低下させ
る。
次に本発明について図面を参照して説明する。
第１図は、本発明の実施例であり、PROMにブロックダイ
ヤグラムである。
ヤグラムである。
１は、Ｘ側デコーダ、２は、読み出し時のＹ側デコー
ダ、３は、書込み時に使用する電流駆動回路Qmnはユー
ザが使用する記憶セル、４は、出力回路、５は、CS回路
と従来のPROMと同様の構成である。従来例では、製造時
にあらかじめ書込まれた記憶セルを有する機能チェック
用記憶セル11,12を用いることなく出力漏れ電流の測定
を行っていたが本発明の測定法では、11,12をONさせ
て、機能チェック用記憶セルのすべてのデジット線の書
込み済みセルを選択することにより、末書込みでは、検
出できない３の電流駆動回路に漏れ電流通路がある場合
も検出できるわけである。この時書込み通路10、電流駆
動回路３機能チェック用記憶セルのすべてのデジット線
の書込み済みセル、Ｘ側デコーダを介した漏れ電流通路
ができ、検出が可能となる。機能チェック用記憶セルの
選択は、A0A1にTTLレベルにより大きな電圧を印加する
ことにより可能となる。
ダ、３は、書込み時に使用する電流駆動回路Qmnはユー
ザが使用する記憶セル、４は、出力回路、５は、CS回路
と従来のPROMと同様の構成である。従来例では、製造時
にあらかじめ書込まれた記憶セルを有する機能チェック
用記憶セル11,12を用いることなく出力漏れ電流の測定
を行っていたが本発明の測定法では、11,12をONさせ
て、機能チェック用記憶セルのすべてのデジット線の書
込み済みセルを選択することにより、末書込みでは、検
出できない３の電流駆動回路に漏れ電流通路がある場合
も検出できるわけである。この時書込み通路10、電流駆
動回路３機能チェック用記憶セルのすべてのデジット線
の書込み済みセル、Ｘ側デコーダを介した漏れ電流通路
ができ、検出が可能となる。機能チェック用記憶セルの
選択は、A0A1にTTLレベルにより大きな電圧を印加する
ことにより可能となる。
以上示したように本発明は、今まで末書込み状態では、
検出できなかった出力漏れ電流の検出ができ、プログラ
マブル素子の品質を大幅に改善でき、効果は、大であ
る。本発明では、バイポーラ型のPROMを例にとったが、
他のプログラマブル素子でも同様の効果が得られること
は、いうまでもない。
検出できなかった出力漏れ電流の検出ができ、プログラ
マブル素子の品質を大幅に改善でき、効果は、大であ
る。本発明では、バイポーラ型のPROMを例にとったが、
他のプログラマブル素子でも同様の効果が得られること
は、いうまでもない。
第１図は、本発明の実施例を示す図である。第２図は、
従来例を示す図である。 Q11〜Q44……プログラム素子。
従来例を示す図である。 Q11〜Q44……プログラム素子。
Claims (1)
- 【請求項１】電気的書込み可能な記憶セルを有し、かつ
あらかじめ製造時に書込まれた記憶セルを含む機能チェ
ック用記憶セルを有するプログラマブル素子において、
出力漏れ電流を測定する時前記機能チェック用記憶セル
のすべてのデジット線の書込み済み記憶セルを選択し、
かつデータ出力回路を非活性化した状態で、出力端子か
らデータ書込みのための電流駆動回路を介して前記デジ
ット線に流れ込む出力漏れ電流を測定する事を特徴とす
る測定法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21316086A JPH0731920B2 (ja) | 1986-09-09 | 1986-09-09 | プログラマブル素子の測定法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21316086A JPH0731920B2 (ja) | 1986-09-09 | 1986-09-09 | プログラマブル素子の測定法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6366800A JPS6366800A (ja) | 1988-03-25 |
| JPH0731920B2 true JPH0731920B2 (ja) | 1995-04-10 |
Family
ID=16634559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21316086A Expired - Lifetime JPH0731920B2 (ja) | 1986-09-09 | 1986-09-09 | プログラマブル素子の測定法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731920B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5428621A (en) * | 1992-09-21 | 1995-06-27 | Sundisk Corporation | Latent defect handling in EEPROM devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59919B2 (ja) * | 1978-11-27 | 1984-01-09 | 富士通株式会社 | 半導体記憶装置 |
-
1986
- 1986-09-09 JP JP21316086A patent/JPH0731920B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6366800A (ja) | 1988-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108252A (en) | Integrated circuit memory devices having self-test circuits therein and method of testing same | |
| JP2821278B2 (ja) | 半導体集積回路 | |
| US5267205A (en) | Semiconductor memory device | |
| US7206988B1 (en) | Error-correction memory architecture for testing production errors | |
| EP4310845B1 (en) | Magnetoresistive random access memory (mram) with end of life margin sensor | |
| JPH01208795A (ja) | 半導体記憶装置 | |
| JP2003532974A (ja) | 集積化されたｓｒａｍを備える装置及びその装置のテスト方法 | |
| JPS6349320B2 (ja) | ||
| JPS6366800A (ja) | プログラマブル素子の測定法 | |
| KR880004490A (ko) | 반도체 기억장치 | |
| JPS6152758A (ja) | メモリのエラ−検出装置 | |
| JPS62299000A (ja) | 半導体メモリ | |
| EP1707973A1 (en) | Semiconductor device and method for testing semiconductor device | |
| JPH0359899A (ja) | 半導体メモリ | |
| KR19980083772A (ko) | 반도체 메모리 | |
| JPH05128016A (ja) | 不揮発性半導体記憶装置 | |
| JP3040508B2 (ja) | メモリ試験方法 | |
| JP3022792B2 (ja) | 半導体集積回路装置 | |
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| KR940008725B1 (ko) | 반도체 메모리 장치의 테스트 방법 및 회로 | |
| JPS6013120Y2 (ja) | Ｒｏｍの書込装置 | |
| JPS6220046A (ja) | 記憶素子 | |
| JP2000251499A (ja) | 不揮発性メモリ及び不揮発性メモリの検査方法 | |
| JPS633400B2 (ja) | ||
| JP2850633B2 (ja) | 半導体記憶装置 |