JPH07319563A - レギュレータ回路 - Google Patents
レギュレータ回路Info
- Publication number
- JPH07319563A JPH07319563A JP10803094A JP10803094A JPH07319563A JP H07319563 A JPH07319563 A JP H07319563A JP 10803094 A JP10803094 A JP 10803094A JP 10803094 A JP10803094 A JP 10803094A JP H07319563 A JPH07319563 A JP H07319563A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- voltage
- resistor
- changed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 230000010355 oscillation Effects 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【構成】 出力端子ＯＵＴに出力される電圧を抵抗器８
と抵抗器９とで分圧し、ツェナーダイオード４の電圧と
トランジスタ３のベースエミッタ電圧の合計との電圧差
によってトランジスタ３のコレクタ電流を変化させる。
変化したトランジスタ３のコレクタ電流は、トランジス
タ２のベース電流と等しいため、トランジスタ２の出力
みったコレクタ電圧を変化させる。トランジスタ２のエ
ミッタコレクタ電圧の変化により抵抗器６に流れる電流
が変化し、ＰチャンネルＭＯＳ・ＦＥＴ１のゲート電位
が変化する。そのため、ＰチャンネルＭＯＳ・ＦＥＴ１
のソースゲート間電圧を変化して、ＯＵＴに出力する電
圧を変化させる。 【効果】 負帰還増幅の帰還経路に高周波でのピークが
生じないので、位相がまわりにくい。そのため、部品の
増減無しに位相余裕の拡大が図れ異常発振の可能性をな
くし安定したレギュレータ回路が実現可能である。
と抵抗器９とで分圧し、ツェナーダイオード４の電圧と
トランジスタ３のベースエミッタ電圧の合計との電圧差
によってトランジスタ３のコレクタ電流を変化させる。
変化したトランジスタ３のコレクタ電流は、トランジス
タ２のベース電流と等しいため、トランジスタ２の出力
みったコレクタ電圧を変化させる。トランジスタ２のエ
ミッタコレクタ電圧の変化により抵抗器６に流れる電流
が変化し、ＰチャンネルＭＯＳ・ＦＥＴ１のゲート電位
が変化する。そのため、ＰチャンネルＭＯＳ・ＦＥＴ１
のソースゲート間電圧を変化して、ＯＵＴに出力する電
圧を変化させる。 【効果】 負帰還増幅の帰還経路に高周波でのピークが
生じないので、位相がまわりにくい。そのため、部品の
増減無しに位相余裕の拡大が図れ異常発振の可能性をな
くし安定したレギュレータ回路が実現可能である。
Description
【０００１】
【産業上の利用分野】本発明は、パストランジスタにＰ
チャンネルＦＥＴを使用したレギュレータ回路に関し、
特に、位相余裕拡大技術に関する。
チャンネルＦＥＴを使用したレギュレータ回路に関し、
特に、位相余裕拡大技術に関する。
【０００２】
【従来の技術】従来、出力電圧を安定するレギュレータ
回路においてパストランジスタにＭＯＳＦＥＴを使用す
る場合、図２に示すような回路が使用されていた。
回路においてパストランジスタにＭＯＳＦＥＴを使用す
る場合、図２に示すような回路が使用されていた。
【０００３】図２に示された従来のレギュレータ回路
は、ドレインが入力端子ＩＮに接続されたＰチャンネル
ＭＯＳ・ＦＥＴ１と、ＦＥＴ１のドレイン端子とゲート
端子との間に接続された抵抗器５と、一端がＦＥＴ１の
ゲート端子に接続され、他端が接地された抵抗器６と、
エミッタ端子およびコレクタ端子がＦＥＴ１のドレイン
端子およびゲート端子にそれぞれ接続されたトランジス
タ２と、トランジスタ２のベース端子に一端が接続され
た抵抗器７と、コレクタ端子が抵抗器７の他端に接続さ
れたトランジスタ３と、トランジスタ３のエミッタ端子
とグランドとの間に接続されたツェナーダイオード４
と、ＦＥＴ１のソース端子とグランドとの間に、直列に
接続された抵抗器８および９とを有している。
は、ドレインが入力端子ＩＮに接続されたＰチャンネル
ＭＯＳ・ＦＥＴ１と、ＦＥＴ１のドレイン端子とゲート
端子との間に接続された抵抗器５と、一端がＦＥＴ１の
ゲート端子に接続され、他端が接地された抵抗器６と、
エミッタ端子およびコレクタ端子がＦＥＴ１のドレイン
端子およびゲート端子にそれぞれ接続されたトランジス
タ２と、トランジスタ２のベース端子に一端が接続され
た抵抗器７と、コレクタ端子が抵抗器７の他端に接続さ
れたトランジスタ３と、トランジスタ３のエミッタ端子
とグランドとの間に接続されたツェナーダイオード４
と、ＦＥＴ１のソース端子とグランドとの間に、直列に
接続された抵抗器８および９とを有している。
【０００４】抵抗器８および９の接続点は、トランジス
タ３のベース端子に接続されている。また、直列接続さ
れた抵抗器８および９の両端には、負荷１０が接続され
ている。
タ３のベース端子に接続されている。また、直列接続さ
れた抵抗器８および９の両端には、負荷１０が接続され
ている。
【０００５】このレギュレータ回路においては、出力端
子ＯＵＴに出力される電圧を抵抗器８および抵抗器９で
分圧し、ツェナーダイオード４の電圧とトランジスタ３
のベースエミッタ電圧の合計との電圧差によってトラン
ジスタ３のコレクタ電流を変化させる。変化したトラン
ジスタ３のコレクタ電流は、トランジスタ２のベース電
流と等しいため、トランジスタ２のエミッタコレクタ電
圧を変化させる。トランジスタ２のエミッタコレクタ電
圧は、ＭＯＳ・ＦＥＴ１のソースゲート電圧と等しいた
め、ＰチャンネルＭＯＳ・ＦＥＴ１のソースドレイン間
電圧を変化させ、ＯＵＴに出力する電圧を変化させる。
子ＯＵＴに出力される電圧を抵抗器８および抵抗器９で
分圧し、ツェナーダイオード４の電圧とトランジスタ３
のベースエミッタ電圧の合計との電圧差によってトラン
ジスタ３のコレクタ電流を変化させる。変化したトラン
ジスタ３のコレクタ電流は、トランジスタ２のベース電
流と等しいため、トランジスタ２のエミッタコレクタ電
圧を変化させる。トランジスタ２のエミッタコレクタ電
圧は、ＭＯＳ・ＦＥＴ１のソースゲート電圧と等しいた
め、ＰチャンネルＭＯＳ・ＦＥＴ１のソースドレイン間
電圧を変化させ、ＯＵＴに出力する電圧を変化させる。
【０００６】ＯＵＴに出力した電圧の変化と逆方向にＯ
ＵＴの出力電圧を変化させるように負帰還増幅を組んで
いるため、ＯＵＴの出力電圧は、入力変動・負荷変動に
対して安定になる。
ＵＴの出力電圧を変化させるように負帰還増幅を組んで
いるため、ＯＵＴの出力電圧は、入力変動・負荷変動に
対して安定になる。
【０００７】
【発明が解決しようとする課題】図２に示した従来の回
路では、トランジスタ２のエミッタがＰチャンネルＦＥ
Ｔのドレインに接続されているため、ゲインが周波数の
高いところまで伸びている。そのため、位相が３６０度
廻ってもゲインがあるので発振の可能性が大きくトラン
ジスタの種類と実装方法が制限される。
路では、トランジスタ２のエミッタがＰチャンネルＦＥ
Ｔのドレインに接続されているため、ゲインが周波数の
高いところまで伸びている。そのため、位相が３６０度
廻ってもゲインがあるので発振の可能性が大きくトラン
ジスタの種類と実装方法が制限される。
【０００８】
【課題を解決するための手段】本発明によるレギュレー
タ回路は、ドレイン端子が入力端子に接続されたＦＥＴ
と、前記ＦＥＴのドレイン端子とゲート端子との間に接
続された第一の抵抗器と、一端が前記ＦＥＴのゲート端
子に接続され、他端が接地された第二の抵抗器と、エミ
ッタ端子およびコレクタ端子が前記ＦＥＴのソース端子
およびゲート端子にそれぞれ接続された第一のトランジ
スタと、前記第一のトランジスタのベース端子に一端が
接続された第三の抵抗器と、コレクタ端子が前記第三の
抵抗器の他端に接続された第二のトランジスタと、前記
第二のトランジスタのエミッタ端子とグランドとの間に
接続されたツェナーダイオードと、前記ＦＥＴのソース
端子とグランドとの間に、直列に接続された第四および
第五の抵抗器とを有し、前記第四および第五の抵抗器の
接続点が前記第二のトランジスタのベース端子に接続さ
れていることを特徴とする。
タ回路は、ドレイン端子が入力端子に接続されたＦＥＴ
と、前記ＦＥＴのドレイン端子とゲート端子との間に接
続された第一の抵抗器と、一端が前記ＦＥＴのゲート端
子に接続され、他端が接地された第二の抵抗器と、エミ
ッタ端子およびコレクタ端子が前記ＦＥＴのソース端子
およびゲート端子にそれぞれ接続された第一のトランジ
スタと、前記第一のトランジスタのベース端子に一端が
接続された第三の抵抗器と、コレクタ端子が前記第三の
抵抗器の他端に接続された第二のトランジスタと、前記
第二のトランジスタのエミッタ端子とグランドとの間に
接続されたツェナーダイオードと、前記ＦＥＴのソース
端子とグランドとの間に、直列に接続された第四および
第五の抵抗器とを有し、前記第四および第五の抵抗器の
接続点が前記第二のトランジスタのベース端子に接続さ
れていることを特徴とする。
【０００９】本発明によるレギュレータ回路において
は、前記ＦＥＴを、ＰチャンネルＭＯＳ・ＦＥＴとする
ことができる。
は、前記ＦＥＴを、ＰチャンネルＭＯＳ・ＦＥＴとする
ことができる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１を参照すると、本発明の一実施例にお
いては、トランジスタ２のエミッタがＰチャンネルＭＯ
Ｓ・ＦＥＴ１のドレインに接続されている。
いては、トランジスタ２のエミッタがＰチャンネルＭＯ
Ｓ・ＦＥＴ１のドレインに接続されている。
【００１２】すなわち、本実施例によるレギュレータ回
路は、ドレイン端子が入力端子ＩＮに接続されたＰチャ
ンネルＭＯＳ・ＦＥＴ１と、ＦＥＴ１のドレイン端子と
ゲート端子との間に接続された抵抗器５と、一端がＦＥ
Ｔ１のゲート端子に接続され他端が接地された抵抗器６
と、エミッタ端子およびコレクタ端子がＦＥＴ１のソー
ス端子およびゲート端子にそれぞれ接続されたトランジ
スタ２と、トランジスタ２のベース端子に一端が接続さ
れた抵抗器７と、コレクタ端子が抵抗器７の他端に接続
されたトランジスタ３と、トランジスタ３のエミッタ端
子とグランドとの間に接続されたツェナーダイオード４
と、ＦＥＴ１のソース端子とグランドとの間に、直列に
接続された抵抗器８および９とを有している。
路は、ドレイン端子が入力端子ＩＮに接続されたＰチャ
ンネルＭＯＳ・ＦＥＴ１と、ＦＥＴ１のドレイン端子と
ゲート端子との間に接続された抵抗器５と、一端がＦＥ
Ｔ１のゲート端子に接続され他端が接地された抵抗器６
と、エミッタ端子およびコレクタ端子がＦＥＴ１のソー
ス端子およびゲート端子にそれぞれ接続されたトランジ
スタ２と、トランジスタ２のベース端子に一端が接続さ
れた抵抗器７と、コレクタ端子が抵抗器７の他端に接続
されたトランジスタ３と、トランジスタ３のエミッタ端
子とグランドとの間に接続されたツェナーダイオード４
と、ＦＥＴ１のソース端子とグランドとの間に、直列に
接続された抵抗器８および９とを有している。
【００１３】抵抗器８および９の接続点は、トランジス
タ３のベース端子に接続されている。また、直接接続さ
れた抵抗器８および９の両端には、負荷１０が接続され
ている。
タ３のベース端子に接続されている。また、直接接続さ
れた抵抗器８および９の両端には、負荷１０が接続され
ている。
【００１４】本実施例においては、出力端子ＯＵＴに出
力される電圧を抵抗器８と抵抗器９とで分圧し、ツェナ
ーダイオード４の電圧とトランジスタ３のベースエミッ
タ電圧の合計との電圧差によってトランジスタ３のコレ
クタ電流を変化させる。変化したトランジスタ３のコレ
クタ電流は、トランジスタ２のベース電流と等しいた
め、トランジスタ２の出力みったコレクタ電圧を変化さ
せる。トランジスタ２のエミッタコレクタ電圧の変化に
より抵抗器６に流れる電流が変化し、ＰチャンネルＭＯ
Ｓ・ＦＥＴ１のゲート電位が変化する。そのため、Ｐチ
ャンネルＭＯＳ・ＦＥＴ１のソースゲート間電圧を変化
して、ＯＵＴに出力する電圧を変化させる。
力される電圧を抵抗器８と抵抗器９とで分圧し、ツェナ
ーダイオード４の電圧とトランジスタ３のベースエミッ
タ電圧の合計との電圧差によってトランジスタ３のコレ
クタ電流を変化させる。変化したトランジスタ３のコレ
クタ電流は、トランジスタ２のベース電流と等しいた
め、トランジスタ２の出力みったコレクタ電圧を変化さ
せる。トランジスタ２のエミッタコレクタ電圧の変化に
より抵抗器６に流れる電流が変化し、ＰチャンネルＭＯ
Ｓ・ＦＥＴ１のゲート電位が変化する。そのため、Ｐチ
ャンネルＭＯＳ・ＦＥＴ１のソースゲート間電圧を変化
して、ＯＵＴに出力する電圧を変化させる。
【００１５】ＯＵＴに出力した電圧の変化と逆方向にＯ
ＵＴの出力電圧を変化させるように負帰還増幅を組んで
いるため、ＯＵＴの出力電圧は、入力変動・負荷変動に
対して安定になる。
ＵＴの出力電圧を変化させるように負帰還増幅を組んで
いるため、ＯＵＴの出力電圧は、入力変動・負荷変動に
対して安定になる。
【００１６】
【発明の効果】以上説明したように、本発明において
は、トランジスタのエミッタは、安定なＯＵＴ出力に結
合するため、負帰還増幅の帰還経路に高周波でのピーク
が生じないので、位相がまわりにくい。
は、トランジスタのエミッタは、安定なＯＵＴ出力に結
合するため、負帰還増幅の帰還経路に高周波でのピーク
が生じないので、位相がまわりにくい。
【００１７】そのため、部品の増減無しに位相余裕の拡
大が図れ異常発振の可能性をなくし安定したレギュレー
タ回路が実現可能である。
大が図れ異常発振の可能性をなくし安定したレギュレー
タ回路が実現可能である。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のブロック図である。
１ ＰチャンネルＭＯＳ・ＦＥＴ ２，３ トランジスタ ４ ツェナーダイオード ５，６，７，８，９ 抵抗器 １０ 負荷
Claims (2)
- 【請求項１】 ドレイン端子が入力端子に接続されたＦ
ＥＴと、 前記ＦＥＴのドレイン端子とゲート端子との間に接続さ
れた第一の抵抗器と、 一端が前記ＦＥＴのゲート端子に接続され、他端が接地
された第二の抵抗器と、 エミッタ端子およびコレクタ端子が前記ＦＥＴのソース
端子およびゲート端子にそれぞれ接続された第一のトラ
ンジスタと、 前記第一のトランジスタのベース端子に一端が接続され
た第三の抵抗器と、 コレクタ端子が前記第三の抵抗器の他端に接続された第
二のトランジスタと、 前記第二のトランジスタのエミッタ端子とグランドとの
間に接続されたツェナーダイオードと、 前記ＦＥＴのソース端子とグランドとの間に、直列に接
続された第四および第五の抵抗器とを有し、 前記第四および第五の抵抗器の接続点が前記第二のトラ
ンジスタのベース端子に接続されていることを特徴とす
るレギュレータ回路。 - 【請求項２】 前記ＦＥＴが、ＰチャンネルＭＯＳ・Ｆ
ＥＴであることを特徴とする請求項１記載のレギュレー
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10803094A JPH07319563A (ja) | 1994-05-23 | 1994-05-23 | レギュレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10803094A JPH07319563A (ja) | 1994-05-23 | 1994-05-23 | レギュレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07319563A true JPH07319563A (ja) | 1995-12-08 |
Family
ID=14474184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10803094A Withdrawn JPH07319563A (ja) | 1994-05-23 | 1994-05-23 | レギュレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07319563A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103941795A (zh) * | 2014-04-01 | 2014-07-23 | 天津大学 | 与参考点无关的多电压输出可复用结构 |
-
1994
- 1994-05-23 JP JP10803094A patent/JPH07319563A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103941795A (zh) * | 2014-04-01 | 2014-07-23 | 天津大学 | 与参考点无关的多电压输出可复用结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043599A (en) | CMOS differential comparator with offset voltage | |
| US5477170A (en) | Comparator capable of preventing large noise voltage | |
| JPH07106875A (ja) | 半導体集積回路 | |
| EP0472202B1 (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
| EP0584435B1 (en) | High impedance,high ratio current mirror | |
| US6633198B2 (en) | Low headroom current mirror | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| JP3352899B2 (ja) | 増幅器回路 | |
| JP4083573B2 (ja) | 高周波増幅装置 | |
| EP0161067A2 (en) | Voltage follower | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| KR0169987B1 (ko) | 증폭기 장치 | |
| EP0703661A2 (en) | An apparatus for biasing a fet with a single voltage supply | |
| US4500849A (en) | Low noise power amplifier circuit | |
| KR960039599A (ko) | 광대역증폭회로 | |
| US6072306A (en) | Variation-compensated bias current generator | |
| JPH0831194A (ja) | サンプルホールド回路 | |
| JPH09120317A (ja) | 高精度定電流源回路 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US6356154B1 (en) | FET-based, linear voltage-controlled resistor for wide-band gain control circuit | |
| US6255868B1 (en) | Buffer circuit and hold circuit | |
| US7081787B2 (en) | Analog circuit for calculating square and reciprocal of a current | |
| JP2000031756A (ja) | カレントミラー回路及びチャージポンプ回路 | |
| JP2001068950A (ja) | ゲートバイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |