JPH07319950A - テストシステム - Google Patents
テストシステムInfo
- Publication number
- JPH07319950A JPH07319950A JP6116790A JP11679094A JPH07319950A JP H07319950 A JPH07319950 A JP H07319950A JP 6116790 A JP6116790 A JP 6116790A JP 11679094 A JP11679094 A JP 11679094A JP H07319950 A JPH07319950 A JP H07319950A
- Authority
- JP
- Japan
- Prior art keywords
- test
- tester
- virtual
- program
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 回路デバッグの作業効率を高めて開発期間を
短縮させる。 【構成】 テスタの動作をソフトウェア的に模擬する仮
想テスタととともに、この仮想テスタが実行可能なテス
トプログラムを実テスタが実行可能なテストプログラム
に変換するプログラム変換手段を設ける。 【効果】 回路デバッグから思考錯誤的な要素を排除す
ることができる。
短縮させる。 【構成】 テスタの動作をソフトウェア的に模擬する仮
想テスタととともに、この仮想テスタが実行可能なテス
トプログラムを実テスタが実行可能なテストプログラム
に変換するプログラム変換手段を設ける。 【効果】 回路デバッグから思考錯誤的な要素を排除す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、テストシステム、さら
には回路デバイスのテストに適用して有効な技術に関す
るものであって、たとえば半導体集積回路を設計して製
品化する際のデバッグに利用して有効な技術に関するも
のである。
には回路デバイスのテストに適用して有効な技術に関す
るものであって、たとえば半導体集積回路を設計して製
品化する際のデバッグに利用して有効な技術に関するも
のである。
【０００２】
【従来の技術】半導体集積回路などの回路デバイスを設
計して製品化する場合は、その製品が所期の機能を持っ
ているかどうかの検証いわゆるデバッグを綿密に行う必
要がある。このデバッグはテスタを用いて行われる。こ
のテスタは、テスト用のデバイス電源、テスト用のパタ
ーン発生器、ＤＣ計測器、および測定ピン等を含むテス
トステーションなどを有し、テストステーションに実装
された回路デバイスに対してテスト用の電源および信号
を与えながら、その回路デバイスから電圧や電流などの
値を計測することにより、所定項目の動作テストを行
う。そして、その動作テストの結果に基づき、回路デバ
イスが仕様通りの機能を持つかどうかのデバッグ（検
証）を行う。
計して製品化する場合は、その製品が所期の機能を持っ
ているかどうかの検証いわゆるデバッグを綿密に行う必
要がある。このデバッグはテスタを用いて行われる。こ
のテスタは、テスト用のデバイス電源、テスト用のパタ
ーン発生器、ＤＣ計測器、および測定ピン等を含むテス
トステーションなどを有し、テストステーションに実装
された回路デバイスに対してテスト用の電源および信号
を与えながら、その回路デバイスから電圧や電流などの
値を計測することにより、所定項目の動作テストを行
う。そして、その動作テストの結果に基づき、回路デバ
イスが仕様通りの機能を持つかどうかのデバッグ（検
証）を行う。
【０００３】図２２は、従来のテストシステムによる回
路デバッグ手順の概要を示したものであって、回路デバ
イスの実物が出来上がると、その回路デバイスのために
開発された専用のテストプログラムと、このテストプロ
グラムの下で動作するテスタとによって、上記回路デバ
イスの動作テストを行う。そして、その動作テストの結
果に基づき、回路デバイスが仕様通りであるかどうかの
デバッグを行う。このとき、その動作テストの結果にな
にがしかの不都合が発見された場合は、テストプログラ
ムに問題があるかも知れないので、デバッグは、回路デ
バイスとテストプログラムの双方について行われる。
路デバッグ手順の概要を示したものであって、回路デバ
イスの実物が出来上がると、その回路デバイスのために
開発された専用のテストプログラムと、このテストプロ
グラムの下で動作するテスタとによって、上記回路デバ
イスの動作テストを行う。そして、その動作テストの結
果に基づき、回路デバイスが仕様通りであるかどうかの
デバッグを行う。このとき、その動作テストの結果にな
にがしかの不都合が発見された場合は、テストプログラ
ムに問題があるかも知れないので、デバッグは、回路デ
バイスとテストプログラムの双方について行われる。
【０００４】ここで、テストプログラムにはテストのた
めの信号パターンなどが記述され、その作成および修正
はテスタごとに用意された支援装置を用いて行われる。
めの信号パターンなどが記述され、その作成および修正
はテスタごとに用意された支援装置を用いて行われる。
【０００５】たとえば、図２３に示すように、ある機種
のテスタ１Ａは、このテスタ１Ａだけの専用の言語ある
いは様式（フォーマット）で記述されたテストプログム
２Ａを用いてテストを行なうが、そのテストプログラム
２Ａの作成や管理も専用のプログラム作成支援装置３Ａ
およびプログラム・データベース４Ａを用いて行なわれ
る。他の機種のテスタ１Ｂ，１Ｃについてもそれぞれ、
専用のテストプログラム２Ｂ，２Ｃ、専用の作成支援装
置３Ｂ，３Ｃ、専用のデータベース４Ｂ，４Ｃが用意さ
れていて、テスタの機種ごとに使い分けられている。
のテスタ１Ａは、このテスタ１Ａだけの専用の言語ある
いは様式（フォーマット）で記述されたテストプログム
２Ａを用いてテストを行なうが、そのテストプログラム
２Ａの作成や管理も専用のプログラム作成支援装置３Ａ
およびプログラム・データベース４Ａを用いて行なわれ
る。他の機種のテスタ１Ｂ，１Ｃについてもそれぞれ、
専用のテストプログラム２Ｂ，２Ｃ、専用の作成支援装
置３Ｂ，３Ｃ、専用のデータベース４Ｂ，４Ｃが用意さ
れていて、テスタの機種ごとに使い分けられている。
【０００６】なお、半導体集積回路のテスタについて
は、たとえば、特公昭６１−６６７号公報、日経ＢＰ社
「日経エレクトロニクス １９８９年１０月１６日号１
２９，１３０頁などその例が記載されている。
は、たとえば、特公昭６１−６６７号公報、日経ＢＰ社
「日経エレクトロニクス １９８９年１０月１６日号１
２９，１３０頁などその例が記載されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【０００８】すなわち、上述したテストシステムでは、
そのテスタによる動作テストの結果になにがしかの不都
合が発見された場合に、その不都合の原因として、テス
トプログラムの欠陥と回路デバイスの欠陥の２つの要素
が含まれている可能性がある。したがって、デバッグに
際しては、まず、その不都合の原因個所がどちらにある
かを特定しなければならない。
そのテスタによる動作テストの結果になにがしかの不都
合が発見された場合に、その不都合の原因として、テス
トプログラムの欠陥と回路デバイスの欠陥の２つの要素
が含まれている可能性がある。したがって、デバッグに
際しては、まず、その不都合の原因個所がどちらにある
かを特定しなければならない。
【０００９】ところが、半導体集積回路のように複雑な
回路デバイスのテストでは、回路デバイスの複雑化に伴
い、そのテストプログラムも著しく複雑化するため、テ
ストの結果に不都合が生じたとしても、その不都合の原
因個所がテストプログラムにあるのか、または回路デバ
イスにあるのか、それとも両方にあるのかを特定するこ
とは非常に難しい。結局、そのデバッグは回路デバイス
とテストプログラムの双方について行われることになる
が、このようなデバッグは試行錯誤の要素が非常に大き
く、このことが回路デバイスの開発を長期化あるいは不
安定にしていた。
回路デバイスのテストでは、回路デバイスの複雑化に伴
い、そのテストプログラムも著しく複雑化するため、テ
ストの結果に不都合が生じたとしても、その不都合の原
因個所がテストプログラムにあるのか、または回路デバ
イスにあるのか、それとも両方にあるのかを特定するこ
とは非常に難しい。結局、そのデバッグは回路デバイス
とテストプログラムの双方について行われることになる
が、このようなデバッグは試行錯誤の要素が非常に大き
く、このことが回路デバイスの開発を長期化あるいは不
安定にしていた。
【００１０】また、上述した従来のテストシステムで
は、テストプログラムの作成環境がハードウェア的にも
ソフトウェア的にもそれぞれテスタの機種に依存してい
るため、同じような内容のテストでも、テスタの機種ご
とにテストプログラムを作成して管理しなければならな
かった。
は、テストプログラムの作成環境がハードウェア的にも
ソフトウェア的にもそれぞれテスタの機種に依存してい
るため、同じような内容のテストでも、テスタの機種ご
とにテストプログラムを作成して管理しなければならな
かった。
【００１１】このため、複数機種のテスタを使用する場
合、テストプログラム作成の労力が重複する無駄が生じ
るとともに、テスタごとに専用のプログラム作成支援環
境を置くことによってハードウェア資源およびソフトウ
ェア資産が重複する無駄も生じる。
合、テストプログラム作成の労力が重複する無駄が生じ
るとともに、テスタごとに専用のプログラム作成支援環
境を置くことによってハードウェア資源およびソフトウ
ェア資産が重複する無駄も生じる。
【００１２】たとえば、図８において、テスタ１Ａに実
行させるために作成されたテストプログラム２Ａは、そ
のままではテスタ１Ｂに実行させることができず、テス
タ１Ｂに実行させる場合は、同じ内容のものであって
も、テスタ１Ｂで実行させるための専用のテストプログ
ラム２Ｂを最初から作成しなおさなければならない。
行させるために作成されたテストプログラム２Ａは、そ
のままではテスタ１Ｂに実行させることができず、テス
タ１Ｂに実行させる場合は、同じ内容のものであって
も、テスタ１Ｂで実行させるための専用のテストプログ
ラム２Ｂを最初から作成しなおさなければならない。
【００１３】また、テストプログラム作成のためのハー
ド資源およびソフト資産もテスタの機種ごとに用意しな
ければならない。
ド資源およびソフト資産もテスタの機種ごとに用意しな
ければならない。
【００１４】以上のように、従来のテストシステムで
は、テスト結果に基づくデバッグの作業に試行錯誤的な
要素が多く、このことがデバッグ作業の効率を著しく低
下させ、回路デバイスの開発を長期化させてしまう、と
いう問題を生じていた。
は、テスト結果に基づくデバッグの作業に試行錯誤的な
要素が多く、このことがデバッグ作業の効率を著しく低
下させ、回路デバイスの開発を長期化させてしまう、と
いう問題を生じていた。
【００１５】また、テストプログラムを作成する際の労
力の無駄が大きく、ハード資源およびソフト資産の利用
効率も悪い、という問題も生じていた。
力の無駄が大きく、ハード資源およびソフト資産の利用
効率も悪い、という問題も生じていた。
【００１６】本発明の第１の目的は、デバッグ作業の効
率を高めて、回路デバイスの開発期間を短縮させる、と
いう技術を提供することにある。
率を高めて、回路デバイスの開発期間を短縮させる、と
いう技術を提供することにある。
【００１７】本発明の第２の目的は、テストプログラム
の作成能率を向上させるとともに、そのテストプログラ
ム作成のためのハード資源およびソフト資産の利用効率
を高める、という技術を提供することにある。
の作成能率を向上させるとともに、そのテストプログラ
ム作成のためのハード資源およびソフト資産の利用効率
を高める、という技術を提供することにある。
【００１８】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００２０】すなわち、ネットリスト等によってソフト
ウェア的に表現される仮想回路の動作試験を模擬する仮
想テスタと、上記仮想テスタのテストプログラム記述を
実物回路の動作試験を行う実テスタのプログラム記述に
変換するプログラム変換手段とを備えるとともに、上記
仮想テスタのテスト内容を記述したテストプログラムの
作成および修正を支援するプログラム作成支援装置を備
えて、テストプログラムのデバッグだけを分離して行わ
せるようにする、というものである。
ウェア的に表現される仮想回路の動作試験を模擬する仮
想テスタと、上記仮想テスタのテストプログラム記述を
実物回路の動作試験を行う実テスタのプログラム記述に
変換するプログラム変換手段とを備えるとともに、上記
仮想テスタのテスト内容を記述したテストプログラムの
作成および修正を支援するプログラム作成支援装置を備
えて、テストプログラムのデバッグだけを分離して行わ
せるようにする、というものである。
【００２１】
【作用】上述した手段によれば、テストプログラムのデ
バッグと回路デバイスのデバッグを分離して試行錯誤的
な要素を少なくすることができる。
バッグと回路デバイスのデバッグを分離して試行錯誤的
な要素を少なくすることができる。
【００２２】これにより、デバッグ作業の効率を高め
て、回路デバイスの開発期間を短縮させる、という目的
が達成される。
て、回路デバイスの開発期間を短縮させる、という目的
が達成される。
【００２３】また、テスタの機種ごとにテストプログラ
ムを作成する必要がなくなるとともに、そのテストプロ
グラムを作成するためのハード環境は仮想テスタについ
てだけ保有すればよく、テスタの機種ごとに保有する必
要がなくなる。
ムを作成する必要がなくなるとともに、そのテストプロ
グラムを作成するためのハード環境は仮想テスタについ
てだけ保有すればよく、テスタの機種ごとに保有する必
要がなくなる。
【００２４】これにより、複数機種のテスタを対象とす
るテストプログラムの作成能率を向上させるとともに、
そのテストプログラム作成のためのハード資源およびソ
フト資産の利用効率を高める、という目的が達成され
る。
るテストプログラムの作成能率を向上させるとともに、
そのテストプログラム作成のためのハード資源およびソ
フト資産の利用効率を高める、という目的が達成され
る。
【００２５】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。なお、図において、同一符号は同一あ
るいは相当部分を示すものとする。
ながら説明する。なお、図において、同一符号は同一あ
るいは相当部分を示すものとする。
【００２６】図１は本発明の技術が適用されたテストシ
ステムの一実施例を示す。同図において、１Ａ，１Ｂ，
１Ｃはそれぞれ実物回路１０２の動作試験を行う実テス
タ、２Ａ，２Ｂ，２Ｃはそれぞれ上記実テスタ１Ａ，１
Ｂ，１Ｃのテスト内容を記述した実テストプログラム、
１Ｘはネットリスト等によってソフトウェア的に表現さ
れる仮想回路１０３の動作試験を模擬する仮想テスタ、
２Ｘは上記仮想テスタ１Ｘのテスト内容を記述したテス
トプログラム、３Ｘは上記テストプログラム２Ｘの作成
および修正を支援するプログラム作成支援装置、４Ｘは
仮想テスタ１Ｘが実行可能なテストプログラムを格納・
蓄積したプログラム・データベース、５は仮想テスタ１
Ｘが実行可能なテストプログラム２Ｘと実テスタ１Ａ，
１Ｂ，１Ｃが実行可能なテストプログラム２Ａ，２Ｂ，
２Ｃとの間のデータ変換を相互に行なうプログラム変換
装置、１０１はシステム全体の動作を総括的に制御する
ＣＰＵ（中央処理装置）である。
ステムの一実施例を示す。同図において、１Ａ，１Ｂ，
１Ｃはそれぞれ実物回路１０２の動作試験を行う実テス
タ、２Ａ，２Ｂ，２Ｃはそれぞれ上記実テスタ１Ａ，１
Ｂ，１Ｃのテスト内容を記述した実テストプログラム、
１Ｘはネットリスト等によってソフトウェア的に表現さ
れる仮想回路１０３の動作試験を模擬する仮想テスタ、
２Ｘは上記仮想テスタ１Ｘのテスト内容を記述したテス
トプログラム、３Ｘは上記テストプログラム２Ｘの作成
および修正を支援するプログラム作成支援装置、４Ｘは
仮想テスタ１Ｘが実行可能なテストプログラムを格納・
蓄積したプログラム・データベース、５は仮想テスタ１
Ｘが実行可能なテストプログラム２Ｘと実テスタ１Ａ，
１Ｂ，１Ｃが実行可能なテストプログラム２Ａ，２Ｂ，
２Ｃとの間のデータ変換を相互に行なうプログラム変換
装置、１０１はシステム全体の動作を総括的に制御する
ＣＰＵ（中央処理装置）である。
【００２７】図２は上記仮想テスタ１Ｘおよびその周辺
の構成例を詳細に示す。同図に示すように、仮想テスタ
１Ｘには、仮想回路１０３の動作電源を模擬する電源シ
ミレータ１１、上記仮想回路１０３に印加されるテスト
信号の発生を模擬するパターン発生部１２、電流源，電
圧計，電流計などを模擬する測定シミレータ１３、測定
ピン１４１の伝送条件などを含む回路実装条件を模擬す
るテストステーション・シミレータ１４などが含まれて
いて、ネットリスト等によってソフトウェア的に表現さ
れる仮想回路１０３の動作試験をソフトウェア的に実行
する。
の構成例を詳細に示す。同図に示すように、仮想テスタ
１Ｘには、仮想回路１０３の動作電源を模擬する電源シ
ミレータ１１、上記仮想回路１０３に印加されるテスト
信号の発生を模擬するパターン発生部１２、電流源，電
圧計，電流計などを模擬する測定シミレータ１３、測定
ピン１４１の伝送条件などを含む回路実装条件を模擬す
るテストステーション・シミレータ１４などが含まれて
いて、ネットリスト等によってソフトウェア的に表現さ
れる仮想回路１０３の動作試験をソフトウェア的に実行
する。
【００２８】図３は上記プログラム変換装置５によるデ
ータ変換方式の一例を示す。プログラム変換装置５は、
たとえば同図の（Ａ）と（Ｂ）に示すように、実テスタ
のテストプログラム２Ａと仮想テスタのテストプログラ
ム２Ｘとを相互にデータ変換する。
ータ変換方式の一例を示す。プログラム変換装置５は、
たとえば同図の（Ａ）と（Ｂ）に示すように、実テスタ
のテストプログラム２Ａと仮想テスタのテストプログラ
ム２Ｘとを相互にデータ変換する。
【００２９】同図（Ａ）は実テスタ１Ａが実行可能なテ
ストプログラム２Ａの記述例、同図（Ｂ）は仮想テスタ
１Ｘが実行可能なテストプログラム２Ｘの記述例であっ
て、それぞれに同じ内容のテストパターンを表現してい
る。この場合、実テスタ１Ａのテストプログラム２Ａで
は、同図（Ａ）に示すように、その実テスタ１Ａに固有
のサイクル（００１，００２，００３，・・・）を基準
にしてテストパターンのレベル遷移を表現している。
ストプログラム２Ａの記述例、同図（Ｂ）は仮想テスタ
１Ｘが実行可能なテストプログラム２Ｘの記述例であっ
て、それぞれに同じ内容のテストパターンを表現してい
る。この場合、実テスタ１Ａのテストプログラム２Ａで
は、同図（Ａ）に示すように、その実テスタ１Ａに固有
のサイクル（００１，００２，００３，・・・）を基準
にしてテストパターンのレベル遷移を表現している。
【００３０】一方、仮想テスタ１Ｘのテストプログラム
２Ｘでは、同図（Ｂ）に示すように、テスタ１Ａの機種
依存性がない実時間（２０ｍｓ，５０ｍｓ，６０ｍｓ，
・・・）を基準にしてテストパターンのレベル遷移（変
化点）を表現している。
２Ｘでは、同図（Ｂ）に示すように、テスタ１Ａの機種
依存性がない実時間（２０ｍｓ，５０ｍｓ，６０ｍｓ，
・・・）を基準にしてテストパターンのレベル遷移（変
化点）を表現している。
【００３１】このように、仮想テスタ１Ｘのテストプロ
グラム２Ｘは実テスタ１Ａの機種に依存しない方式でテ
ストパターンなどを表現するように構成されている。こ
れにより、仮想テスタ１Ｘのテストプログラム２Ｘは、
いずれの実テスタ１Ａ，１Ｂ，１Ｃのテストプログラム
２Ａ，２Ｂ，２Ｃに対しても、相互にデータ変換するこ
とができるようになっている。
グラム２Ｘは実テスタ１Ａの機種に依存しない方式でテ
ストパターンなどを表現するように構成されている。こ
れにより、仮想テスタ１Ｘのテストプログラム２Ｘは、
いずれの実テスタ１Ａ，１Ｂ，１Ｃのテストプログラム
２Ａ，２Ｂ，２Ｃに対しても、相互にデータ変換するこ
とができるようになっている。
【００３２】次に、上述したテストシステムの動作につ
いて説明する。上述したテストシステムでは、仮想テス
タ１Ｘ側の作成支援装置３Ｘおよびデータベース４Ｘを
用いてテストプログラム２Ｘが作成される。作成された
テストプログラム２Ｘは仮想テスタ１Ｘによって検証さ
れる。
いて説明する。上述したテストシステムでは、仮想テス
タ１Ｘ側の作成支援装置３Ｘおよびデータベース４Ｘを
用いてテストプログラム２Ｘが作成される。作成された
テストプログラム２Ｘは仮想テスタ１Ｘによって検証さ
れる。
【００３３】このようにして仮想テスタ１Ｘ側にて作成
および検証されたテストプログラム２Ｘは、プログラム
変換装置５にて任意の実テスタ（１Ａ，１Ｂ，１Ｃ）が
実行可能なテストプログラム（２Ａ，２Ｂ，２Ｃ）にデ
ータ変換（コンパイル）されて実際のテストに使用され
る。
および検証されたテストプログラム２Ｘは、プログラム
変換装置５にて任意の実テスタ（１Ａ，１Ｂ，１Ｃ）が
実行可能なテストプログラム（２Ａ，２Ｂ，２Ｃ）にデ
ータ変換（コンパイル）されて実際のテストに使用され
る。
【００３４】一方、いずれかの実テスタ（１Ａ，１Ｂ，
１Ｃ）において作成された既存のテストプログラム（２
Ａ，２Ｂ，２Ｃ）は、上記プログラム変換装置５にて仮
想テスタ１Ｘが実行可能なテストプログラム２Ｘに変換
することにより、任意のテスタ（１Ａ，１Ｂ，１Ｃ）で
実行可能なテストプログラム（２Ａ，２Ｂ，２Ｃ）に変
換しなおすことができる。つまり、今まで実テスタ（１
Ａ，１Ｂ，１Ｃ）の機種に依存していたテストプログラ
ム（２Ａ，２Ｂ，２Ｃ）が仮想テスタ１Ｘを媒介するこ
とで、相互の互換性を得ることができるようになる。
１Ｃ）において作成された既存のテストプログラム（２
Ａ，２Ｂ，２Ｃ）は、上記プログラム変換装置５にて仮
想テスタ１Ｘが実行可能なテストプログラム２Ｘに変換
することにより、任意のテスタ（１Ａ，１Ｂ，１Ｃ）で
実行可能なテストプログラム（２Ａ，２Ｂ，２Ｃ）に変
換しなおすことができる。つまり、今まで実テスタ（１
Ａ，１Ｂ，１Ｃ）の機種に依存していたテストプログラ
ム（２Ａ，２Ｂ，２Ｃ）が仮想テスタ１Ｘを媒介するこ
とで、相互の互換性を得ることができるようになる。
【００３５】また、各実テスタ１Ａ，１Ｂ，１Ｃに実行
させるテストプログラム２Ａ，２Ｂ，２Ｃの作成を仮想
テスタ１Ｘだけを対象にして行なうことができるため、
実テスタ１Ａ，１Ｂ，１Ｃの機種ごとにテストプログラ
ム２Ａ，２Ｂ，２Ｃを作成する必要はない。
させるテストプログラム２Ａ，２Ｂ，２Ｃの作成を仮想
テスタ１Ｘだけを対象にして行なうことができるため、
実テスタ１Ａ，１Ｂ，１Ｃの機種ごとにテストプログラ
ム２Ａ，２Ｂ，２Ｃを作成する必要はない。
【００３６】これとともに、そのテストプログラム２
Ａ，２Ｂ，２Ｃを作成するためのハード環境は仮想テス
タ１Ｘについてだけ保有すればよく、テスタ１Ａ，１
Ｂ，１Ｃの機種ごとに保有する必要がない。
Ａ，２Ｂ，２Ｃを作成するためのハード環境は仮想テス
タ１Ｘについてだけ保有すればよく、テスタ１Ａ，１
Ｂ，１Ｃの機種ごとに保有する必要がない。
【００３７】さらに、ソフト資産であるプログラム・デ
ータベース４Ｘも機種ごとに備える必要はなく、仮想テ
スタ１Ｘにだけ備えて集中管理することができる。
ータベース４Ｘも機種ごとに備える必要はなく、仮想テ
スタ１Ｘにだけ備えて集中管理することができる。
【００３８】これにより、複数機種のテスタ１Ａ，１
Ｂ，１Ｃを対象とするテストプログラム２Ａ，２Ｂ，２
Ｃの作成能率を向上させるとともに、そのテストプログ
ラム作成のためのハード資源およびソフト資産の利用効
率を大幅に高めることができるようになる。
Ｂ，１Ｃを対象とするテストプログラム２Ａ，２Ｂ，２
Ｃの作成能率を向上させるとともに、そのテストプログ
ラム作成のためのハード資源およびソフト資産の利用効
率を大幅に高めることができるようになる。
【００３９】図４は本発明のテストシステムによる回路
デバッグ手順の概要を示したものであって、まず、回路
デバイスの実物が出来上がる前の設計段階にて、ネット
リスト等の形式で与えられる仮想回路１０３に対し、上
述した仮想テストプログラムと仮想テスタによる動作テ
ストを行う。この動作テストはソフトウェア的に行われ
るシミレーションであるが、このシミレーションによっ
て仮想テストプログラムが適性であるかどうかのデバッ
グ（検証）を行うことができる。このとき、要すれば、
仮想テストプログラムのデバッグのためにあらかじめ用
意された別の仮想回路を用いていもよい。
デバッグ手順の概要を示したものであって、まず、回路
デバイスの実物が出来上がる前の設計段階にて、ネット
リスト等の形式で与えられる仮想回路１０３に対し、上
述した仮想テストプログラムと仮想テスタによる動作テ
ストを行う。この動作テストはソフトウェア的に行われ
るシミレーションであるが、このシミレーションによっ
て仮想テストプログラムが適性であるかどうかのデバッ
グ（検証）を行うことができる。このとき、要すれば、
仮想テストプログラムのデバッグのためにあらかじめ用
意された別の仮想回路を用いていもよい。
【００４０】仮想テストプログラムのデバッグが完了し
たならば、次は、その仮想テストプログラムを上記プロ
グラム変換装置によって、任意の実テスタのテストプロ
グラムに変換する。そして、この実テストプログラムと
実テスタにより、今度は、上記回路デバイスの実物の動
作テストを行う。これにより、回路デバイスの実物につ
いてのデバッグを行うことができる。
たならば、次は、その仮想テストプログラムを上記プロ
グラム変換装置によって、任意の実テスタのテストプロ
グラムに変換する。そして、この実テストプログラムと
実テスタにより、今度は、上記回路デバイスの実物の動
作テストを行う。これにより、回路デバイスの実物につ
いてのデバッグを行うことができる。
【００４１】ここで注目すべきは、デバッグが、仮想テ
スタによる動作テストと実テスタによる動作テストの２
段階に分けて行えることである。これにより、仮に、い
ずれかの動作テストにて、なにがしかの不都合が発見さ
れた場合は、その不都合の原因が、テストプログラムに
あるのか、回路デバイスにあるのか、あるいは回路デバ
イスとテストプログラムの双方にあるのか等を明確に区
別することができ、これによりデバッグ作業の効率を高
めて、回路デバイスの開発期間を短縮させるできるよう
になる。
スタによる動作テストと実テスタによる動作テストの２
段階に分けて行えることである。これにより、仮に、い
ずれかの動作テストにて、なにがしかの不都合が発見さ
れた場合は、その不都合の原因が、テストプログラムに
あるのか、回路デバイスにあるのか、あるいは回路デバ
イスとテストプログラムの双方にあるのか等を明確に区
別することができ、これによりデバッグ作業の効率を高
めて、回路デバイスの開発期間を短縮させるできるよう
になる。
【００４２】図５は本発明のテストシステムにおけるプ
ログラム変換の例を示す。同図（Ａ）は、テストプログ
ラムのステートメント・ベース（記述内容）を変換する
場合を例示する。ここでは、実テスタ１Ａ用に開発され
たテストプログラム２Ａから、一旦仮想テスタ１Ｘ用の
テストプログラム２Ｘを生成し、この仮想テスタ１Ｘ用
のテストプログラム２Ｘから、別の実テスタ１Ｂ用のテ
ストプログラム２Ｂを生成する。この逆の変換も可能で
ある。
ログラム変換の例を示す。同図（Ａ）は、テストプログ
ラムのステートメント・ベース（記述内容）を変換する
場合を例示する。ここでは、実テスタ１Ａ用に開発され
たテストプログラム２Ａから、一旦仮想テスタ１Ｘ用の
テストプログラム２Ｘを生成し、この仮想テスタ１Ｘ用
のテストプログラム２Ｘから、別の実テスタ１Ｂ用のテ
ストプログラム２Ｂを生成する。この逆の変換も可能で
ある。
【００４３】同図（Ｂ）は、テストプログラムの測定パ
ラメータ情報を変換する場合を例示する。テストプログ
ラムの記述内容があらかじめ標準化されて共通であった
場合は、実テスタ１Ａ用に開発された測定パラメータ情
報だけを仮想テスタ１Ｘ用に一旦変換し、これから別の
実テスタ１Ｂ用の測定パラメータ情報を生成することに
より、異機種の実テスタ１Ａ，１Ｂ間でのプログラム変
換を行うことができる。
ラメータ情報を変換する場合を例示する。テストプログ
ラムの記述内容があらかじめ標準化されて共通であった
場合は、実テスタ１Ａ用に開発された測定パラメータ情
報だけを仮想テスタ１Ｘ用に一旦変換し、これから別の
実テスタ１Ｂ用の測定パラメータ情報を生成することに
より、異機種の実テスタ１Ａ，１Ｂ間でのプログラム変
換を行うことができる。
【００４４】同図（Ｃ）は、テストプログラムをモジュ
ール・ベースのテストプログラムに変換する場合を例示
する。ここでは、実テスト１Ａ用に開発されたテストプ
ログラムの記述内容と測定パラメータ情報に基づいて、
一旦仮想テスタ１Ｘ用のテストプログラム２Ｘを生成
し、この仮想テスタ１Ｘ用のテストプログラム２Ｘか
ら、別の実テスタ１Ｂ用に適合するモジュール・ベース
のテストプログラムを生成する。
ール・ベースのテストプログラムに変換する場合を例示
する。ここでは、実テスト１Ａ用に開発されたテストプ
ログラムの記述内容と測定パラメータ情報に基づいて、
一旦仮想テスタ１Ｘ用のテストプログラム２Ｘを生成
し、この仮想テスタ１Ｘ用のテストプログラム２Ｘか
ら、別の実テスタ１Ｂ用に適合するモジュール・ベース
のテストプログラムを生成する。
【００４５】図６〜図２１はそれぞれ仮想テストプログ
ラムの記述言語仕様の例を表にして示したものである。
図６〜図２１にそれぞれ示すように、テストプログラム
の記述方式はテスト項目ごとに定められ、各テスト項目
にはそれぞれ、テスト項目に対するプログラム記述、変
数の種類、変数の範囲、変数の分解能、変数を表現する
ための桁数が定められている。
ラムの記述言語仕様の例を表にして示したものである。
図６〜図２１にそれぞれ示すように、テストプログラム
の記述方式はテスト項目ごとに定められ、各テスト項目
にはそれぞれ、テスト項目に対するプログラム記述、変
数の種類、変数の範囲、変数の分解能、変数を表現する
ための桁数が定められている。
【００４６】ここで、変数範囲、分解能、変数桁数につ
いてはそれぞれ、どの実テスタ用のテストプログラムの
記述に対しても相互変換が可能なように、その記述の範
囲および精度の仕様が定められている。
いてはそれぞれ、どの実テスタ用のテストプログラムの
記述に対しても相互変換が可能なように、その記述の範
囲および精度の仕様が定められている。
【００４７】たとえば、図６に示すデバイス電源のプロ
グラムは、印加電圧Ｖｃｃが＋５０Ｖ〜−５０Ｖという
広い範囲の仕様で記述され、さらにその分解能も１ｍＶ
という高精度の仕様で記述されるようになっており、こ
れにより、どの実テスタ用のテストプログラム内容も表
現することができるようになっている。
グラムは、印加電圧Ｖｃｃが＋５０Ｖ〜−５０Ｖという
広い範囲の仕様で記述され、さらにその分解能も１ｍＶ
という高精度の仕様で記述されるようになっており、こ
れにより、どの実テスタ用のテストプログラム内容も表
現することができるようになっている。
【００４８】また、たとえば、図９，図１０，図１１に
示すピンのプログラムは、ピン端子での伝送条件まで考
慮した記述仕様となっており、これにより、実テスタで
のテスト条件を忠実に模擬することができるようになっ
ている。
示すピンのプログラムは、ピン端子での伝送条件まで考
慮した記述仕様となっており、これにより、実テスタで
のテスト条件を忠実に模擬することができるようになっ
ている。
【００４９】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００５０】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるＩＣ
テスタのテストシステムに適用した場合について説明し
たが、それに限定されるものではなく、たとえば基板回
路のテスタなどにも適用できる。
てなされた発明をその背景となった利用分野であるＩＣ
テスタのテストシステムに適用した場合について説明し
たが、それに限定されるものではなく、たとえば基板回
路のテスタなどにも適用できる。
【００５１】
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
【００５２】すなわち、デバッグ作業の効率を高めて、
回路デバイスの開発期間を短縮させることができる、と
いう効果が得られる。
回路デバイスの開発期間を短縮させることができる、と
いう効果が得られる。
【００５３】また、複数機種のテスタを対象とするテス
トプログラムの作成能率を向上させるとともに、そのテ
ストプログラム作成のためのハード資源およびソフト資
産の利用効率を高めることができる、という効果が得ら
れる。
トプログラムの作成能率を向上させるとともに、そのテ
ストプログラム作成のためのハード資源およびソフト資
産の利用効率を高めることができる、という効果が得ら
れる。
【図１】本発明の技術が適用されたテストシステムの一
実施例を示すブロック図
実施例を示すブロック図
【図２】仮想テスタの構成例を示すブロック図
【図３】プログラム変換装置によるデータ変換方式の一
例を示す図
例を示す図
【図４】本発明のテストシステムによる回路デバッグ手
順の概要を示すフローチャート
順の概要を示すフローチャート
【図５】本発明のテストシステムにおけるプログラム変
換の例を示す図
換の例を示す図
【図６】仮想テストプログラムの記述言語仕様の例を示
す図
す図
【図７】仮想テストプログラムの記述言語仕様の例を示
す図
す図
【図８】仮想テストプログラムの記述言語仕様の例を示
す図
す図
【図９】仮想テストプログラムの記述言語仕様の例を示
す図
す図
【図１０】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１１】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１２】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１３】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１４】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１５】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１６】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１７】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１８】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図１９】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図２０】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図２１】仮想テストプログラムの記述言語仕様の例を
示す図
示す図
【図２２】従来のテストシステムによる回路デバッグ手
順の概要を示すフローチャート
順の概要を示すフローチャート
【図２３】従来のテストシステムの概要を示すブロック
図
図
１Ａ，１Ｂ，１Ｃ 実テスタ ２Ａ，２Ｂ，２Ｃ 実テスタのテストプログラム １０１ ＣＰＵ（中央処理装置） １０２ 実物回路 １０３ 仮想回路 １Ｘ 仮想テスタ ２Ｘ テストプログラム２Ｘ ３Ｘ テストシステム ４Ｘ プログラム・データベース ５ プログラム変換装置 １１ 電源シミレータ １２ パターン発生部 １３ 測定シミレータ １４ テストステーション・シミレータ １４１ 測定ピン
Claims (4)
- 【請求項１】 ネットリスト等によってソフトウェア的
に表現される仮想回路の動作試験を模擬する仮想テスタ
と、この仮想テスタのテスト内容を記述したテストプロ
グラムの作成および修正を支援するプログラム作成支援
装置と、上記仮想テスタのテストプログラム記述を実物
回路の動作試験を行う実テスタのテストプログラム記述
に変換するプログラム変換手段とを備えたことを特徴と
するテストシステム。 - 【請求項２】 仮想テスタのテストプログラム記述と実
テスタのテストプログラム記述を相互に変換するプログ
ラム変換手段を備えたことを特徴とする請求項１に記載
のテストシステム。 - 【請求項３】 ネットリスト等によってソフトウェア的
に表現される仮想回路の動作試験を模擬する仮想テスタ
と、この仮想テスタのテスト内容を記述したテストプロ
グラムの作成および修正を支援するプログラム作成支援
装置と、上記仮想テスタのテストプログラム内容に基づ
いて実物回路の動作試験を行う実テスタとを備えたこと
を特徴とする請求項１または２に記載のテストシステ
ム。 - 【請求項４】 仮想回路の動作電源を模擬する電源シミ
レータと、上記仮想回路に印加されるテスト信号の発生
を模擬するパターン発生部と、電流源，電圧計，電流計
などを模擬する測定シミレータと、測定ピンの伝送条件
などを模擬するテストステーション・シミレータとを含
む仮想テスタを備えたことを特徴とする請求項１から３
のいずれかに記載のテストシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6116790A JPH07319950A (ja) | 1994-05-30 | 1994-05-30 | テストシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6116790A JPH07319950A (ja) | 1994-05-30 | 1994-05-30 | テストシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07319950A true JPH07319950A (ja) | 1995-12-08 |
Family
ID=14695763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6116790A Pending JPH07319950A (ja) | 1994-05-30 | 1994-05-30 | テストシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07319950A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001349928A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
| WO2006123560A1 (ja) * | 2005-05-20 | 2006-11-23 | Advantest Corporation | 半導体試験用プログラムデバッグ装置 |
| CN110045260A (zh) * | 2019-04-03 | 2019-07-23 | 南京邮电大学 | 半导体器件虚拟测试平台及半导体器件虚拟测试方法 |
-
1994
- 1994-05-30 JP JP6116790A patent/JPH07319950A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001349928A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
| WO2006123560A1 (ja) * | 2005-05-20 | 2006-11-23 | Advantest Corporation | 半導体試験用プログラムデバッグ装置 |
| US8132161B2 (en) | 2005-05-20 | 2012-03-06 | Advantest Corporation | Semiconductor test program debug device |
| CN110045260A (zh) * | 2019-04-03 | 2019-07-23 | 南京邮电大学 | 半导体器件虚拟测试平台及半导体器件虚拟测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4508657B2 (ja) | Ａｓｉｃ／ｓｏｃ製造におけるプロトタイプホールドを回避するための製造方法と装置 | |
| US6295623B1 (en) | System for testing real and simulated versions of an integrated circuit | |
| US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
| US6197605B1 (en) | Method and device for test vector analysis | |
| CN112444731B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
| JP3540539B2 (ja) | 半導体試験装置 | |
| JP3388190B2 (ja) | 半導体試験装置用テストプログラム生成システム及びテストプログラム生成方法 | |
| JP2697861B2 (ja) | 測定プログラム自動作成装置 | |
| KR100506769B1 (ko) | 고속 테스트 패턴 평가 장치 | |
| JPH07319950A (ja) | テストシステム | |
| US20140358514A1 (en) | System and method for automatically generating offline result emulation files from a testflow | |
| TW440797B (en) | Automatic test equipment with simulation test function and the test method thereof | |
| JP3097132B2 (ja) | テストプログラム・テスト規格表変換装置 | |
| JPH10254922A (ja) | 半導体装置の自動回路設計手法及び自動評価プログラム生成手法 | |
| Diamant | Automatic Generation of Mixed-Signal Test Programs from Circuit Simulation Data | |
| Lang et al. | Automating test program generation in STIL-expectations and experiences using IEEE 1450 [standard test interface language] | |
| Lu et al. | Bridge the gap between simulation and test: An OSA-compliant Virtual Test Environment | |
| Ravindranath et al. | Automatic test plan generation for analog and mixed signal integrated circuits using partial activation and high level simulation | |
| Baker et al. | Using EDIF in IC testing: experience from the Everest project | |
| JPH08114649A (ja) | 半導体集積回路装置のテスト装置および方法 | |
| JP2004212264A (ja) | ミックスドシグナルｌｓｉのテストプログラム・テストパタン自動生成システム及びそのシステムをプログラムとして記録した記録媒体 | |
| CN110727583A (zh) | 一种基于可扩展验证组件构建验证环境的方法 | |
| Harrold et al. | A high-level test program language for analog and mixed-signal test program development | |
| Walsh et al. | Simulation of Functional Mixed Signal Test | |
| JPS61288178A (ja) | インサ−キツトテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |