JPH07321058A - Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 - Google Patents
Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法Info
- Publication number
- JPH07321058A JPH07321058A JP6940595A JP6940595A JPH07321058A JP H07321058 A JPH07321058 A JP H07321058A JP 6940595 A JP6940595 A JP 6940595A JP 6940595 A JP6940595 A JP 6940595A JP H07321058 A JPH07321058 A JP H07321058A
- Authority
- JP
- Japan
- Prior art keywords
- iii
- group
- raw material
- compound semiconductor
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000013078 crystal Substances 0.000 title claims description 27
- 150000001875 compounds Chemical class 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000002994 raw material Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 27
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 5
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 claims abstract 3
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 claims abstract 2
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 229910021478 group 5 element Inorganic materials 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 claims 1
- 238000000354 decomposition reaction Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 2
- HTDIUWINAKAPER-UHFFFAOYSA-N trimethylarsine Chemical compound C[As](C)C HTDIUWINAKAPER-UHFFFAOYSA-N 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】ＩｎＧａＡｓ膜表面の凹凸を小さくし、凹凸に
よる表面の曇りを低減して、デバイス作製プロセスでの
微細加工性を大幅に向上する。 【構成】ＧａＡｓ基板１上にＩｎX Ｇａ1-X Ａｓ膜２ま
たはＩｎ0.5 Ｇａ0.5 Ａｓ膜３を成長するに際し、III
族原料としてトリメチルインジウムとトリエチルガリウ
ムを用いる。そして、Ｖ族原料とIII 族原料の供給量の
比Ｖ／III を２０以下と小さくし、基板温度を４００〜
５００℃として成長温度を下げる。Ｖ／III を小さくし
てＩｎＧａＡｓ成長温度を下げると、Ｉｎの動きが抑制
されＩｎが３次元成長しにくくなる。
よる表面の曇りを低減して、デバイス作製プロセスでの
微細加工性を大幅に向上する。 【構成】ＧａＡｓ基板１上にＩｎX Ｇａ1-X Ａｓ膜２ま
たはＩｎ0.5 Ｇａ0.5 Ａｓ膜３を成長するに際し、III
族原料としてトリメチルインジウムとトリエチルガリウ
ムを用いる。そして、Ｖ族原料とIII 族原料の供給量の
比Ｖ／III を２０以下と小さくし、基板温度を４００〜
５００℃として成長温度を下げる。Ｖ／III を小さくし
てＩｎＧａＡｓ成長温度を下げると、Ｉｎの動きが抑制
されＩｎが３次元成長しにくくなる。
Description
【０００１】
【産業上の利用分野】本発明は、III −Ｖ族混晶化合物
半導体膜の製造方法、特にＩｎＧａＡｓ膜の製造方法に
関するものである。
半導体膜の製造方法、特にＩｎＧａＡｓ膜の製造方法に
関するものである。
【０００２】
【従来の技術】従来、ＨＥＭＴやＨＢＴとしては、Ｇａ
Ａｓ基板上にＧａＡｓとＡｌＧａＡｓを成長させたもの
がよく用いられている。このＨＥＭＴやＨＢＴの性能を
向上させるため、ＧａＡｓ基板上のＧａＡｓとＡｌＧａ
Ａｓの成長に代えてＩｎＧａＡｓをコンタクト層として
用いることが検討され、早期の製品化が期待されてい
る。
Ａｓ基板上にＧａＡｓとＡｌＧａＡｓを成長させたもの
がよく用いられている。このＨＥＭＴやＨＢＴの性能を
向上させるため、ＧａＡｓ基板上のＧａＡｓとＡｌＧａ
Ａｓの成長に代えてＩｎＧａＡｓをコンタクト層として
用いることが検討され、早期の製品化が期待されてい
る。
【０００３】ところで、基板上にｎ型ＩｎＧａＡｓを成
長させる方法としては、III 族原料にＴＭＩｎとＴＭＧ
ａを、Ｖ族原料にＡｓＨ3 を、ｎ型ドーパントにジシラ
ン（Ｓｉ2 Ｈ6 ）を用い、Ｖ族原料とIII 族原料の供給
量の比Ｖ／III は３０〜６０で、原料は５５０〜７５０
℃に加熱された基板に供給されて、基板上にｎ型のＩｎ
ＧａＡｓ膜を成長させる方法が提案されている。
長させる方法としては、III 族原料にＴＭＩｎとＴＭＧ
ａを、Ｖ族原料にＡｓＨ3 を、ｎ型ドーパントにジシラ
ン（Ｓｉ2 Ｈ6 ）を用い、Ｖ族原料とIII 族原料の供給
量の比Ｖ／III は３０〜６０で、原料は５５０〜７５０
℃に加熱された基板に供給されて、基板上にｎ型のＩｎ
ＧａＡｓ膜を成長させる方法が提案されている。
【０００４】
【発明が解決しようとする課題】しかし、ＩｎＧａＡｓ
の格子定数は、ＧａＡｓやＡｌＧａＡｓの格子定数とは
異なるため、通常のＧａＡｓやＡｌＧａＡｓの成長温度
５５０〜７５０℃でＧａＡｓやＡｌＧａＡｓ上にＩｎＧ
ａＡｓを成長すると、その表面には凹凸ができ白く曇っ
てしまう欠点があった。このＩｎＧａＡｓ表面の凹凸は
デバイス作製プロセスでの微細加工で問題となり、素子
の特性を劣化させる。
の格子定数は、ＧａＡｓやＡｌＧａＡｓの格子定数とは
異なるため、通常のＧａＡｓやＡｌＧａＡｓの成長温度
５５０〜７５０℃でＧａＡｓやＡｌＧａＡｓ上にＩｎＧ
ａＡｓを成長すると、その表面には凹凸ができ白く曇っ
てしまう欠点があった。このＩｎＧａＡｓ表面の凹凸は
デバイス作製プロセスでの微細加工で問題となり、素子
の特性を劣化させる。
【０００５】したがってＨＥＭＴやＨＢＴにあっては、
それらのコンタクト層にＩｎＧａＡｓではなくＧａＡｓ
を用いている。そのため熱処理により金属電極とオーミ
ックコンタクト層を形成する必要があり、製造工程が複
雑、高コストになっていた。本発明の目的は、前記した
従来技術の欠点を解消し、ＩｎＧａＡｓ膜表面の凹凸を
小さくし、凹凸による表面の曇りを低減することができ
る新規なIII −Ｖ族混晶化合物半導体膜の製造方法を提
供することにある。また、本発明の目的は、デバイス作
製プロセスでの微細加工性を大幅に向上できる新規なII
I −Ｖ族混晶化合物半導体膜の製造方法を提供すること
にある。また、本発明の目的は、熱処理工程を省略で
き、製造工程の簡素化、低コスト化を図ることができる
新規なIII −Ｖ族混晶化合物半導体膜の製造方法を提供
することにある。
それらのコンタクト層にＩｎＧａＡｓではなくＧａＡｓ
を用いている。そのため熱処理により金属電極とオーミ
ックコンタクト層を形成する必要があり、製造工程が複
雑、高コストになっていた。本発明の目的は、前記した
従来技術の欠点を解消し、ＩｎＧａＡｓ膜表面の凹凸を
小さくし、凹凸による表面の曇りを低減することができ
る新規なIII −Ｖ族混晶化合物半導体膜の製造方法を提
供することにある。また、本発明の目的は、デバイス作
製プロセスでの微細加工性を大幅に向上できる新規なII
I −Ｖ族混晶化合物半導体膜の製造方法を提供すること
にある。また、本発明の目的は、熱処理工程を省略で
き、製造工程の簡素化、低コスト化を図ることができる
新規なIII −Ｖ族混晶化合物半導体膜の製造方法を提供
することにある。
【０００６】
【課題を解決するための手段】本発明のIII −Ｖ族混晶
化合物半導体膜の製造方法は、加熱された基板上に、II
I 族とＶ族元素を含む原料を供給してIII −Ｖ族混晶化
合物半導体膜を成長する気相成長法において、III 族の
原料としてＴＭＩｎとＴＭＧａを用い、Ｖ族原料とIII
族原料の供給量の比Ｖ／III を２０以下として、４００
〜５００℃に加熱された基板に供給してＩｎＧａＡｓ膜
を成長するものである。ｎ型ＩｎＧａＡｓ膜を成長する
には、さらにｎ型ドーパントをドープする。
化合物半導体膜の製造方法は、加熱された基板上に、II
I 族とＶ族元素を含む原料を供給してIII −Ｖ族混晶化
合物半導体膜を成長する気相成長法において、III 族の
原料としてＴＭＩｎとＴＭＧａを用い、Ｖ族原料とIII
族原料の供給量の比Ｖ／III を２０以下として、４００
〜５００℃に加熱された基板に供給してＩｎＧａＡｓ膜
を成長するものである。ｎ型ＩｎＧａＡｓ膜を成長する
には、さらにｎ型ドーパントをドープする。
【０００７】この場合、成長速度の低下を防止するため
には、ＴＭＧａに代えてＴＥＧａを用いることが好まし
い。電子移動度の低下を防止するためには、ｎ型ドーパ
ントにＳｉに代えてＳｅを用いることが好ましい。安価
かつ安定に製造するためには、Ｖ族原料をＡｓＨ3 とす
ることが好ましい。
には、ＴＭＧａに代えてＴＥＧａを用いることが好まし
い。電子移動度の低下を防止するためには、ｎ型ドーパ
ントにＳｉに代えてＳｅを用いることが好ましい。安価
かつ安定に製造するためには、Ｖ族原料をＡｓＨ3 とす
ることが好ましい。
【０００８】さらに、ＩｎＧａＡｓ膜の表面に凹凸が形
成されないようにするためには、基板としてＳｉ、Ｇａ
Ａｓ、ＩｎＰまたはそれらの基板の上に化合物半導体膜
を結晶した基板を用いることが好ましい。
成されないようにするためには、基板としてＳｉ、Ｇａ
Ａｓ、ＩｎＰまたはそれらの基板の上に化合物半導体膜
を結晶した基板を用いることが好ましい。
【０００９】また、前述したＩｎＧａＡｓ膜を、デバイ
ス作製プロセスを考慮して、できるだけ平坦であること
が要求されるＨＢＴ用エピタキシャルウェハまたはＨＥ
ＭＴ用エピタキシャルウェハのコンタクト層に適用する
ことが好ましい。
ス作製プロセスを考慮して、できるだけ平坦であること
が要求されるＨＢＴ用エピタキシャルウェハまたはＨＥ
ＭＴ用エピタキシャルウェハのコンタクト層に適用する
ことが好ましい。
【００１０】
【作用】ＩｎＧａＡｓ成長膜表面が凹凸になるのは、分
解したＩｎが基板上を動きやすいため、Ｉｎが集まり３
次元成長しやすいためである。成長温度を下げるとＩｎ
の動きが抑制され３次元成長しにくくなるため、結晶表
面が平坦になる。成長温度は５００℃以下がよい。４０
０℃より低くなると結晶成長しなくなるため、４００〜
５００℃が最適成長温度であり、それによってＩｎＧａ
Ａｓ表面が凹凸になりにくくなり、平坦性が大幅に向上
する。
解したＩｎが基板上を動きやすいため、Ｉｎが集まり３
次元成長しやすいためである。成長温度を下げるとＩｎ
の動きが抑制され３次元成長しにくくなるため、結晶表
面が平坦になる。成長温度は５００℃以下がよい。４０
０℃より低くなると結晶成長しなくなるため、４００〜
５００℃が最適成長温度であり、それによってＩｎＧａ
Ａｓ表面が凹凸になりにくくなり、平坦性が大幅に向上
する。
【００１１】ところで、III 族のＧａ原料として用いる
ＴＭＧａは、４００〜５００℃の成長温度で成長速度が
低下し、分解効率が低くなる。一方、ＴＥＧａは、分解
温度が低いため４００〜５００℃でも成長速度が一定で
あり、分解効率の点でＴＭＧａよりも優れている。
ＴＭＧａは、４００〜５００℃の成長温度で成長速度が
低下し、分解効率が低くなる。一方、ＴＥＧａは、分解
温度が低いため４００〜５００℃でも成長速度が一定で
あり、分解効率の点でＴＭＧａよりも優れている。
【００１２】結晶成長においてＶ／III が２０以下でヘ
イズレベルは大幅に向上する。しかし、表面ヘイズレベ
ルを低減するためにＶ／III を小さくすると、ｎ型Ｉｎ
ＧａＡｓ膜を成長する場合に、ｎ型ドーパントがＳｉの
ときはＶ／III が小さい程、電子移動度が低下してしま
う。この点、Ｓｅを用いると電子移動度は低下しない。
イズレベルは大幅に向上する。しかし、表面ヘイズレベ
ルを低減するためにＶ／III を小さくすると、ｎ型Ｉｎ
ＧａＡｓ膜を成長する場合に、ｎ型ドーパントがＳｉの
ときはＶ／III が小さい程、電子移動度が低下してしま
う。この点、Ｓｅを用いると電子移動度は低下しない。
【００１３】Ｉｎ原料としてＴＭＩｎとトリエチルイン
ジウム（ＴＥＩｎ）が考えられるが、ＴＥＩはＡｓ原料
のＡｓＨ3 と室温で反応してしまうため、ＩｎＧａＡｓ
の成長には用いることはできない。
ジウム（ＴＥＩｎ）が考えられるが、ＴＥＩはＡｓ原料
のＡｓＨ3 と室温で反応してしまうため、ＩｎＧａＡｓ
の成長には用いることはできない。
【００１４】また、Ａｓ原料としてＡｓＨ3 やトリメチ
ルひ素（ＴＭＡｓ）があるが、最も低コストで、最も多
く用いられているＡｓＨ3 を使うことが好ましい。
ルひ素（ＴＭＡｓ）があるが、最も低コストで、最も多
く用いられているＡｓＨ3 を使うことが好ましい。
【００１５】
【実施例】以下に本発明のIII −Ｖ族混晶化合物半導体
膜の製造方法の実施例を説明する。図１に基板上にＩｎ
ＧａＡｓ膜を成長したウェハを示す。ＧａＡｓ基板１上
に、ＩｎＡｓ混晶比ｘが０から０．５まで変化するグレ
ーデッドＩｎX Ｇａ1-X Ａｓ膜２と、Ｉｎ0.5 Ｇａ0.5
Ａｓ膜３とが順次形成されたものである。
膜の製造方法の実施例を説明する。図１に基板上にＩｎ
ＧａＡｓ膜を成長したウェハを示す。ＧａＡｓ基板１上
に、ＩｎＡｓ混晶比ｘが０から０．５まで変化するグレ
ーデッドＩｎX Ｇａ1-X Ａｓ膜２と、Ｉｎ0.5 Ｇａ0.5
Ａｓ膜３とが順次形成されたものである。
【００１６】図１に示す構造の結晶を成長して、結晶表
面のヘイズレベルと成長温度の関係を調べた。その結果
を図２に示す。Ｖ／III は１５である。図２より明らか
な通り、従来の成長温度５５０〜７５０℃ではヘイズレ
ベルが高く、結晶表面に凹凸が多く発生してしまう。成
長温度４００〜５００℃でヘイズレベルが低く、ＩｎＧ
ａＡｓ膜表面の凹凸が小さくなることがわかった。
面のヘイズレベルと成長温度の関係を調べた。その結果
を図２に示す。Ｖ／III は１５である。図２より明らか
な通り、従来の成長温度５５０〜７５０℃ではヘイズレ
ベルが高く、結晶表面に凹凸が多く発生してしまう。成
長温度４００〜５００℃でヘイズレベルが低く、ＩｎＧ
ａＡｓ膜表面の凹凸が小さくなることがわかった。
【００１７】ところで、Ｇａ原料には一般にＴＭＧａを
用いているが、ＴＭＧａを用いると、図３のように５０
０℃以下の低温成長では、成長速度が低下し、原料の分
解効率が低下してしまう。このためＴＭＧａを用いて成
長温度を５００℃以下にすると、原料の分解効率を低下
させずに表面ヘイズレベルを低減することはできない。
しかし、同図に示すように、ＴＥＧａは、低温成長でも
原料の分解効率の低下がない。そこで、原料の分解効率
を低下させずに、成長温度を５００℃以下にしてヘイズ
レベルを低減させるには、ＴＥＧａを用いることが好ま
しい。
用いているが、ＴＭＧａを用いると、図３のように５０
０℃以下の低温成長では、成長速度が低下し、原料の分
解効率が低下してしまう。このためＴＭＧａを用いて成
長温度を５００℃以下にすると、原料の分解効率を低下
させずに表面ヘイズレベルを低減することはできない。
しかし、同図に示すように、ＴＥＧａは、低温成長でも
原料の分解効率の低下がない。そこで、原料の分解効率
を低下させずに、成長温度を５００℃以下にしてヘイズ
レベルを低減させるには、ＴＥＧａを用いることが好ま
しい。
【００１８】また、結晶成長においてＶ族原料とIII 族
原料の供給量の比Ｖ／III は重要な成長条件である。そ
こで、図１に示す構造の結晶を成長し、表面ヘイズレベ
ルのＶ／III 依存性を調べた。その結果を図４に示す。
成長温度は４５０℃である。図４より明らかな通り、従
来のＶ／III が３０〜６０ではヘイズレベルが高く、結
晶表面に凹凸が多く発生してしまう。Ｖ／III が２０以
下でヘイズレベルが低減され、ＩｎＧａＡｓ膜表面の凹
凸が小さくなることがわかった。
原料の供給量の比Ｖ／III は重要な成長条件である。そ
こで、図１に示す構造の結晶を成長し、表面ヘイズレベ
ルのＶ／III 依存性を調べた。その結果を図４に示す。
成長温度は４５０℃である。図４より明らかな通り、従
来のＶ／III が３０〜６０ではヘイズレベルが高く、結
晶表面に凹凸が多く発生してしまう。Ｖ／III が２０以
下でヘイズレベルが低減され、ＩｎＧａＡｓ膜表面の凹
凸が小さくなることがわかった。
【００１９】ところで、ＧａＡｓ基板１上に成長させる
Ｉｎx Ｇａ1-x Ａｓ膜２、及びＩｎ0.5 Ｇａ0.5 Ａｓ膜
３は導電型をｎ型とする場合が多い。ｎ型ドーパント原
料には一般にＳｉ2 Ｈ6 （ジシラン）を用いているが、
Ｓｉ2 Ｈ6 ドープでは、図５のように、Ｖ／III が大き
い方が電子移動度が高く、Ｖ／III が小さくなると電子
移動度が低下する。このため、表面ヘイズレベルを低減
するためにＶ／III を小さくすると、電子移動度が低下
してしまう。しかし、Ｈ2 Ｓｅをドーパント原料に用い
ると図６のように低Ｖ／III でも、電子移動度は低下し
ない。そこで、電子移動度を低下させずに、Ｖ／III を
２０以下にしてヘイズレベルを低減させるには、ドーパ
ント原料にＨ2 Ｓｅを用いることが好ましい。
Ｉｎx Ｇａ1-x Ａｓ膜２、及びＩｎ0.5 Ｇａ0.5 Ａｓ膜
３は導電型をｎ型とする場合が多い。ｎ型ドーパント原
料には一般にＳｉ2 Ｈ6 （ジシラン）を用いているが、
Ｓｉ2 Ｈ6 ドープでは、図５のように、Ｖ／III が大き
い方が電子移動度が高く、Ｖ／III が小さくなると電子
移動度が低下する。このため、表面ヘイズレベルを低減
するためにＶ／III を小さくすると、電子移動度が低下
してしまう。しかし、Ｈ2 Ｓｅをドーパント原料に用い
ると図６のように低Ｖ／III でも、電子移動度は低下し
ない。そこで、電子移動度を低下させずに、Ｖ／III を
２０以下にしてヘイズレベルを低減させるには、ドーパ
ント原料にＨ2 Ｓｅを用いることが好ましい。
【００２０】本実施例と従来例とを比較するために、本
実施例では、III 族原料はＴＥＧａとＴＭＩｎ、Ｖ族原
料はＡｓＨ3 、Ｖ族とIII 族原料の供給量の供給量の比
Ｖ／III は１５、成長する基板温度は４５０℃とし、従
来例では、III 族原料はＴＥＧａとＴＭＩｎ、Ｖ族原料
はＡｓＨ3 、Ｖ族とIII 族原料の供給量の比Ｖ／IIIは
５０、成長する基板の温度は５７０℃として、図１に示
す構造の結晶をそれぞれ成長した。表面の曇り具合を示
すヘイズレベルを調べたところ、本実施例の方がヘイズ
レベルの値が小さく、表面の曇りが少なかった。次によ
り具体的に説明する。
実施例では、III 族原料はＴＥＧａとＴＭＩｎ、Ｖ族原
料はＡｓＨ3 、Ｖ族とIII 族原料の供給量の供給量の比
Ｖ／III は１５、成長する基板温度は４５０℃とし、従
来例では、III 族原料はＴＥＧａとＴＭＩｎ、Ｖ族原料
はＡｓＨ3 、Ｖ族とIII 族原料の供給量の比Ｖ／IIIは
５０、成長する基板の温度は５７０℃として、図１に示
す構造の結晶をそれぞれ成長した。表面の曇り具合を示
すヘイズレベルを調べたところ、本実施例の方がヘイズ
レベルの値が小さく、表面の曇りが少なかった。次によ
り具体的に説明する。
【００２１】（実施例１）図７はＨＢＴの断面構造例を
示し、半絶縁性ＧａＡｓ基板１１上に、ｎ型ＧａＡｓコ
レクタコンタクト層１２、ＧａＡｓコレクタ層１３、ｐ
型ＧａＡｓベース層１４、ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層
とグレーデッドｎ型ＡｌX Ｇａ1-x Ａｓ層（ｘ＝０．３
→０）とからなるエミッタ層１５、およびｎ型ＧａＡｓ
層、グレーデッドＩｎX Ｇａ1-x Ａｓ層（ｘ＝０→０．
５）、ｎ型Ｉｎ0.5 Ｇａ0.5 Ａｓ層、ｎ型ＩｎＡｓ層か
らなるエミッタコンタクト層１６が順次形成されたもの
である。
示し、半絶縁性ＧａＡｓ基板１１上に、ｎ型ＧａＡｓコ
レクタコンタクト層１２、ＧａＡｓコレクタ層１３、ｐ
型ＧａＡｓベース層１４、ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層
とグレーデッドｎ型ＡｌX Ｇａ1-x Ａｓ層（ｘ＝０．３
→０）とからなるエミッタ層１５、およびｎ型ＧａＡｓ
層、グレーデッドＩｎX Ｇａ1-x Ａｓ層（ｘ＝０→０．
５）、ｎ型Ｉｎ0.5 Ｇａ0.5 Ａｓ層、ｎ型ＩｎＡｓ層か
らなるエミッタコンタクト層１６が順次形成されたもの
である。
【００２２】本実施例１は、このエミッタコンタクト層
１６中のｎ型Ｉｎ0.5 Ｇａ0.5 Ａｓ層と、グレーデッド
ｎ型ＩｎX Ｇａ1-X Ａｓ層の製造に本発明を適用し、こ
れらの層を次の条件で成長させた。成長温度４５０℃、
Ｖ／III ＝１５、ＴＥＧａ＝２．１cc/min、ＴＭＩｎ＝
０．６１cc/min、ＡｓＨ3 ＝４０．７cc/min、Ｈ2 Ｓｅ
＝９．３×１０-3cc/minである。その結果、最大度数を
示すＨＢＴの表面ヘイズレベルは、図９（ａ）に示すよ
うに１５０ppm であった。なお、ヘイズレベルは、その
値が小さい程、表面の曇りが少ない。
１６中のｎ型Ｉｎ0.5 Ｇａ0.5 Ａｓ層と、グレーデッド
ｎ型ＩｎX Ｇａ1-X Ａｓ層の製造に本発明を適用し、こ
れらの層を次の条件で成長させた。成長温度４５０℃、
Ｖ／III ＝１５、ＴＥＧａ＝２．１cc/min、ＴＭＩｎ＝
０．６１cc/min、ＡｓＨ3 ＝４０．７cc/min、Ｈ2 Ｓｅ
＝９．３×１０-3cc/minである。その結果、最大度数を
示すＨＢＴの表面ヘイズレベルは、図９（ａ）に示すよ
うに１５０ppm であった。なお、ヘイズレベルは、その
値が小さい程、表面の曇りが少ない。
【００２３】（比較例１）実施例１と同じ構造のｎ型Ｉ
ｎ0.5 Ｇａ0.5 Ａｓ層と、グレーデッドｎ型ＩｎX Ｇａ
1-x Ａｓ層とを、次の条件で成長させた。成長温度５７
０℃、Ｖ／III ＝５０、ＴＭＧａ＝２．４cc/min、ＴＭ
Ｉｎ＝０．６１cc/min、ＡｓＨ3 ＝１５１cc/min、Ｓｉ
2 Ｈ6 ＝２．０×１０-2cc/minである。、その結果、最
大度数を示すＨＢＴの表面ヘイズレベルは、図９（ｂ）
に示すように１００００ppm であった。
ｎ0.5 Ｇａ0.5 Ａｓ層と、グレーデッドｎ型ＩｎX Ｇａ
1-x Ａｓ層とを、次の条件で成長させた。成長温度５７
０℃、Ｖ／III ＝５０、ＴＭＧａ＝２．４cc/min、ＴＭ
Ｉｎ＝０．６１cc/min、ＡｓＨ3 ＝１５１cc/min、Ｓｉ
2 Ｈ6 ＝２．０×１０-2cc/minである。、その結果、最
大度数を示すＨＢＴの表面ヘイズレベルは、図９（ｂ）
に示すように１００００ppm であった。
【００２４】（実施例２）図８はＨＥＭＴの断面構造例
を示し、半絶縁性ＧａＡｓ基板２１上に、ＧａＡｓバッ
ファ層２２、Ｉｎ0.2 Ｇａ0.7 Ａｓチャネル層２３、ｎ
型Ａｌ0.3 Ｇａ0.7 Ａｓキャリア供給層２４、およびｎ
型ＧａＡｓ層、グレーデッドＩｎX Ｇａ1-X Ａｓ層（ｘ
＝０→０．５）、ｎ型Ｉｎ0.5 Ｇａ0.5 Ａｓ層、ｎ型Ｉ
ｎＡｓ層からなるコンタクト層２５が順次形成されたも
のである。
を示し、半絶縁性ＧａＡｓ基板２１上に、ＧａＡｓバッ
ファ層２２、Ｉｎ0.2 Ｇａ0.7 Ａｓチャネル層２３、ｎ
型Ａｌ0.3 Ｇａ0.7 Ａｓキャリア供給層２４、およびｎ
型ＧａＡｓ層、グレーデッドＩｎX Ｇａ1-X Ａｓ層（ｘ
＝０→０．５）、ｎ型Ｉｎ0.5 Ｇａ0.5 Ａｓ層、ｎ型Ｉ
ｎＡｓ層からなるコンタクト層２５が順次形成されたも
のである。
【００２５】本実施例２はこのコンタクト層２５中のｎ
型Ｉｎ0.5 Ｇａ0.5 Ａｓ膜と、グレーデッドｎ型ＩｎX
Ｇａ1-X Ａｓ膜の製造に適用し、これらの層を実施例１
と同じ条件で成長した。その結果、実施例１と同じ良好
な表面ヘイズレベルが得られた。
型Ｉｎ0.5 Ｇａ0.5 Ａｓ膜と、グレーデッドｎ型ＩｎX
Ｇａ1-X Ａｓ膜の製造に適用し、これらの層を実施例１
と同じ条件で成長した。その結果、実施例１と同じ良好
な表面ヘイズレベルが得られた。
【００２６】（比較例２）図８に示すＨＥＭＴ構造のコ
ンタクト層のＩｎＧａＡｓ膜について、比較例２と同じ
条件で成長した。その結果、比較例１と同じ悪い結果が
得られた。
ンタクト層のＩｎＧａＡｓ膜について、比較例２と同じ
条件で成長した。その結果、比較例１と同じ悪い結果が
得られた。
【００２７】
(1) 請求項１または２に記載の発明によれば、III 族原
料としてＴＭＩｎとＴＭＧａを用い、Ｖ族原料とIII 族
原料の供給量の比Ｖ／III を２０以下とし、成長する基
板温度を４００〜５００℃としたので、ＩｎＧａＡｓ膜
またはｎ型ＩｎＧａＡｓ膜表面の平坦性を大幅に向上で
き、その結果デバイス作製プロセスにおける微細加工性
が大幅に向上する。
料としてＴＭＩｎとＴＭＧａを用い、Ｖ族原料とIII 族
原料の供給量の比Ｖ／III を２０以下とし、成長する基
板温度を４００〜５００℃としたので、ＩｎＧａＡｓ膜
またはｎ型ＩｎＧａＡｓ膜表面の平坦性を大幅に向上で
き、その結果デバイス作製プロセスにおける微細加工性
が大幅に向上する。
【００２８】(2) 請求項３に記載の発明によれば、III
族の原料としてＴＥＧａを用いたので、成長する基板温
度を５００℃以下にしても、ＴＭＧａを用いた場合のよ
うに成長速度が低下しない。
族の原料としてＴＥＧａを用いたので、成長する基板温
度を５００℃以下にしても、ＴＭＧａを用いた場合のよ
うに成長速度が低下しない。
【００２９】(3) 請求項４に記載の発明によれば、ｎ型
ドーパントとしてＳｅを用いたので、Ｖ族原料とIII 族
原料の供給量の比Ｖ／III を２０以下にしても、Ｓｉを
用いた場合のように電子移動度が低下しない。
ドーパントとしてＳｅを用いたので、Ｖ族原料とIII 族
原料の供給量の比Ｖ／III を２０以下にしても、Ｓｉを
用いた場合のように電子移動度が低下しない。
【００３０】(4) 請求項５に記載の発明によれば、Ｖ族
原料をＡｓＨ3 としたので、ひ素の有機化合物を用いた
場合よりも安価、かつ安定してＩｎＧａＡｓ膜を製造で
きる。
原料をＡｓＨ3 としたので、ひ素の有機化合物を用いた
場合よりも安価、かつ安定してＩｎＧａＡｓ膜を製造で
きる。
【００３１】(5) 請求項６に記載の発明によれば、基板
としてＳｉ、ＧａＡｓ、ＩｎＰまたはそれらの基板の上
に化合物半導体膜を結晶した基板を用いるようにして
も、ＩｎＧａＡｓの表面に凹凸は形成されず曇るような
ことがない。
としてＳｉ、ＧａＡｓ、ＩｎＰまたはそれらの基板の上
に化合物半導体膜を結晶した基板を用いるようにして
も、ＩｎＧａＡｓの表面に凹凸は形成されず曇るような
ことがない。
【００３２】(6) 請求項７に記載の発明によれば、上述
したＩｎＧａＡｓ膜をＨＢＴ用エピタキシャルウェハま
たはＨＥＭＴ用エピタキシャルウェハのコンタクト層に
用いたので、熱処理なしで金属電極とオーミックコンタ
クトを形成できるため、製造工程の簡素化、低コスト化
が図れる。
したＩｎＧａＡｓ膜をＨＢＴ用エピタキシャルウェハま
たはＨＥＭＴ用エピタキシャルウェハのコンタクト層に
用いたので、熱処理なしで金属電極とオーミックコンタ
クトを形成できるため、製造工程の簡素化、低コスト化
が図れる。
【図１】本発明方法により製造されたウェハの実施例を
示す縦断面図である。
示す縦断面図である。
【図２】Ｖ族原料とIII 族原料の供給量の比Ｖ／III が
１５のときのヘイズレベルの成長温度依存性を調べた特
性図である。
１５のときのヘイズレベルの成長温度依存性を調べた特
性図である。
【図３】ＴＭＧａとＴＥＧａを用いたＧａＡｓの成長速
度の成長温度依存性を調べた特性図である。
度の成長温度依存性を調べた特性図である。
【図４】成長温度４５０℃におけるヘイズレベルのＶ／
III 依存性を調べた特性図である。
III 依存性を調べた特性図である。
【図５】ＳｉドープＧａＡｓのキャリア濃度と電子移動
度の関係を調べた特性図である。
度の関係を調べた特性図である。
【図６】ＳｅドープＧａＡｓのキャリア濃度と電子移動
度の関係を調べた特性図である。
度の関係を調べた特性図である。
【図７】本発明を適用したＨＢＴの実施例を示す縦断面
図である。
図である。
【図８】本発明を適用したＨＥＭＴの実施例を示す縦断
面図である。
面図である。
【図９】図７の構造の結晶表面のヘイズレベルの度数を
調べたもので、（ａ）は本実施例の度数、（ｂ）は従来
例の度数を示す。
調べたもので、（ａ）は本実施例の度数、（ｂ）は従来
例の度数を示す。
１ ＧａＡｓ基板 ２ ＩｎX Ｇａ1-X Ａｓ膜（ｘ：０→０．５） ３ Ｉｎ0.5 Ｇａ0.5 Ａｓ膜
Claims (7)
- 【請求項１】加熱された基板上に、III 族とＶ族元素を
含む原料を供給してIII −Ｖ族混晶化合物半導体膜を成
長する気相成長法において、III 族の原料としてトリメ
チルインジウム（ＴＭＩｎ）とトリメチルガリウム（Ｔ
ＭＧａ）を用い、Ｖ族原料とIII 族原料の供給量の比Ｖ
／III を２０以下として、４００〜５００℃に加熱され
た基板に供給してＩｎＧａＡｓ膜を成長することを特徴
とするIII −Ｖ族混晶化合物半導体膜の製造方法。 - 【請求項２】加熱された基板上に、III 族とＶ族元素を
含む原料を供給してIII −Ｖ族混晶化合物半導体膜を成
長する気相成長法において、III 族の原料としてＴＭＩ
ｎとＴＭＧａを用い、Ｖ族原料とIII 族原料の供給量の
比Ｖ／III を２０以下とし、ｎ型ドーパントとしてＳｉ
を用いて、４００〜５００℃に加熱された基板に供給し
てｎ型ＩｎＧａＡｓ膜を成長することを特徴とするIII
−Ｖ族混晶化合物半導体膜の製造方法。 - 【請求項３】前記ＴＭＧａに代えてトリエチルガリウム
（ＴＥＧａ）を用いたことを特徴とする請求項１または
２に記載のIII −Ｖ族混晶化合物半導体膜の製造方法。 - 【請求項４】前記Ｓｉに代えてＳｅを用いたことを特徴
とする請求項２ないし３のいずれかに記載のIII −Ｖ族
混晶化合物半導体膜の製造方法。 - 【請求項５】前記Ｖ族原料をアルシン（ＡｓＨ3 ）とし
たことを特徴とする請求項１ないし４のいずれかに記載
のIII −Ｖ族混晶化合物半導体膜の製造方法。 - 【請求項６】前記基板として、Ｓｉ、ＧａＡｓ、ＩｎＰ
またはそれらの基板の上に化合物半導体膜を結晶した基
板を用いることを特徴とする請求項１ないし５のいずれ
かに記載のIII −Ｖ族混晶化合物半導体膜の製造方法。 - 【請求項７】前記ＩｎＧａＡｓ膜がヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）用エピタキシャルウェハまた
は高電子移動度トランジスタ（ＨＥＭＴ）用エピタキシ
ャルウェハのコンタクト層である請求項１ないし６のい
ずれかに記載のIII −Ｖ族混晶化合物半導体膜の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6940595A JPH07321058A (ja) | 1994-03-28 | 1995-03-28 | Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-57253 | 1994-03-28 | ||
| JP5725394 | 1994-03-28 | ||
| JP6940595A JPH07321058A (ja) | 1994-03-28 | 1995-03-28 | Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321058A true JPH07321058A (ja) | 1995-12-08 |
Family
ID=26398270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6940595A Pending JPH07321058A (ja) | 1994-03-28 | 1995-03-28 | Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064643A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハ |
| US9761686B2 (en) | 2015-06-22 | 2017-09-12 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor |
-
1995
- 1995-03-28 JP JP6940595A patent/JPH07321058A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064643A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハ |
| US9761686B2 (en) | 2015-06-22 | 2017-09-12 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
| US5858818A (en) | Formation of InGaSa p-n Junction by control of growth temperature | |
| JPH07321058A (ja) | Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 | |
| JP2885435B2 (ja) | 化合物半導体薄膜の製造方法 | |
| KR960004591B1 (ko) | 도우프된 결정 성장 방법 | |
| JPH0917737A (ja) | 半導体積層構造の気相成長方法 | |
| JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
| JPH0754805B2 (ja) | 化合物半導体の気相成長方法 | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JP3120436B2 (ja) | 半導体装置用のエピタキシャル結晶の製造方法 | |
| JP2000124444A (ja) | 半導体装置及びエピタキシャルウェハ | |
| JP2002373905A (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP2002025922A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JP2001326187A (ja) | Ｉｉｉ−ｖ族化合物半導体及びその製造方法 | |
| JPH07201761A (ja) | 化合物半導体の成長方法 | |
| JPH053160A (ja) | 化合物半導体結晶成長方法 | |
| JP2003234357A (ja) | 電界効果トランジスタ | |
| JP2002367918A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JP2004103707A (ja) | Ｉｉｉ−ｖ族化合物半導体素子 | |
| JPH03235323A (ja) | 化合物半導体結晶の気相成長法 | |
| JPH05347255A (ja) | 化合物半導体装置の製造方法 | |
| JP2000138368A (ja) | Ｉｉｉ−ｖ族化合物半導体の気相成長方法及び高電子移動度トランジスタの製造方法 |