JPH07322321A - 受信装置の受信処理機能変更方法及び受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、受信処理機能の変更中の継続受信
を可能にする受信装置の受信処理機能変更方法及び受信
装置を提供することである。 【構成】 ＣＰＵ７は、判別手段及び制御手段としての
機能を有し、制御データ受信に伴う受信処理に際して、
受信部３で受信した情報がＩＤ−ＲＯＭ５の記憶内容を
変更するための制御情報を含むか否かを判別するととも
に、この判別処理により制御情報を含むと判別されたと
き、受信した制御情報を、前記受信部３の非駆動期間に
当該ＩＤ−ＲＯＭ５に書込む処理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ページング受信機に代
表される受信装置において、自己フレーム情報の受信に
より受信機能を変更する受信機能変更方法に関する。

【０００２】

【従来の技術】近時、ページャーは、自動車電話や携帯
電話に比べて使用料金が安いため、企業が営業マンの外
出先からの電話連絡用として持たせるだけでなく、個人
が外出中の友人との手軽なコミュニケーションツールと
して利用するケースが急増している。従来のページャー
へのアクセス手段としては、個人の場合には電話があ
り、企業、個別情報提供者の場合にはオペレーションサ
ービス会社、パソコン入力、情報加工会社等がある。

【０００３】これらのアクセス手段で作成された情報
は、公衆回線網を介してページャーサービス会社に送信
され、ページャーサービス会社から個人所有あるいは企
業所有のページャーの呼出番号別に送信情報が作成され
て送信される。ページャーとしては数字情報の受信が可
能なＮＰ（ニューメリック・ページャー）型、文字情報
の受信が可能なＩＰ（インフォメーション・ページャ
ー）型等がある。

【０００４】これらのページャーでは、データ提供者か
らページャーサービス会社に記憶されたメッセージデー
タを付加して送信される呼出信号によって、電話連絡が
必要である旨を、報知音、表示灯の点灯あるいは振動に
よって報知したり、呼出信号にメッセージを付加して送
信することにより電話連絡先の電話番号や連絡先名、連
絡時間等を表示するようになっている。

【０００５】また、ページャーには、ページャーサービ
ス会社から提供される株価情報等の各種情報を受信して
表示する受信サービス機能があるが、その受信サービス
機能を受けるたページャーには、個々に受信サービス機
能を受けるためのサービス用ＩＤ−Ｎｏ．が、通常の呼
出番号（ＩＤ−Ｎｏ．）とともに設定されている。

【０００６】このサービス用ＩＤ−Ｎｏ．の設定は、ペ
ージャーサービス会社から送信される当該ページャー固
有のＩＤ−Ｎｏ．による書替用制御信号によって設定さ
れており、ページャーでは、その固有の書替用制御信号
を受信したことを判別した時に、その書替用制御信号に
設定されている設定内容に従って無条件にＩＤ−Ｎｏ．
の書替を行うようになっている。

【０００７】具体的には、そのページャーに割り当てら
れたタイムスロットにより、例えば、図６に示すような
１送信単位（プリアンブル＋ｎバッチ）のデータ受信が
行われた時、まずデータＡを受信し、次に書替用制御信
号を受信することで図７に示す制御信号着信処理を実行
することにより、同期から外れる。

【０００８】すなわち、図７において、書替用制御信号
の受信直後に、ＲＦ部とデコーダ部の動作を停止し（ス
テップＰ１）、ＩＤ−ＲＯＭに記憶されているＩＤ−Ｎ
ｏ．を、受信した設定内容に従って更新した後（ステッ
プＰ２）、デコーダ部を初期設定し（ステップＰ３）、
ＲＦ部とデコーダ部を再起動して（ステップＰ４）、処
理を終了する。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の受信サービス機能を備えたページャーにあっ
ては、自己固有の書替用制御信号を受信した時に、同期
から外れて制御信号着信処理を実行し、無条件にＩＤ−
Ｎｏ．の書き替えを行うようになっていたため、図に示
した制御信号の次に送られてるデータＢの受信が不可能
となるという問題点があった。

【００１０】本発明の課題は、受信処理機能の変更中の
継続受信を可能にする受信装置の受信処理機能変更方法
及び受信装置を提供することである。

【００１１】

【課題を解決するための手段】請求項１記載の発明は、
自己に割り当てられたタイムスロットを含む特定の時間
内に駆動され、自己宛の情報の受信処理を行う受信処理
部を備えた受信装置の受信機能を変更する方法であっ
て、前記受信装置の受信処理部の処理機能を変更するた
めの制御情報を送信し、前記受信装置は、自己に割り当
てられたタイムスロットで自己宛の情報を受信し、受信
した情報に前記受信処理部の処理機能を変更するための
制御情報を含むか否かを判別し、制御情報を含むと判別
したときは、前記受信処理部の非駆動期間に、受信した
制御情報による制御内容に従って受信処理部の処理機能
を変更することを特徴としている。

【００１２】請求項２記載の発明は、自己に割り当てら
れたタイムスロットを含む特定の時間内に駆動され、自
己宛の情報の受信処理を行う受信処理部を備えた受信装
置の受信機能を変更する方法であって、前記受信装置の
受信処理部の処理機能を変更するための制御情報を送信
し、前記受信装置は、自己に割り当てられたタイムスロ
ットで自己宛の情報を受信し、受信した情報に前記受信
処理部の処理機能を変更するための制御情報を含むか否
かを判別し、制御情報を含むと判別したときは、前記受
信処理部の非駆動期間に、受信した制御情報を当該受信
処理部に設定することを特徴としている。

【００１３】請求項３記載の発明は、自己に割り当てら
れたタイムスロットで、自己宛の情報を受信する受信装
置において、前記自己に割り当てられたタイムスロット
を含む特定の時間帯に駆動され、自己宛の情報の受信処
理を行う受信処理部と、前記受信処理部で受信した情報
が当該受信処理部の処理動作を変更するための制御情報
を含むか否かを判別する判別手段と、この判別手段によ
り制御情報を含むと判別されたとき、受信した制御情報
を、前記受信処理部の非駆動期間に当該受信処理部に設
定する制御手段と、を設けたことを特徴としている。

【００１４】また、この場合、請求項４に記載するよう
に、前記受信処理部は、第１のフレームデータが記憶さ
れる第１のフレームレジスタと、第１のアドレスデータ
が記憶される第１のアドレスレジスタと、少なくとも第
２のフレームデータが記憶される第２のフレームレジス
タと、第２のアドレスデータが記憶される第２のアドレ
スレジスタとを具備し、前記制御手段は、第１のフレー
ムレジスタ及び第１のアドレスレジスタにセットされた
データに基づいて制御情報として受信されたフレームデ
ータ及びアドレスデータを、第２のフレームレジスタ及
び第２のアドレスレジスタにセットすることが可能であ
る。

【００１５】また、請求項５に記載するように、前記受
信処理部は、第１のフレームデータが記憶される第１の
フレームレジスタと、第１のアドレスデータが記憶され
る第１のアドレスレジスタと、少なくとも第２のアドレ
スデータが記憶される第２のアドレスレジスタとを具備
し、前記制御手段は、第１のフレームレジスタ及び第１
のアドレスレジスタにセットされたデータに基づいて制
御情報として受信されたアドレスデータを、第２のアド
レスレジスタにセットすることが可能である。

【００１６】

【作用】請求項１記載の発明によれば、自己に割り当て
られたタイムスロットを含む特定の時間内に駆動され、
自己宛の情報の受信処理を行う受信処理部を備えた受信
装置の受信機能を変更する方法であって、前記受信装置
の受信処理部の処理機能を変更するための制御情報が送
信されると、前記受信装置では、自己に割り当てられた
タイムスロットで自己宛の情報を受信し、受信した情報
に前記受信処理部の処理機能を変更するための制御情報
を含むか否かを判別し、制御情報を含むと判別したとき
は、前記受信処理部の非駆動期間に、受信した制御情報
による制御内容に従って受信処理部の処理機能を変更す
る。

【００１７】したがって、受信処理機能を変更するタイ
ミングを受信処理部の駆動期間と同期する非駆動期間中
に実行するため、制御情報の受信後も同期を外すことな
く、自己宛の受信情報を継続して受信することができ
る。

【００１８】請求項２記載の発明によれば、自己に割り
当てられたタイムスロットを含む特定の時間内に駆動さ
れ、自己宛の情報の受信処理を行う受信処理部を備えた
受信装置の受信機能を変更する方法であって、 前記受
信装置の受信処理部の処理機能を変更するための制御情
報が送信されると、前記受信装置では、自己に割り当て
られたタイムスロットで自己宛の情報を受信し、受信し
た情報に前記受信処理部の処理機能を変更するための制
御情報を含むか否かを判別し、制御情報を含むと判別し
たときは、前記受信処理部の非駆動期間に、受信した制
御情報を当該受信処理部に設定する。

【００１９】したがって、受信処理機能を設定するタイ
ミングを受信処理部の駆動期間と同期する非駆動期間中
に実行するため、制御情報の受信後も同期を外すことな
く、自己宛の受信情報を継続して受信することができ
る。

【００２０】請求項３記載の発明によれば、自己に割り
当てられたタイムスロットで、自己宛の情報を受信する
受信装置において、受信処理部が、前記自己に割り当て
られたタイムスロットを含む特定の時間帯に駆動され、
自己宛の情報の受信処理を行い、判別手段により、この
受信した情報に当該受信処理部の処理動作を変更するた
めの制御情報が含まれていると判別されたとき、制御手
段により、受信した制御情報が、前記受信処理部の非駆
動期間に当該受信処理部に設定される。

【００２１】したがって、受信処理機能を設定するタイ
ミングを受信処理部の駆動期間と同期する非駆動期間中
に実行するため、制御情報の受信後も同期を外すことな
く、自己宛の受信情報を継続して受信することができる
受信装置を提供することができる。

【００２２】請求項４記載の発明によれば、前記受信処
理部では、第１のフレームデータが記憶される第１のフ
レームレジスタと、第１のアドレスデータが記憶される
第１のアドレスレジスタと、少なくとも第２のフレーム
データが記憶される第２のフレームレジスタと、第２の
アドレスデータが記憶される第２のアドレスレジスタと
が具備され、前記制御手段は、第１のフレームレジスタ
及び第１のアドレスレジスタにセットされたデータに基
づいて制御情報として受信されたフレームデータ及びア
ドレスデータが、第２のフレームレジスタ及び第２のア
ドレスレジスタにセットされる。

【００２３】したがって、送信側は、第１のフレームと
第１のアドレスに受信装置を個別に指定する呼出情報を
設定し、第２のフレームと第２のアドレスに受信装置個
別のサービス情報を設定して送信することができるとと
もに、第１のフレームの第１のアドレスで第２のフレー
ムレジスタと第２のアドレスレジスタを制御する制御情
報を送ることができる。その結果、同一フレームで共通
のサービスを受ける複数の受信装置に対し送信側で制御
情報送信の手間を省力化することができる。

【００２４】請求項５記載の発明によれば、前記受信処
理部では、第１のフレームデータが記憶される第１のフ
レームレジスタと、第１のアドレスデータが記憶される
第１のアドレスレジスタと、少なくとも第２のアドレス
データが記憶される第２のアドレスレジスタとが具備さ
れ、前記制御手段は、第１のフレームレジスタ及び第１
のアドレスレジスタにセットされたデータに基づいて制
御情報として受信されたアドレスデータが、第２のアド
レスレジスタにセットされる。

【００２５】したがって、同一フレームで２つのアドレ
スデータを受信することができ、同一アドレスで利用さ
れる複数の受信装置を一斉に呼び出す場合に、同一のフ
レームを利用して一斉に複数の受信装置を呼び出すこと
ができるとともに、複数の受信装置に同一フレームで一
斉に制御情報を送信することができる。その結果、送信
側の送信時間と受信側の受信時間を短縮することができ
る。

【００２６】

【実施例】以下、図１〜図５を参照して実施例を説明す
る。

【００２７】図１〜図５は、本発明を適用したページャ
ーの一実施例を示す図である。

【００２８】まず、構成を説明する。

【００２９】図１は、ページャー１の要部ブロック構成
図である。

【００３０】この図において、ページャー１は、アンテ
ナ２、受信部３、デコーダ部４、ＩＤ−ＲＯＭ５、キー
入力部６、ＣＰＵ７、ＲＯＭ８、ＲＡＭ９、表示部１０
及びスピーカー１１により構成されている。

【００３１】アンテナ２は、図外のページャーサービス
会社等から無線で送信される呼出信号を受信して受信部
３に出力する。受信部３は、デコーダ部４から入力され
る間欠信号により制御され、アンテナ２から入力される
呼出信号を間欠受信し、受信信号を検波、増幅した後、
デジタルデータに変換してデコーダ部４に出力する。デ
コーダ部４は、図２に示すように、ビット同期回路４
１、ＢＣＨ補正回路４２、Ｓ−Ｐ変換回路４３、同期コ
ード検出回路４４、ビットカウンタ４５、ワードカウン
タ４６、フレームレジスタ４７、５０、アドレスレジス
タ４８、５１、５４、アドレス比較回路４９、５２、５
５及びＢＳ制御回路５３により構成されている。

【００３２】ビット同期回路４１は、受信部３で復調さ
れた“１”、“０”のビット列からなる受信信号を入力
し、このビット列と内部クロックとの同期をとるための
回路であり、同期のとれたビット列としての受信信号を
ＢＣＨ補正回路４２、同期コード検出回路４４、アドレ
ス比較回路４９、５２、５５、ＢＳ制御回路５３に出力
する。

【００３３】ＢＣＨ補正回路４２は、ＢＣＨパリティコ
ードが付加されてくる受信信号に対しＢＣＨ誤り訂正処
理を行い、訂正済みのシリアルデータをＳ−Ｐ変換回路
４３及びアドレス比較回路４９、５２、５５に出力する
とともに、訂正が不能のエラーが有った場合は、エラー
フラグ用の信号を出力する回路部である。

【００３４】Ｓ−Ｐ変換回路４３は、ＢＣＨ補正回路４
２から入力される訂正済みのシリアルデータをパラレル
データに変換してＣＰＵ７に出力する回路部である。

【００３５】同期コード検出回路４４は、ビット同期回
路４１から入力される同期のとれた受信信号から同期コ
ード、すなわち、プリアンブル信号を検出し、その検出
したプリアンブル信号をビットカウンタ４５に出力する
回路部である。

【００３６】ビットカウンタ４５は、３２進のカウンタ
であり、同期コード検出回路４４から入力される同期コ
ードに基づいてビット数をカウントアップし、そのビッ
トカウントデータをワードカウンタ４６に出力する。

【００３７】フレームカウンタ４６は、１７進のカウン
タであり、ビットカウンタ４５から入力されるビットカ
ウントデータに基づいてフレーム数をカウントアップ
し、そのフレームカウントデータをＣＰＵ７及びＢＳ制
御回路５３に出力する。

【００３８】フレームレジスタ４７、５０及びアドレス
レジスタ４８、５１、５４は、ＣＰＵ７からの制御を受
けてＩＤ−ＲＯＭ５から順次送られてくるデータを、そ
れぞれセットするレジスタである。すなわち、フレーム
レジスタ４７、５０は、当該ページャー１の個別呼び出
し等に係わるフレームナンバー（第１フレームは１、第
２フレームは２……第８フレームは８とする）がセット
される。また、アドレスレジスタ４８、５４は、フレー
ムレジスタ４７にセットされているフレームナンバーの
フレームにおける第１アドレス、第２アドレスが、アド
レスレジスタ５１は、フレームレジスタ５０にセットさ
れているフレームナンバーのフレームにおけるアドレス
がそれぞれセットされるレジスタであり、本実施例で
は、アドレスレジスタ４８、５４は、フレームレジスタ
４７に、アドレスレジスタ５１はフレームレジスタ５０
にそれぞれ制御され、セットしているアドレスをそれぞ
れアドレス比較回路４９、５２、５５に出力する。

【００３９】ＢＳ制御回路５３は、ＣＰＵ７等からの制
御信号を受けて受信部３を制御する回路である。

【００４０】ＩＤ−ＲＯＭ５は、電気的に書き替えが可
能なＥＥＰＲＯＭで構成されており、当該ページャー１
に個別的に割り当てられるフレームやアドレス等のデー
タを記憶し、デコーダ部４の制御部の下に記憶している
フレームやアドレス等のデータをＣＰＵ７を経由してデ
コーダ部４に出力する。また、ＩＤ−ＲＯＭ５は、ＥＥ
ＰＲＯＭで構成されているので無線信号によるＣＰＵ７
の制御によって上記フレームやアドレス等のデータ内容
の更新が可能である。

【００４１】キー入力部６は、文字数字キー、ファンク
ションキー等からなる操作キー部分と、各種スイッチ部
分とで構成されており、操作キー部分については、ある
入力が行われると、ＣＰＵ７で処理されて表示部１０に
メッセージとして表示される。また、各種スイッチ部分
は、呼び出し信号を受信したときに呼び出し音を発生す
る鳴音モードと呼び出し音を発生しない無音モードとの
間で、モードの切り替えを行うモード切り替えスイッ
チ、呼び出し音の発生等を停止させる時に操作するリセ
ットスイッチ等で構成されている。

【００４２】ＣＰＵ（Central Processing Unit ）７
は、ＲＯＭ８に格納されている各種制御プログラムに基
づいてデコーダ部４から入力される受信されたメッセー
ジデータをＲＡＭ９に格納するとともに、キー入力部６
から入力される制御信号に応じてページャー１内の各回
路部を制御する。

【００４３】また、ＣＰＵ７は、判別手段及び制御手段
としての機能を有し、後述する制御データ受信に伴う受
信処理に際して、受信部３で受信した情報がＩＤ−ＲＯ
Ｍ５の記憶内容を変更するための制御情報を含むか否か
を判別するとともに、この判別処理により制御情報を含
むと判別されたとき、受信した制御情報を、前記受信部
３の非駆動期間に当該ＩＤ−ＲＯＭ５に書込む処理を行
う。

【００４４】ＲＯＭ（Read Only Memory）８は、ＣＰＵ
７が実行する各種制御プログラムを格納し、また、メッ
セージデータ受信時に、このメッセージデータがフレー
ムやアドレス等のデータ内容を変更する制御情報を示す
データか否かを判別する判別処理と、このデータの受信
に伴い受信部３の非駆動期間に、受信した制御情報デー
タに従ってＩＤ−ＲＯＭ５に記憶されたフレームやアド
レス等のデータ内容を変更する変更処理等のＣＰＵ７で
実行されるプログラム等を記憶する。

【００４５】ＲＡＭ（Random Access Memory）９は、過
去の受信メッセージ情報を格納するメッセージメモリデ
ータ等を記憶する記憶部である。

【００４６】表示部１０は、ＣＰＵ７から入力される制
御信号によって駆動される回路部と、液晶表示パネル等
により構成されており、受信したメッセージデータに伴
うメッセージ等を表示する。

【００４７】スピーカー１１は、鳴音モードがセットさ
れている時、呼び出し信号の受信時にＣＰＵ７から入力
される制御信号によって駆動され、呼び出し音を報知す
る。次に、動作を説明する。

【００４８】まず、ＣＰＵ７からの制御信号等により制
御されるデコーダ部４を中心とする動作を説明する。

【００４９】まず、ＣＰＵ７がＩＤ−ＲＯＭ５に制御信
号を出力し、その記憶データを出力させ、フレームレジ
スタ４７、アドレスレジスタ４８、５４をセットする。
また、ＩＤコードを書き替える無線信号等の受信時に
は、その無線信号内容によって設定され、ＣＰＵ７を介
してＩＤ−ＲＯＭ５に新たに記憶されたフレームデータ
及びアドレスデータがデコーダ部４に出力され、それぞ
れフレームレジスタ５０、アドレスレジスタ５１にセッ
トされる。これにより、フレームレジスタ４７には、当
該ページャー１を含む数個のページャーからなるグルー
プ全体の呼び出しに用いられるフレームのフレームナン
バー、すなわち、“３”が、アドレスレジスタ４８には
前記フレームレジスタ４７に係わるフレームで、当該ペ
ージャー１だけ呼び出しを受けるアドレスが、アドレス
レジスタ５４には前記フレームレジスタ４７に係わるフ
レームで、グループ全体の呼び出しを受けるときのアド
レスが、アドレスレジスタ５１には前記無線信号内容に
よって設定され、ＩＤ−ＲＯＭ５に記憶されて新たにセ
ットされたアドレスが、フレームレジスタ５０には、ア
ドレスレジスタ５１のアドレスに係わるフレームナンバ
ーがそれぞれセットされる。

【００５０】以上の動作の後、ＣＰＵ７からは着信時に
際し、ＢＳ制御回路５３に制御信号が出力され、こりに
よりＢＳ制御回路５３は、プリアンブルサーチの動作を
開始する。一方、プリアンブル信号は、一回につき１８
ワード時間だけ継続して送られてくるため、受信部３が
オン状態（起動状態）となっているときは、プリアンブ
ル信号は、アンテナ２、受信部３を経てビット列として
デコーダ部４のビット同期回路４１に入力される。そし
て、このプリアンブル信号は、このビット同期回路４１
によって回路動作タイミングと同期がとられ、同期コー
ド検出回路４４を経てビットカウンタ４５、ワードカウ
ンタ４６に出力される。このビットカウンタ４５、ワー
ドカウンタ４６に入力されたタイミング情報によりＢＳ
制御回路５３に制御信号が出力され、前記プリアンブル
サーチ動作が停止され、同期コードサーチ動作を行わせ
る。

【００５１】すなわち、ビット同期回路４１からのビッ
ト列を、順次、入力している同期コード検出回路４４に
は、１ビット入力する度に、その入力と、以前に送られ
てきた３１ビットとを合わせて３２ビット単位で所定の
同期コードパターンとなっているかが調べられる。そし
て、同期コード検出回路４４が同期コード（プリアンブ
ル信号）を検出した時は、この同期コード検出回路４４
からの検出信号が、ビットカウンタ４５、ワードカウン
タ４６をリセットさせる。以上の動作によりワード同期
が確立する。

【００５２】また、前記フレームナンバー“３”のタイ
ミングにおいては、アドレスコードワードを受信し、そ
のアドレスはビット同期回路４１からＢＣＨ補正回路４
２に送られ、ＢＣＨ誤り訂正処理が行われ、その訂正さ
れたデータがアドレス比較回路４９、５５に与えられ
る。また、このタイミングには、フレームレジスタ４７
にＣＰＵ７から制御信号が出力され、これによりフレー
ムレジスタ４７からは、このフレームレジスタ４７が管
理するアドレスレジスタ４８、５４に制御信号が与えら
れ、セットされているアドレスデータがビット列として
アドレス比較回路４９に出力される。

【００５３】そして、アドレス比較回路４９、５５で
は、ＢＣＨ補正回路４２から受信したアドレスが送られ
ている時は、そのアドレスと、当該ページャー１に割り
当てられているアドレスとが比較され、両者が一致して
いるか否かが判断される。このとき、アドレス比較回路
４９又は５５がアドレスの一致を検出した時は、そのア
ドレス比較回路４９又は５５からオアゲート（図示せ
ず）を介してＢＳ制御回路５３とアドレスメッセージデ
コーダに検出信号が出力される。ＢＳ制御回路５３は、
この検出信号を受けて受信部３の電源オン状態を維持
し、受信の継続を行う。

【００５４】次に、フレームデータとアドレスデータを
書き替える制御データを受信した場合のＣＰＵ７により
実行される受信処理について図３、４に示すフローチャ
ートに基づいて説明する。

【００５５】まず、ＣＰＵ７は、受信を待機し（ステッ
プＳ１）、デコーダ部４より受信に伴う呼出検出信号が
入力されると（ステップＳ２）、受信部３に継続的に受
信復調を行わせるように、ＢＳ制御回路５３に制御信号
を出力し、受信モードをセットさせる（ステップＳ
３）。ここで呼出検出信号が受信されないと、再び受信
待機状態に戻る。

【００５６】受信モードがセットされると、ＣＰＵ７
は、この呼出信号の後に続く受信データを取り込む（ス
テップＳ４）。受信データの取り込みが終了すると（ス
テップＳ５）、デコーダ部４に受信モード終了信号を出
力し、ＢＳ制御回路５３へ受信部３のＢＳモードを命令
し、受信データの内容に従った当該ページャー１本体の
機能制御を行う（ステップＳ６）。この受信データの中
に、当該ページャー１本体のＩＤ−ＲＯＭ５に記憶され
ているフレームデータ、アドレスデータを書き替える制
御データが含まれていない場合（ステップＳ７）、受信
データの記憶、表示処理を行い（ステップＳ８）、フレ
ームデータ、アドレスデータを書き替える制御データに
よるデコーダ部４のデータの書き替え作業が中断してい
ないときか、終了しているときは（ステップＳ９）、再
び受信待機状態に戻る（ステップＳ１）。

【００５７】また、この受信データ中に、当該ページャ
ー１本体のＩＤ−ＲＯＭ５に記憶されているフレームデ
ータ、アドレスデータを書き替える制御データが含まれ
ていた場合（ステップＳ７）、ＣＰＵ７は受信部７がＢ
Ｓ状態となる周期をフレームナンバーデータ（本実施例
では、フレームナンバー“３”）と、ワードカウンタ４
６より同期タイミングデータ等、当該ページャー１にお
ける受信部３の駆動に関するデータを取り込み（ステッ
プＳ１０）、受信した制御データに従いＩＤ−ＲＯＭ５
のデータを書き替える（ステップＳ１１）。そして、制
御データよりデコーダ部４への書込み、再設定に要する
時間を算出し、受信部３の駆動に関するデータと照らし
合わせて、図５に示すように、ＢＳ状態の期間もしく
はにおいての書込み期間を設定する（ステップＳ１
２）。そして、この設定された書込み期間に従って、デ
コーダ部４への書込みを開始する（ステップＳ１３）。
このＢＳ期間にデコーダ部４への書込み中に、呼出検出
信号を受信すると（ステップＳ１４）、書き替え動作を
中断し（ステップＳ１５）、受信モードのセットに戻る
（ステップＳ３）。

【００５８】また、ＢＳ期間にデコーダ部４への書込み
中に、呼出検出信号を受信せず（ステップＳ１４）、ま
た、制御データに従ってデータの書き替えが終了したと
きは（ステップＳ１６）、再び受信待機状態に戻る（ス
テップＳ１）。データの書き替えが終了しないときは
（ステップＳ１６）、データの書き替えを継続しつつ
（ステップＳ１７）、呼出検出信号の受信判別処理に戻
る（ステップＳ１４）。

【００５９】以上のように、本実施例のページャー１で
は、自己の呼出検出信号を受信した時に、ＩＤ−ＲＯＭ
５に記憶されているフレームデータ、アドレスデータの
設定内容を書き替える制御情報が含まれてると判別した
時、その制御情報の書き替えに要する時間を算出し、受
信部３の駆動期間と同期のとれた非駆動期間に書込み期
間を設定して、受信した制御情報に従ってＩＤ−ＲＯＭ
５の設定内容を書き替えているので、その書き替え中に
呼出検出信号を受信した場合、その書き替えを中断し
て、直ちに、受信モードに移行することができ、同期を
外すことなく継続受信を行うことができる。

【００６０】また、本実施例のページャー１では、デコ
ーダ部４内に、受信した制御情報に含まれる設定内容に
よって書き換えられるフレームデータやアドレスデータ
がセットされるフレームレジスタ（第２のフレームレジ
スタ）５０、アドレスレジスタ（第２のアドレスレジス
タ）５１を備えているため、したがって、送信側は、第
１のフレームと第１のアドレスに受信装置を個別に指定
する呼出情報を設定し、第２のフレームと第２のアドレ
スに受信装置個別のサービス情報を設定して送信するこ
とができるとともに、第１のフレームの第１のアドレス
で第２のフレームレジスタと第２のアドレスレジスタを
制御する制御情報を送ることができる。その結果、同一
フレームで共通のサービスを受ける複数の受信装置に対
し送信側で制御情報送信の手間を省力化することができ
る。

【００６１】なお、本実施例では、受信した制御信号に
含まれる設定内容は、第２フレームのフレームレジスタ
５０及び第２アドレスのアドレスレジスタ５１のそれぞ
れのデータをセットするものであったが、これに限ら
ず、例えば設定内容が、第１フレームの第２アドレスの
アドレスレジスタ５４のデータのみをセットするもので
も良い。

【００６２】したがって、同一フレームで２つのアドレ
スデータを受信することができ、同一アドレスで利用さ
れる複数の受信装置を一斉に呼び出す場合に、同一のフ
レームを利用して一斉に複数の受信装置を呼び出すこと
ができるとともに、複数の受信装置に同一フレームで一
斉に制御情報を送信することができる。その結果、送信
側の送信時間と受信側の受信時間を短縮することができ
る。

【００６３】

【発明の効果】請求項１記載の発明によれば、受信処理
機能を変更するタイミングを受信処理部の駆動期間と同
期する非駆動期間中に実行するため、その受信処理機能
を変更する制御情報の受信後も同期を外すことなく、自
己宛の受信情報を継続して受信することができる。

【００６４】請求項２記載の発明によれば、受信処理機
能を設定するタイミングを受信処理部の駆動期間と同期
する非駆動期間中に実行するため、制御情報の受信後も
同期を外すことなく、自己宛の受信情報を継続して受信
することができる。

【００６５】請求項３記載の発明によれば、受信処理機
能を設定するタイミングを受信処理部の駆動期間と同期
する非駆動期間中に実行するため、制御情報の受信後も
同期を外すことなく、自己宛の受信情報を継続して受信
することができる受信装置を提供することができる。

【００６６】請求項４記載の発明によれば、送信側は、
第１のフレームと第１のアドレスに受信装置を個別に指
定する呼出情報を設定し、第２のフレームと第２のアド
レスに受信装置個別のサービス情報を設定して送信する
ことができるとともに、第１のフレームの第１のアドレ
スで第２のフレームレジスタと第２のアドレスレジスタ
を制御する制御情報を送ることができる。その結果、同
一フレームで共通のサービスを受ける複数の受信装置に
対し送信側で制御情報送信の手間を省力化することがで
きる。

【００６７】請求項５記載の発明によれば、同一フレー
ムで２つのアドレスデータを受信することができ、同一
アドレスで利用される複数の受信装置を一斉に呼び出す
場合に、同一のフレームを利用して一斉に複数の受信装
置を呼び出すことができるとともに、複数の受信装置に
同一フレームで一斉に制御情報を送信することができ
る。その結果、送信側の送信時間と受信側の受信時間を
短縮することができる。

【図面の簡単な説明】

【図１】本発明を適用したページャーの要部ブロック
図。

【図２】図１のデコーダ部のブロック構成図。

【図３】図１のＣＰＵによって実行される受信処理のフ
ローチャート。

【図４】図３に続く受信処理のフローチャート。

【図５】図３の樹脂処理に際して、受信した制御情報に
より設定内容を書き替えるために設定される書替期間
（非駆動期間）の一例を示す図。

【図６】従来のページャーにより受信される１送信単位
データの受信状態を説明するための図。

【図７】従来のページャーにより実行される受信処理の
フローチャート。

【符号の説明】

１ ページャー ２ アンテナ ３ 受信部 ４ デコーダ部 ５ ＩＤ−ＲＯＭ ６ キー入力部 ７ ＣＰＵ ８ ＲＯＭ ９ ＲＡＭ １０ 表示部 １１ スピーカー ４１ ビット同期回路 ４２ ＢＣＨ補正回路 ４３ Ｓ−Ｐ変換回路 ４４ 同期コード検出回路 ４５ ビットカウンタ ４６ ワードカウンタ ４７ フレームレジスタ ４８ アドレスレジスタ ４９ アドレス比較回路 ５０ フレームレジスタ ５１ アドレスレジスタ ５２ アドレス比較回路 ５３ ＢＳ制御回路 ５４ アドレスレジスタ ５５ アドレス比較回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】自己に割り当てられたタイムスロットを含
   む特定の時間内に駆動され、自己宛の情報の受信処理を
   行う受信処理部を備えた受信装置の受信機能を変更する
   方法であって、 前記受信装置の受信処理部の処理機能を変更するための
   制御情報を送信し、 前記受信装置は、自己に割り当てられたタイムスロット
   で自己宛の情報を受信し、受信した情報に前記受信処理
   部の処理機能を変更するための制御情報を含むか否かを
   判別し、制御情報を含むと判別したときは、前記受信処
   理部の非駆動期間に、受信した制御情報による制御内容
   に従って受信処理部の処理機能を変更することを特徴と
   する受信装置の受信処理機能変更方法。
2. 【請求項２】自己に割り当てられたタイムスロットを含
   む特定の時間内に駆動され、自己宛の情報の受信処理を
   行う受信処理部を備えた受信装置の受信機能を変更する
   方法であって、 前記受信装置の受信処理部の処理機能を変更するための
   制御情報を送信し、 前記受信装置は、自己に割り当てられたタイムスロット
   で自己宛の情報を受信し、受信した情報に前記受信処理
   部の処理機能を変更するための制御情報を含むか否かを
   判別し、制御情報を含むと判別したときは、前記受信処
   理部の非駆動期間に、受信した制御情報を当該受信処理
   部に設定することを特徴とする受信装置の受信処理機能
   変更方法。
3. 【請求項３】自己に割り当てられたタイムスロットで、
   自己宛の情報を受信する受信装置において、 前記自己に割り当てられたタイムスロットを含む特定の
   時間帯に駆動され、自己宛の情報の受信処理を行う受信
   処理部と、 前記受信処理部で受信した情報が当該受信処理部の処理
   動作を変更するための制御情報を含むか否かを判別する
   判別手段と、 この判別手段により制御情報を含むと判別されたとき、
   受信した制御情報を、前記受信処理部の非駆動期間に当
   該受信処理部に設定する制御手段と、 を設けたことを特徴とする受信装置。
4. 【請求項４】前記受信処理部は、第１のフレームデータ
   が記憶される第１のフレームレジスタと、第１のアドレ
   スデータが記憶される第１のアドレスレジスタと、少な
   くとも第２のフレームデータが記憶される第２のフレー
   ムレジスタと、第２のアドレスデータが記憶される第２
   のアドレスレジスタとを具備し、 前記制御手段は、第１のフレームレジスタ及び第１のア
   ドレスレジスタにセットされたデータに基づいて制御情
   報として受信されたフレームデータ及びアドレスデータ
   を、第２のフレームレジスタ及び第２のアドレスレジス
   タにセットすることを特徴とする請求項３記載の受信装
   置。
5. 【請求項５】前記受信処理部は、第１のフレームデータ
   が記憶される第１のフレームレジスタと、第１のアドレ
   スデータが記憶される第１のアドレスレジスタと、少な
   くとも第２のアドレスデータが記憶される第２のアドレ
   スレジスタとを具備し、 前記制御手段は、第１のフレームレジスタ及び第１のア
   ドレスレジスタにセットされたデータに基づいて制御情
   報として受信されたアドレスデータを、第２のアドレス
   レジスタにセットすることを特徴とする請求項３記載の
   受信装置。