JPH0732477B2 - ディジタル映像信号再生装置 - Google Patents
ディジタル映像信号再生装置Info
- Publication number
- JPH0732477B2 JPH0732477B2 JP57157877A JP15787782A JPH0732477B2 JP H0732477 B2 JPH0732477 B2 JP H0732477B2 JP 57157877 A JP57157877 A JP 57157877A JP 15787782 A JP15787782 A JP 15787782A JP H0732477 B2 JPH0732477 B2 JP H0732477B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- memory circuit
- pixel data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 description 8
- 230000005236 sound signal Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 241000519695 Ilex integra Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/808—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the composite colour video-signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は信号発生装置に係り、特に映像信号に関連した
各種同期信号と、画素データ蓄積用メモリ回路をアクセ
スするためのパルス等とを夫々共通のクロツク信号を用
いて発生する信号発生装置に関する。
各種同期信号と、画素データ蓄積用メモリ回路をアクセ
スするためのパルス等とを夫々共通のクロツク信号を用
いて発生する信号発生装置に関する。
従来技術 従来より、パルス符号変調（PCM）等のデイジタルパル
ス変調をして得たデイジタルオーデイオ信号が、カラー
静止画等の補助的な情報のデイジタルビデオ信号を付加
されて円盤状記録媒体（以下「デイスク」という）に断
続するピツト列の変化として時系列的に記録されたデイ
ジタルオーデイオデイスクが知られている。かかるデイ
ジタルオーデイオデイスクは、デイスクからの反射光又
は透過光の光強度の変化、あるいはデイスクと再生針の
電極との間に形成された静電容量の変化を検出されて既
記録信号が読み取り再生される。
ス変調をして得たデイジタルオーデイオ信号が、カラー
静止画等の補助的な情報のデイジタルビデオ信号を付加
されて円盤状記録媒体（以下「デイスク」という）に断
続するピツト列の変化として時系列的に記録されたデイ
ジタルオーデイオデイスクが知られている。かかるデイ
ジタルオーデイオデイスクは、デイスクからの反射光又
は透過光の光強度の変化、あるいはデイスクと再生針の
電極との間に形成された静電容量の変化を検出されて既
記録信号が読み取り再生される。
このデイジタルオーデイオデイスクの再生装置内には、
デイジタルオーデイオ信号の再生回路の他に上記のデイ
ジタルビデオ信号の再生回路が設けられている。更にこ
のデイジタルビデオ信号再生回路内にはデイジタルビデ
オ信号（画素データ）を蓄積し、読み出すメモリ回路
と、このメモリ回路をアクセスするための制御回路と、
メモリ回路から読み出された画素データをD/A変換器を
通した後供給され所定の標準テレビジヨン方式の複合映
像信号を出力するエンコーダと、このエンコーダに供給
される各種同期信号（例えば垂直同期信号、水平同期信
号、バーストフラグパルス、垂直ブランキングパルスな
ど）やメモリ回路のアクセスのためのメモリ制御パルス
等を発生する信号発生装置その他より構成されている。
デイジタルオーデイオ信号の再生回路の他に上記のデイ
ジタルビデオ信号の再生回路が設けられている。更にこ
のデイジタルビデオ信号再生回路内にはデイジタルビデ
オ信号（画素データ）を蓄積し、読み出すメモリ回路
と、このメモリ回路をアクセスするための制御回路と、
メモリ回路から読み出された画素データをD/A変換器を
通した後供給され所定の標準テレビジヨン方式の複合映
像信号を出力するエンコーダと、このエンコーダに供給
される各種同期信号（例えば垂直同期信号、水平同期信
号、バーストフラグパルス、垂直ブランキングパルスな
ど）やメモリ回路のアクセスのためのメモリ制御パルス
等を発生する信号発生装置その他より構成されている。
発明が解決しようとする問題点 しかして、上記の信号発生装置は、映像信号に関連した
各種の同期信号を発生するTV同期信号発生回路と、メモ
リ制御パルス発生回路とが夫々別々に専用のクロツク信
号発振器を有する構成とされていたため、回路が複雑で
高価となり、また２つのクロツク信号発振器の出力クロ
ツク信号間にビートが生ずるという欠点があつた。
各種の同期信号を発生するTV同期信号発生回路と、メモ
リ制御パルス発生回路とが夫々別々に専用のクロツク信
号発振器を有する構成とされていたため、回路が複雑で
高価となり、また２つのクロツク信号発振器の出力クロ
ツク信号間にビートが生ずるという欠点があつた。
そこで、本発明は発振器の出力クロツク信号周波数を所
定周波数に選定することにより、同一の発振器を共用し
てTV同期信号やメモリ制御パルス等を発生し得る信号発
生装置を提供することを目的とする。
定周波数に選定することにより、同一の発振器を共用し
てTV同期信号やメモリ制御パルス等を発生し得る信号発
生装置を提供することを目的とする。
問題点を解決するための手段 本発明は、ディジタル映像信号が記録された記録媒体よ
り得られる画素データがバッファメモリを介して入力さ
れ、この入力される画素データを指定されたアドレスに
蓄積し、この蓄積された画素データの内、指定されたア
ドレスに格納された画素データを所定のフォーマットで
読み出すメモリ回路と、 入力されるクロック信号をカウントすることで前記画素
データの書き込み先のアドレスを生成し、このアドレス
を書き込みアドレス発生タイミング信号に基づき前記メ
モリ回路に出力する書き込みアドレス発生手段と、 入力されるクロック信号をカウントすることで前記メモ
リ回路から読み出す画素データの格納先のアドレスを生
成し、このアドレスを読み出しアドレス発生タイミング
信号に基づき前記メモリ回路に出力する読み出しアドレ
ス発生手段と、 前記メモリ回路から読み出された画素データを制御信号
に基づきディジタル／アナログ変換するディジタル／ア
ナログ変換器と、 前記ディジタル／アナログ変換器の出力信号に、映像信
号に関連した各種同期信号を付加して標準テレビジョン
方式の複合映像信号を出力するエンコーダと、 前記画素データを前記メモリ回路に書き込むに要するア
ドレス数の略整数倍の数の期間に分割する周期をもち、
かつ、前記複合映像信号の水平走査周波数の２以上の整
数倍の周波数に選定された基準クロック信号を発生出力
する単一の発信器と、 前記メモリ回路のデータの書き込みを可能にする書き込
み制御信号と、前記メモリ回路に蓄積されたデータの読
み出しを可能にする読み出し制御信号と、前記書き込み
アドレス発生手段の書き込みアドレス発生タイミング信
号及び前記クロック信号と、前記読み出しアドレス発生
回路への読み出しアドレス発生タイミング信号及び前記
クロック信号と、前記ディジタル／アナログ変換回路へ
の制御信号と、前記エンコーダへの各種同期信号とを、
前記単一の発信器の基準クロック信号に基づいて生成す
るデコーダとを備え、 前記複合映像信号の水平帰線消去期間中は、前記クロッ
ク信号及び前記書き込みアドレス発生タイミング信号を
前記書き込みアドレス発生手段に供給して書き込みアド
レスを前記メモリ回路に出力し、更に書き込み制御信号
を前記メモリ回路へ出力して前記書き込みアドレスによ
り指定されたアドレスに前記画素データを書き込み、 前記複合映像信号の映像期間中は、前記クロック信号及
び前記読み出しアドレス発生タイミング信号を前記アド
レス発生手段に供給して読み出しアドレスを前記メモリ
回路に出力し、更に読み出し制御信号を前記メモリ回路
へ出力して前記読み出しアドレス発生手段により指定さ
れたアドレスに格納された前記画素データを読み出す。
り得られる画素データがバッファメモリを介して入力さ
れ、この入力される画素データを指定されたアドレスに
蓄積し、この蓄積された画素データの内、指定されたア
ドレスに格納された画素データを所定のフォーマットで
読み出すメモリ回路と、 入力されるクロック信号をカウントすることで前記画素
データの書き込み先のアドレスを生成し、このアドレス
を書き込みアドレス発生タイミング信号に基づき前記メ
モリ回路に出力する書き込みアドレス発生手段と、 入力されるクロック信号をカウントすることで前記メモ
リ回路から読み出す画素データの格納先のアドレスを生
成し、このアドレスを読み出しアドレス発生タイミング
信号に基づき前記メモリ回路に出力する読み出しアドレ
ス発生手段と、 前記メモリ回路から読み出された画素データを制御信号
に基づきディジタル／アナログ変換するディジタル／ア
ナログ変換器と、 前記ディジタル／アナログ変換器の出力信号に、映像信
号に関連した各種同期信号を付加して標準テレビジョン
方式の複合映像信号を出力するエンコーダと、 前記画素データを前記メモリ回路に書き込むに要するア
ドレス数の略整数倍の数の期間に分割する周期をもち、
かつ、前記複合映像信号の水平走査周波数の２以上の整
数倍の周波数に選定された基準クロック信号を発生出力
する単一の発信器と、 前記メモリ回路のデータの書き込みを可能にする書き込
み制御信号と、前記メモリ回路に蓄積されたデータの読
み出しを可能にする読み出し制御信号と、前記書き込み
アドレス発生手段の書き込みアドレス発生タイミング信
号及び前記クロック信号と、前記読み出しアドレス発生
回路への読み出しアドレス発生タイミング信号及び前記
クロック信号と、前記ディジタル／アナログ変換回路へ
の制御信号と、前記エンコーダへの各種同期信号とを、
前記単一の発信器の基準クロック信号に基づいて生成す
るデコーダとを備え、 前記複合映像信号の水平帰線消去期間中は、前記クロッ
ク信号及び前記書き込みアドレス発生タイミング信号を
前記書き込みアドレス発生手段に供給して書き込みアド
レスを前記メモリ回路に出力し、更に書き込み制御信号
を前記メモリ回路へ出力して前記書き込みアドレスによ
り指定されたアドレスに前記画素データを書き込み、 前記複合映像信号の映像期間中は、前記クロック信号及
び前記読み出しアドレス発生タイミング信号を前記アド
レス発生手段に供給して読み出しアドレスを前記メモリ
回路に出力し、更に読み出し制御信号を前記メモリ回路
へ出力して前記読み出しアドレス発生手段により指定さ
れたアドレスに格納された前記画素データを読み出す。
実施例 第１図は本発明になる信号発生装置の一実施例のブロツ
ク系統図を示す。本実施例は本出願人が先に例えば特願
昭57−67818号にて提案したデイジタルビデオ信号記録
方式により記録されたデイジタルオーデイオデイスクの
再生装置に適用したものである。上記の記録方式は、一
走査線当りの画素数と標準テレビジヨン方式における一
画面の有効走査線数との積が218に極めて近く、かつ、2
18を越えない値に選定したデイジタルビデオ信号を生成
して記録媒体に記録することにより、この記録媒体を再
生する装置内の再生デイジタルビデオ信号蓄積用メモリ
回路として市販のメモリ素子を有効に利用し得ると共に
アドレス信号発生回路を共通に構成せしめ得る。
ク系統図を示す。本実施例は本出願人が先に例えば特願
昭57−67818号にて提案したデイジタルビデオ信号記録
方式により記録されたデイジタルオーデイオデイスクの
再生装置に適用したものである。上記の記録方式は、一
走査線当りの画素数と標準テレビジヨン方式における一
画面の有効走査線数との積が218に極めて近く、かつ、2
18を越えない値に選定したデイジタルビデオ信号を生成
して記録媒体に記録することにより、この記録媒体を再
生する装置内の再生デイジタルビデオ信号蓄積用メモリ
回路として市販のメモリ素子を有効に利用し得ると共に
アドレス信号発生回路を共通に構成せしめ得る。
ここでは、一例として第２図に示す如き信号フオーマツ
トで、３つのチヤンネルのデイジタルオーデイオ信号と
１つのチヤンネルのデイジタルビデオ信号とが時系列的
にデイスクに記録されており、更にデイジタルビデオ信
号はコンポーネント符号化方式で伝送されるものとす
る。第２図において、SYNCはフレーム（ブロツク）の始
めを示す８ビツトの固定パターンの同期信号の多重位置
を示し、Ch−１〜Ch−３は上記３つのチヤンネルのデイ
ジタルオーデイオ信号、Ch−４は上記の１つのチヤンネ
ルのデイジタルビデオ信号の16ビツト,1ワードの各多重
位置を示す。また第２図に示すP,Qは夫々16ビツトの誤
り符号訂正用信号で、例えば、 Ｐ＝W1W2W3W4 （１） Ｑ＝T4・W1T3・W2T2・W3Ｔ・W4 （２） なる式により生成される信号である。ただし、（１），
（２）式中W1,W2,W3,W4はCh−１〜Ch−４の16ビツトの
各デイジタル信号（通常は夫々異なるブロツクにおける
デイジタル信号）、Ｔは所定の多項式の補助マトリク
ス、は対応する各ビツト毎の２を法とする加算を示
す。
トで、３つのチヤンネルのデイジタルオーデイオ信号と
１つのチヤンネルのデイジタルビデオ信号とが時系列的
にデイスクに記録されており、更にデイジタルビデオ信
号はコンポーネント符号化方式で伝送されるものとす
る。第２図において、SYNCはフレーム（ブロツク）の始
めを示す８ビツトの固定パターンの同期信号の多重位置
を示し、Ch−１〜Ch−３は上記３つのチヤンネルのデイ
ジタルオーデイオ信号、Ch−４は上記の１つのチヤンネ
ルのデイジタルビデオ信号の16ビツト,1ワードの各多重
位置を示す。また第２図に示すP,Qは夫々16ビツトの誤
り符号訂正用信号で、例えば、 Ｐ＝W1W2W3W4 （１） Ｑ＝T4・W1T3・W2T2・W3Ｔ・W4 （２） なる式により生成される信号である。ただし、（１），
（２）式中W1,W2,W3,W4はCh−１〜Ch−４の16ビツトの
各デイジタル信号（通常は夫々異なるブロツクにおける
デイジタル信号）、Ｔは所定の多項式の補助マトリク
ス、は対応する各ビツト毎の２を法とする加算を示
す。
更に第２図中、CRCは23ビツトの誤り符号検出用信号
で、同じブロツクに配列されるCh−１〜Ch−4,P,Qの各
ワードを例えばX23＋X5＋X4＋Ｘ＋１なる生成多項式で
除したときに得られる23ビツトの剰余であり、再生時同
じブロツクの第９ビツト目から第127ビツト目までの信
号を上記生成多項式で除算し、それにより得られた剰余
が零のときは誤りが無いとして検出するために用いられ
る。また更に第２図中、Adrはランダムアクセスなどの
ために使用される制御信号で、その各ビツトデータを分
散し、１ブロツク中に１ビツト伝送し、例えば196ブロ
ツクにより制御信号の全ビツトが伝送される（すなわち
制御信号は196ビツトより構成される。）。
で、同じブロツクに配列されるCh−１〜Ch−4,P,Qの各
ワードを例えばX23＋X5＋X4＋Ｘ＋１なる生成多項式で
除したときに得られる23ビツトの剰余であり、再生時同
じブロツクの第９ビツト目から第127ビツト目までの信
号を上記生成多項式で除算し、それにより得られた剰余
が零のときは誤りが無いとして検出するために用いられ
る。また更に第２図中、Adrはランダムアクセスなどの
ために使用される制御信号で、その各ビツトデータを分
散し、１ブロツク中に１ビツト伝送し、例えば196ブロ
ツクにより制御信号の全ビツトが伝送される（すなわち
制御信号は196ビツトより構成される。）。
また更にＵはユーザーズビツトと呼称される予備のため
の２ビツトである。そして、第２図に示すSYNCからＵま
での計130ビツトで１ブロツクの信号が構成され、デイ
ジタル信号はこのブロツク単位で例えばデイジタルオー
デイオ信号の標本化周波数44.1kHzと同じ周波数で合成
されて時系列的に記録されている。従つて、デイスクの
回転数を900rpmとした場合は、デイスク−回転当り2940
ブロツク記録、再生されるから、上記の196ビツトの制
御信号はデイスク−回転期間で15回記録、再生されるこ
とになる。
の２ビツトである。そして、第２図に示すSYNCからＵま
での計130ビツトで１ブロツクの信号が構成され、デイ
ジタル信号はこのブロツク単位で例えばデイジタルオー
デイオ信号の標本化周波数44.1kHzと同じ周波数で合成
されて時系列的に記録されている。従つて、デイスクの
回転数を900rpmとした場合は、デイスク−回転当り2940
ブロツク記録、再生されるから、上記の196ビツトの制
御信号はデイスク−回転期間で15回記録、再生されるこ
とになる。
また上記のCh−４の位置で１ワードが伝送されるデイジ
タルビデオ信号は、例えば標本化周波数9MHzで標本化さ
れた後量子化数８ビツトで量子化されたデイジタル輝度
信号と、夫々2.25MHzで標本化された後量子化数８ビツ
トで量子化された２種のデイジタル色差信号とよりな
り、デイジタル輝度信号のうち４つの標本点のデータ
と、２種のデイジタル色差信号のうち各々１つの標本点
のデータの計６つのデータを単位として時系列的に伝送
される。ここで、デイジタル輝度信号の一走査線当りの
標本点数は、水平帰線消去期間などを伝送しないで画像
情報のみを伝送するようにすると水平走査周波数が15.6
25kHzの場合456個程度とすることができ、また１フレー
ム分の有効走査線数を572本とすることにより、前記し
た如く一走査線当りの画素数（標本点数）と一画面の有
効走査線数との積が218に極めて近く、かつ、218を越え
ない値とすることができる。これにより、デイジタル輝
度信号は一ビツト当り４個の64kRAM（ランダム・アクセ
ス・メモリ）に効率よく蓄積でき、また２種のデイジタ
ル色差信号は夫々一走査線当りの標本点数がデイジタル
輝度信号の であるから、１ビツト当り各１個の64kRAMに効率良く蓄
積できる。従つて、一標本点の画素データが８ビツトで
ある場合は48（＝８×（４＋１＋１））個の64kRAMによ
り１フレーム分の上記コンポーネント符号化デイジタル
ビデオ信号を効率良く蓄積できる。
タルビデオ信号は、例えば標本化周波数9MHzで標本化さ
れた後量子化数８ビツトで量子化されたデイジタル輝度
信号と、夫々2.25MHzで標本化された後量子化数８ビツ
トで量子化された２種のデイジタル色差信号とよりな
り、デイジタル輝度信号のうち４つの標本点のデータ
と、２種のデイジタル色差信号のうち各々１つの標本点
のデータの計６つのデータを単位として時系列的に伝送
される。ここで、デイジタル輝度信号の一走査線当りの
標本点数は、水平帰線消去期間などを伝送しないで画像
情報のみを伝送するようにすると水平走査周波数が15.6
25kHzの場合456個程度とすることができ、また１フレー
ム分の有効走査線数を572本とすることにより、前記し
た如く一走査線当りの画素数（標本点数）と一画面の有
効走査線数との積が218に極めて近く、かつ、218を越え
ない値とすることができる。これにより、デイジタル輝
度信号は一ビツト当り４個の64kRAM（ランダム・アクセ
ス・メモリ）に効率よく蓄積でき、また２種のデイジタ
ル色差信号は夫々一走査線当りの標本点数がデイジタル
輝度信号の であるから、１ビツト当り各１個の64kRAMに効率良く蓄
積できる。従つて、一標本点の画素データが８ビツトで
ある場合は48（＝８×（４＋１＋１））個の64kRAMによ
り１フレーム分の上記コンポーネント符号化デイジタル
ビデオ信号を効率良く蓄積できる。
なお、デイジタルビデオ信号の伝送一単位の画素データ
（すなわち、４個のデイジタル輝度信号画素データと、
各１個の２種のデイジタル色差信号画素データとよりな
る６個の画素データ）は、メモリ回路の同一アドレスに
記憶される。従つて、ここではデイジタル輝度信号の一
走査線当りの標本点数が456個で、２種のデイジタル色
差信号の一走査線当りの標本点数が夫々 であるから、一走査線分のデイジタルビデオ信号の画素
データは後述する第１図に示すメモリ回路11の114のア
ドレスに夫々記憶されることになる。
（すなわち、４個のデイジタル輝度信号画素データと、
各１個の２種のデイジタル色差信号画素データとよりな
る６個の画素データ）は、メモリ回路の同一アドレスに
記憶される。従つて、ここではデイジタル輝度信号の一
走査線当りの標本点数が456個で、２種のデイジタル色
差信号の一走査線当りの標本点数が夫々 であるから、一走査線分のデイジタルビデオ信号の画素
データは後述する第１図に示すメモリ回路11の114のア
ドレスに夫々記憶されることになる。
デイジタルオーデイオデイスクから再生された信号中、
上記のコンポーネント符号化デイジタルビテオ信号は第
１図に示す入力端子１を介してメモリ回路11にシリアル
に印加される。また第１図において、マスター発振器2,
分周器３及びデコーダ４が信号発生装置６を構成してい
る。
上記のコンポーネント符号化デイジタルビテオ信号は第
１図に示す入力端子１を介してメモリ回路11にシリアル
に印加される。また第１図において、マスター発振器2,
分周器３及びデコーダ４が信号発生装置６を構成してい
る。
次にマスター発振器２の出力クロツク信号周波数につい
て説明する。周知のように、画像情報が伝送されるべき
映像期間は第３図にT1で示す如く、一水平同期期間（1
H）T2よりも短かい。メモリ回路11は後述する如く、蓄
積された画素データをこの映像期間T1で読み出され、水
平帰線消去期間T2−T1で入力端子１に入来した画素デー
タを蓄積するように制御するものとすると、メモリ回路
11のアクセスのためのメモリ制御パルスを生成する基に
なるクロツク信号は、その周期が映像期間T1内で前記一
走査線分の画素データを蓄積している114のアドレスか
ら画素データを順次読み出す必要上、映像期間T1を114
又はその整数倍に分割する期間であることが回路構成上
望ましい。更に各種の同期信号を生成するためには、ク
ロツク信号の繰り返し周波数は水平走査周波数fHの整数
倍であることが回路構成上望ましい。
て説明する。周知のように、画像情報が伝送されるべき
映像期間は第３図にT1で示す如く、一水平同期期間（1
H）T2よりも短かい。メモリ回路11は後述する如く、蓄
積された画素データをこの映像期間T1で読み出され、水
平帰線消去期間T2−T1で入力端子１に入来した画素デー
タを蓄積するように制御するものとすると、メモリ回路
11のアクセスのためのメモリ制御パルスを生成する基に
なるクロツク信号は、その周期が映像期間T1内で前記一
走査線分の画素データを蓄積している114のアドレスか
ら画素データを順次読み出す必要上、映像期間T1を114
又はその整数倍に分割する期間であることが回路構成上
望ましい。更に各種の同期信号を生成するためには、ク
ロツク信号の繰り返し周波数は水平走査周波数fHの整数
倍であることが回路構成上望ましい。
そこで、映像期間T1を114分割するものとすると、1H期
間T2は141分割されることになる。更に所要の分解能を
得るため各分割区間（これをＫで示す）を８分割するも
のとすると、マスター発振器２の出力クロツク信号周波
数は141×８×fHとなる（ただし、fHは水平走査周波
数）。
間T2は141分割されることになる。更に所要の分解能を
得るため各分割区間（これをＫで示す）を８分割するも
のとすると、マスター発振器２の出力クロツク信号周波
数は141×８×fHとなる（ただし、fHは水平走査周波
数）。
マスター発振器２から取り出されたクロツク信号は、分
周器３に供給され、ここで夫々所要の分周比で分周され
て複数の違いに異なる繰り返し周波数のパルス列とされ
た後デコーダ４に夫々供給される。第４図（Ａ）はマス
ター発振器２から取り出されるクロツク信号の波形を示
し、一分割区間Ｋ（1Hの の期間）当り８個のパルスが発生し、映像期間には114
×８個のパルスがクロツク信号として出力される。デコ
ーダ４は分周器３からのパルス列から水平同期信号，垂
直同期信号，バーストフラグパルス，垂直ブランキング
パルスなどを生成して、これらのTV同期信号を出力端子
51〜5nよりエンコーダ（図示せず）その他へ出力する。
周器３に供給され、ここで夫々所要の分周比で分周され
て複数の違いに異なる繰り返し周波数のパルス列とされ
た後デコーダ４に夫々供給される。第４図（Ａ）はマス
ター発振器２から取り出されるクロツク信号の波形を示
し、一分割区間Ｋ（1Hの の期間）当り８個のパルスが発生し、映像期間には114
×８個のパルスがクロツク信号として出力される。デコ
ーダ４は分周器３からのパルス列から水平同期信号，垂
直同期信号，バーストフラグパルス，垂直ブランキング
パルスなどを生成して、これらのTV同期信号を出力端子
51〜5nよりエンコーダ（図示せず）その他へ出力する。
またデコーダ４は第５図に示す如く、繰り返し周波数が
1H（＝141K）で、パルス幅114Kのスイツチングパルス
（データゲートパルス）と、繰り返し周波数141fHのパ
ルスとを夫々発生してスイツチ回路７へ出力する。スイ
ツチ回路７は第５図に示すスイツチングパルスが高レベ
ルである114Kの期間（すなわち映像期間）は、繰り返し
周波数141fHのパルスを読み出し用アドレスカウンタ8b
へ出力し、スイツチングパルスが低レベルである27Kの
期間（すなわち水平帰線消去期間）は、繰り返し周波数
141fHのパルスを書き込み用アドレスカウンタ8aへ切換
出力する。書き込み用アドレスカウンタ8aの16ビツトの
出力のうち上位８ビツトの出力はドライバ9aに印加さ
れ、下位８ビツトの出力はドライバ10aに印加される。
同様に、読み出し用アドレスカウンタ8bの16ビツトの出
力のうち上位８ビツト，下位８ビツトの各出力はドライ
バ9b,10bに夫々印加される。
1H（＝141K）で、パルス幅114Kのスイツチングパルス
（データゲートパルス）と、繰り返し周波数141fHのパ
ルスとを夫々発生してスイツチ回路７へ出力する。スイ
ツチ回路７は第５図に示すスイツチングパルスが高レベ
ルである114Kの期間（すなわち映像期間）は、繰り返し
周波数141fHのパルスを読み出し用アドレスカウンタ8b
へ出力し、スイツチングパルスが低レベルである27Kの
期間（すなわち水平帰線消去期間）は、繰り返し周波数
141fHのパルスを書き込み用アドレスカウンタ8aへ切換
出力する。書き込み用アドレスカウンタ8aの16ビツトの
出力のうち上位８ビツトの出力はドライバ9aに印加さ
れ、下位８ビツトの出力はドライバ10aに印加される。
同様に、読み出し用アドレスカウンタ8bの16ビツトの出
力のうち上位８ビツト，下位８ビツトの各出力はドライ
バ9b,10bに夫々印加される。
ドライバ9a,9bはデコーダ４により生成された第４図
（Ｅ）に示すパルス▲▼，▲▼（第５図に
114Kで示す期間は▲▼がドライバ9bに印加され、
次の24Kの期間は▲▼がドライバ9aに印加され
る。）が印加され、ドライバ10a,10bはデコーダ４によ
り生成された第４図（Ｄ）に示すパルス▲▼，▲
▼が印加される（ただし、▲▼は上記114K
の期間にドライバ10bに印加され、▲▼は次の27K
の期間にドライバ10aに印加される。）ドライバ9a,9bは
パルス▲▼，▲▼が低レベルである期間ド
ライブされてアドレス信号の上位８ビツトをメモリ回路
11の８ビツトのアドレス端子へ出力する。同様にドライ
バ10a,10bはパルス▲▼，▲▼が低レベル
である期間ドライブされてアドレス信号の下位８ビツト
をメモリ回路11の上記アドレス端子へ出力する。
（Ｅ）に示すパルス▲▼，▲▼（第５図に
114Kで示す期間は▲▼がドライバ9bに印加され、
次の24Kの期間は▲▼がドライバ9aに印加され
る。）が印加され、ドライバ10a,10bはデコーダ４によ
り生成された第４図（Ｄ）に示すパルス▲▼，▲
▼が印加される（ただし、▲▼は上記114K
の期間にドライバ10bに印加され、▲▼は次の27K
の期間にドライバ10aに印加される。）ドライバ9a,9bは
パルス▲▼，▲▼が低レベルである期間ド
ライブされてアドレス信号の上位８ビツトをメモリ回路
11の８ビツトのアドレス端子へ出力する。同様にドライ
バ10a,10bはパルス▲▼，▲▼が低レベル
である期間ドライブされてアドレス信号の下位８ビツト
をメモリ回路11の上記アドレス端子へ出力する。
デコーダ４は更に第４図（Ｂ），（Ｃ）及び（Ｆ）に示
すパルス▲▼，▲▼,WEを発生してメモリ
回路11の所定の端子に入力する。これにより、書き込み
時には４図（Ｂ）〜（Ｆ）に示す如く、まずパルス▲
▼が低レベルになつてドライバ10aがドライブされ
てアドレスカウンタ8aよりの書き込み用アドレス信号の
下位８ビツトがメモリ回路11のアドレス端子に供給さ
れ、この状態のときにパルス▲▼が立下つた時点
でアドレス信号の下位８ビツトがメモリ回路11に取り込
まれる。次に、パルス▲▼が低レベルになり、こ
の状態においてパルス▲▼が立下るので、この時
にドライバ9aの出力書き込み用アドレス信号の上位８ビ
ツトがメモリ回路11に取り込まれる。次に第４図（Ｆ）
に示すパルスWEが立上るので、メモリ回路11はこのパル
スWEの高レベル期間中、入力端子１に入来した再生デイ
ジタルビデオ信号を上記の所定のアドレスに書き込む。
すパルス▲▼，▲▼,WEを発生してメモリ
回路11の所定の端子に入力する。これにより、書き込み
時には４図（Ｂ）〜（Ｆ）に示す如く、まずパルス▲
▼が低レベルになつてドライバ10aがドライブされ
てアドレスカウンタ8aよりの書き込み用アドレス信号の
下位８ビツトがメモリ回路11のアドレス端子に供給さ
れ、この状態のときにパルス▲▼が立下つた時点
でアドレス信号の下位８ビツトがメモリ回路11に取り込
まれる。次に、パルス▲▼が低レベルになり、こ
の状態においてパルス▲▼が立下るので、この時
にドライバ9aの出力書き込み用アドレス信号の上位８ビ
ツトがメモリ回路11に取り込まれる。次に第４図（Ｆ）
に示すパルスWEが立上るので、メモリ回路11はこのパル
スWEの高レベル期間中、入力端子１に入来した再生デイ
ジタルビデオ信号を上記の所定のアドレスに書き込む。
ここで、メモリ回路11は第５図に示すパルスの低レベル
期間で書き込み動作を行なうが、前記した如く、第２図
にCh−４示す位置に多重される１ワード16ビツトのデイ
ジタルビデオ信号は量子化数８ビツトの２つの画素デー
タであり、44.1kHzで２つの画素データ（１ワード）が
伝送されるから、1H期間では平均して６つの画素データ
が伝送されることになる。この６つの画素データはバツ
フアメモリ（図示せず）に蓄積されて、上記の第５図に
示す低レベル期間（27K）にメモリ回路11に書き込まれ
る。
期間で書き込み動作を行なうが、前記した如く、第２図
にCh−４示す位置に多重される１ワード16ビツトのデイ
ジタルビデオ信号は量子化数８ビツトの２つの画素デー
タであり、44.1kHzで２つの画素データ（１ワード）が
伝送されるから、1H期間では平均して６つの画素データ
が伝送されることになる。この６つの画素データはバツ
フアメモリ（図示せず）に蓄積されて、上記の第５図に
示す低レベル期間（27K）にメモリ回路11に書き込まれ
る。
一走査線分の画素データはメモリ回路11の114の番地に
書き込まれる。
書き込まれる。
なお、アドレスカウンタ8aの係数値（アドレス）は、1H
内の映像期間で114の異なる値をとるが、書き込む画素
データが例えば画面の最左端の一列の画素データ群，次
に二列目の画素データ群，…というように書き込む場合
は、一定数ずつ増加していくものである。
内の映像期間で114の異なる値をとるが、書き込む画素
データが例えば画面の最左端の一列の画素データ群，次
に二列目の画素データ群，…というように書き込む場合
は、一定数ずつ増加していくものである。
メモリ回路11は前記した如く例えば48個の64kRAMより構
成されており、読み出し時は第５図に示すパルスの114K
の期間、繰り返し周波数141fHのパルスを係数して１ず
つ増加する読み出し用アドレス信号により、最初の1H内
の映像期間に０番地から113番地に蓄積されている画素
データを読み出し、次に1H内の映像期間には114番地か
ら227番地に蓄積されている画素データを読み出し、以
下同様にして各映像期間毎に114の番地から順次に一走
査線分の画素データを読み出す。なお、この読み出し時
にはパルス▲▼，▲▼，▲▼，▲
▼は第４図（Ｂ）〜（Ｅ）に示すタイミングで発生
されるが、パルスWEは常時低レベルとされている。
成されており、読み出し時は第５図に示すパルスの114K
の期間、繰り返し周波数141fHのパルスを係数して１ず
つ増加する読み出し用アドレス信号により、最初の1H内
の映像期間に０番地から113番地に蓄積されている画素
データを読み出し、次に1H内の映像期間には114番地か
ら227番地に蓄積されている画素データを読み出し、以
下同様にして各映像期間毎に114の番地から順次に一走
査線分の画素データを読み出す。なお、この読み出し時
にはパルス▲▼，▲▼，▲▼，▲
▼は第４図（Ｂ）〜（Ｅ）に示すタイミングで発生
されるが、パルスWEは常時低レベルとされている。
メモリ回路11から読み出される画素データのうちデイジ
タル輝度信号の画素データはD/A変換器12へ読み出さ
れ、第１のデイジタル色差信号の画素データはD/A変換
器13へ読み出され、更に第２のデイジタル色差信号の画
素データはD/A変換器14へ読み出される。ここで、デイ
ジタル輝度信号の画素データが４個読み出される期間中
に第１及び第２のデイジタル色差信号の画素データが各
１個読み出される。D/A変換器12はデコーダ４により生
成された繰り返し周波数141×4fHの制御パルスに基づい
てデイジタル−アナログ変換を行なつてアナログ輝度信
号を出力端子15へ出力する。他方、D/A変換器13及び14
はデコーダ４により生成された繰り返し周波数141fHの
制御パルスに基づいて夫々デイジタル−アナログ変換を
行ない、これにより得られた第１の色差信号を出力端子
16へ出力し、第２の色差信号を出力端子17へ出力する。
タル輝度信号の画素データはD/A変換器12へ読み出さ
れ、第１のデイジタル色差信号の画素データはD/A変換
器13へ読み出され、更に第２のデイジタル色差信号の画
素データはD/A変換器14へ読み出される。ここで、デイ
ジタル輝度信号の画素データが４個読み出される期間中
に第１及び第２のデイジタル色差信号の画素データが各
１個読み出される。D/A変換器12はデコーダ４により生
成された繰り返し周波数141×4fHの制御パルスに基づい
てデイジタル−アナログ変換を行なつてアナログ輝度信
号を出力端子15へ出力する。他方、D/A変換器13及び14
はデコーダ４により生成された繰り返し周波数141fHの
制御パルスに基づいて夫々デイジタル−アナログ変換を
行ない、これにより得られた第１の色差信号を出力端子
16へ出力し、第２の色差信号を出力端子17へ出力する。
これらの出力端子15〜17から取り出された各アナログ信
号はエンコーダ（図示せず）に印加され、ここで出力端
子51〜5nからの各種の同期信号とより標準テレビジヨン
方式（例ばNTSC方式）のカラー映像信号に変換される。
号はエンコーダ（図示せず）に印加され、ここで出力端
子51〜5nからの各種の同期信号とより標準テレビジヨン
方式（例ばNTSC方式）のカラー映像信号に変換される。
このように、本実施例によれば、メモリ制御パルス▲
▼，▲▼，▲▼，▲▼，▲
▼，▲▼,WE,D/A変換器12〜14の制御パルス，
アドレスカウンタ8a,8bの計数用パルス，及び各種のTV
同期信号等を単一のマスター発振器２よりのクロツク信
号を共通に用いて生成することができる。
▼，▲▼，▲▼，▲▼，▲
▼，▲▼,WE,D/A変換器12〜14の制御パルス，
アドレスカウンタ8a,8bの計数用パルス，及び各種のTV
同期信号等を単一のマスター発振器２よりのクロツク信
号を共通に用いて生成することができる。
応用例 上記の実施例は本出願人が先に提案したデイジタルビデ
オ信号記録方式により記録されたデイスクの再生装置に
適用したが、これに限定されるものではなく、コンポジ
ツト符号化方式のデイジタルビデオ信号がデイジタルオ
ーデイオ信号に付加されて記録されているデイジタルオ
ーデイオデイスクの再生装置に適用でき、更には画像フ
アイルから所定フオーマツトで画素データを読み出す装
置にも適用できる。
オ信号記録方式により記録されたデイスクの再生装置に
適用したが、これに限定されるものではなく、コンポジ
ツト符号化方式のデイジタルビデオ信号がデイジタルオ
ーデイオ信号に付加されて記録されているデイジタルオ
ーデイオデイスクの再生装置に適用でき、更には画像フ
アイルから所定フオーマツトで画素データを読み出す装
置にも適用できる。
効果 上述の如く、本発明によれば、信号発生装置６内の発信
器２の出力クロック周波数を、画素データをメモリ回路
11に書き込むに要するアドレス数の略整数倍の数の期間
に分割する周期をもち、かつ、複合映像信号の水平走査
周波数の２以上の整数倍の周波数に選定し、更に、メモ
リ回路11とその制御回路（8a,8b,9a,9b,10a,10b,7）へ
の各種制御信号（RAS,CAS,WE,RAW,CAW,RAR,CAR）、２つ
のアドレス発生手段への出力クロック信号、及びエンコ
ーダ（図示されず）への各種同期信号を単一の発信器２
の出力クロック信号を用いて生成させることで、異なる
値の書き込みアドレス及び読み出しアドレスを得、デー
タの書き込み及び読み出しを制御するため、ディジタル
映像信号再生装置の信号発生装置の回路構成を簡単にす
ることだけではなく、メモリの誤動作による映像信号の
悪影響をなくし、更に出力クロック信号間にビートが生
じないようにすることができる等の特長を有する。
器２の出力クロック周波数を、画素データをメモリ回路
11に書き込むに要するアドレス数の略整数倍の数の期間
に分割する周期をもち、かつ、複合映像信号の水平走査
周波数の２以上の整数倍の周波数に選定し、更に、メモ
リ回路11とその制御回路（8a,8b,9a,9b,10a,10b,7）へ
の各種制御信号（RAS,CAS,WE,RAW,CAW,RAR,CAR）、２つ
のアドレス発生手段への出力クロック信号、及びエンコ
ーダ（図示されず）への各種同期信号を単一の発信器２
の出力クロック信号を用いて生成させることで、異なる
値の書き込みアドレス及び読み出しアドレスを得、デー
タの書き込み及び読み出しを制御するため、ディジタル
映像信号再生装置の信号発生装置の回路構成を簡単にす
ることだけではなく、メモリの誤動作による映像信号の
悪影響をなくし、更に出力クロック信号間にビートが生
じないようにすることができる等の特長を有する。
第１図は本発明装置の一実施例を示すブロツク系統図、
第２図は本発明装置が使用される再生装置で再生するデ
イジタル信号の１フレームの構成を模式的に示す図、第
３図は１水平同期期間内の映像期間等を説明する図、第
４図（Ａ）〜（Ｆ）は夫々第１図の動作説明用タイムチ
ヤート、第５図は第１図図示装置の要部の出力信号波形
の一例を示す図である。 １……デイジタルビデオ信号入力端子、２……マスター
発振器、３……分周器、４……デコーダ、51〜5n……TV
同期信号出力端子、６……信号発生装置、７……スイツ
チ回路、8a……書き込み用アドレスカウンタ、8b……読
み出し用アドレスカウンタ、11……メモリ回路、12〜14
……D/A変換器、15……輝度信号出力端子、16,17……色
差信号出力端子。
第２図は本発明装置が使用される再生装置で再生するデ
イジタル信号の１フレームの構成を模式的に示す図、第
３図は１水平同期期間内の映像期間等を説明する図、第
４図（Ａ）〜（Ｆ）は夫々第１図の動作説明用タイムチ
ヤート、第５図は第１図図示装置の要部の出力信号波形
の一例を示す図である。 １……デイジタルビデオ信号入力端子、２……マスター
発振器、３……分周器、４……デコーダ、51〜5n……TV
同期信号出力端子、６……信号発生装置、７……スイツ
チ回路、8a……書き込み用アドレスカウンタ、8b……読
み出し用アドレスカウンタ、11……メモリ回路、12〜14
……D/A変換器、15……輝度信号出力端子、16,17……色
差信号出力端子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/93 (72)発明者 佐藤 秀男 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクタ−株式会社内 (72)発明者 杉山 博之 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクタ−株式会社内 (72)発明者 田中 耕治 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクタ−株式会社内 (56)参考文献 特開 昭53−85112（ＪＰ，Ａ) 特開 昭53−129521（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ディジタル映像信号が記録された記録媒体
より得られる画素データがバッファメモリを介して入力
され、この入力される画素データを指定されたアドレス
に蓄積し、この蓄積された画素データの内、指定された
アドレスに格納された画素データを所定のフォーマット
で読み出すメモリ回路と、 入力されるクロック信号をカウントすることで前記画素
データの書き込み先のアドレスを生成し、このアドレス
を書き込みアドレス発生タイミング信号に基づき前記メ
モリ回路に出力する書き込みアドレス発生手段と、 入力されるクロック信号をカウントすることで前記メモ
リ回路から読み出す画素データの格納先のアドレスを生
成し、このアドレスを読み出しアドレス発生タイミング
信号に基づき前記メモリ回路に出力する読み出しアドレ
ス発生手段と、 前記メモリ回路から読み出された画素データを制御信号
に基づきディジタル／アナログ変換するディジタル／ア
ナログ変換器と、 前記ディジタル／アナログ変換器の出力信号に、映像信
号に関連した各種同期信号を付加して標準テレビジョン
方式の複合映像信号を出力するエンコーダと、 前記画素データを前記メモリ回路に書き込むに要するア
ドレス数の略整数倍の数の期間に分割する周期をもち、
かつ、前記複合映像信号の水平走査周波数の２以上の整
数倍の周波数に選定された基準クロック信号を発生出力
する単一の発信器と、 前記メモリ回路のデータの書き込みを可能にする書き込
み制御信号と、前記メモリ回路に蓄積されたデータの読
み出しを可能にする読み出し制御信号と、前記書き込み
アドレス発生手段への書き込みアドレス発生タイミング
信号及び前記クロック信号と、前記読み出しアドレス発
生回路への読み出しアドレス発生タイミング信号及び前
記クロック信号と、前記ディジタル／アナログ変換回路
への制御信号と、前記エンコーダへの各種同期信号と
を、前記単一の発信器の基準クロック信号に基づいて生
成するデコーダとを備え、 前記複合映像信号の水平帰線消去期間中は、前記クロッ
ク信号及び前記書き込みアドレス発生タイミング信号を
前記書き込みアドレス発生手段に供給して書き込みアド
レスを前記メモリ回路に出力し、更に書き込み制御信号
を前記メモリ回路へ出力して前記書き込みアドレスによ
り指定されたアドレスに前記画素データを書き込み、 前記複合映像信号の映像期間中は、前記クロック信号及
び前記読み出しアドレス発生タイミング信号を前記アド
レス発生手段に供給して読み出しアドレスを前記メモリ
回路に出力し、更に読み出し制御信号を前記メモリ回路
へ出力して前記読み出しアドレス発生手段により指定さ
れたアドレスに格納された前記画素データを読み出すこ
とを特徴とするディジタル映像信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157877A JPH0732477B2 (ja) | 1982-09-10 | 1982-09-10 | ディジタル映像信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157877A JPH0732477B2 (ja) | 1982-09-10 | 1982-09-10 | ディジタル映像信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5948808A JPS5948808A (ja) | 1984-03-21 |
| JPH0732477B2 true JPH0732477B2 (ja) | 1995-04-10 |
Family
ID=15659358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157877A Expired - Lifetime JPH0732477B2 (ja) | 1982-09-10 | 1982-09-10 | ディジタル映像信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732477B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158912A (ja) * | 1984-12-28 | 1986-07-18 | Nippon Paint Co Ltd | 皮膚改善用組成物 |
| JPS63126812A (ja) * | 1986-11-17 | 1988-05-30 | Narisu Keshohin:Kk | 美白化粧料 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925512B2 (ja) * | 1976-12-30 | 1984-06-18 | ソニー株式会社 | ビデオ信号の垂直同期方式 |
| JPS5923511B2 (ja) * | 1977-04-18 | 1984-06-02 | ティアック株式会社 | 撮像装置 |
-
1982
- 1982-09-10 JP JP57157877A patent/JPH0732477B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5948808A (ja) | 1984-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602295A (en) | Recording and reproducing method for video format signal | |
| US4280147A (en) | Digital television system and method | |
| HK61596A (en) | Transmission system for digitised television images | |
| US4499506A (en) | Video signal recording and/or reproducing system | |
| US5191437A (en) | Digital image signal playback circuit for combining two channel parallel picture data into a single channel | |
| US5198940A (en) | Image signal recording system | |
| US4849833A (en) | Image signal recording apparatus | |
| US4554597A (en) | Memory utilization control system for compressed digital picture data transmission system | |
| JPH0732477B2 (ja) | ディジタル映像信号再生装置 | |
| GB2176368A (en) | Reproducing digital video data | |
| US4752835A (en) | Audio signal generating apparatus for generating an audio signal to be recorded on a video disc | |
| JP2626072B2 (ja) | 信号生成回路 | |
| US5264920A (en) | Word rate conversion processing device for processor circuit for processing digital component video signals sampled by different sampling frequencies | |
| KR0141204B1 (ko) | 디지탈재생시스템의 동기신호검출장치 및 이를 구비한 데이타 변환장치 | |
| US5361135A (en) | Magnetic tape recording and reproducing apparatus for digital signals of still pictures in the pal system | |
| JPH0356039B2 (ja) | ||
| JPS63302688A (ja) | 高品位映像信号記録再生方法 | |
| JPH0542196B2 (ja) | ||
| JPS6053387A (ja) | 画像ファイル装置 | |
| JPS6340059B2 (ja) | ||
| JP3214136B2 (ja) | ディジタル信号記録装置 | |
| JP3064762B2 (ja) | ディジタルビデオ信号の処理方法とディジタルビデオ信号の処理装置 | |
| EP0844613B1 (en) | Coder and decoder for recording and reading binary data sequences using a digital video recorder | |
| JP2973731B2 (ja) | ディジタルビデオ信号の処理装置 | |
| SU1157568A1 (ru) | Устройство дл записи-воспроизведени цифровой информации на видеомагнитофоне |