JPH07326766A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH07326766A JPH07326766A JP6142448A JP14244894A JPH07326766A JP H07326766 A JPH07326766 A JP H07326766A JP 6142448 A JP6142448 A JP 6142448A JP 14244894 A JP14244894 A JP 14244894A JP H07326766 A JPH07326766 A JP H07326766A
- Authority
- JP
- Japan
- Prior art keywords
- film
- main component
- aluminum
- semiconductor device
- containing aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/0698—Local interconnections
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスタにおいて、パッシベーショ
ン膜を形成する際、その下のアルミニウム配線にヒロッ
クが発生することを防止する。 【構成】 アルミニウム配線を形成する際、まず、全面
にアルミニウム膜１０８を成膜する。そして、電解溶液
中で電流を通じ陽極酸化し、陽極酸化物１０９を形成す
る。その後、アルミニウム膜１０８と陽極酸化物１０９
をエッチングして、アルミニウム配線１１０を形成す
る。このアルミニウム配線１１０表面は、陽極酸化物で
覆われているため、パッシベーション膜１１１を形成す
る際に、ヒロックの発生を抑制することができる。
ン膜を形成する際、その下のアルミニウム配線にヒロッ
クが発生することを防止する。 【構成】 アルミニウム配線を形成する際、まず、全面
にアルミニウム膜１０８を成膜する。そして、電解溶液
中で電流を通じ陽極酸化し、陽極酸化物１０９を形成す
る。その後、アルミニウム膜１０８と陽極酸化物１０９
をエッチングして、アルミニウム配線１１０を形成す
る。このアルミニウム配線１１０表面は、陽極酸化物で
覆われているため、パッシベーション膜１１１を形成す
る際に、ヒロックの発生を抑制することができる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）を用いた半導体装置に関する。特に、アクティブ
マトリックス型の液晶表示装置に利用できる半導体装置
に関する。
ＦＴ）を用いた半導体装置に関する。特に、アクティブ
マトリックス型の液晶表示装置に利用できる半導体装置
に関する。
【０００２】
【従来の技術】ＴＦＴを有する半導体装置としては、ア
クティブ型液晶表示装置やイメージセンサー等が知られ
ている。これらの装置に用いられているＴＦＴは、素子
が外気にさらされると、外気中の水分等の影響を受け、
性能が劣化してしまう問題があった。そのため、素子を
外気から保護するために、窒化珪素を主成分とする材料
のパッシベーション膜で素子全体が覆われている。
クティブ型液晶表示装置やイメージセンサー等が知られ
ている。これらの装置に用いられているＴＦＴは、素子
が外気にさらされると、外気中の水分等の影響を受け、
性能が劣化してしまう問題があった。そのため、素子を
外気から保護するために、窒化珪素を主成分とする材料
のパッシベーション膜で素子全体が覆われている。
【０００３】
【発明が解決しようとする課題】しかし、パッシベーシ
ョン膜の下のソース／ドレイン電極・配線にアルミニウ
ムが用いられている場合、パッシベーション膜の成膜時
に発生する熱の影響で、アルミニウム膜表面において、
アルミニウムが突起状に結晶成長するヒロックが発生す
る。そして、このヒロックによって、配線がショートす
るといった問題があった。
ョン膜の下のソース／ドレイン電極・配線にアルミニウ
ムが用いられている場合、パッシベーション膜の成膜時
に発生する熱の影響で、アルミニウム膜表面において、
アルミニウムが突起状に結晶成長するヒロックが発生す
る。そして、このヒロックによって、配線がショートす
るといった問題があった。
【０００４】
【課題を解決するための手段】本発明は、アルミニウム
配線表面に５０〜５００Åの厚さの陽極酸化膜を形成す
ることによって、パッシベーション膜の成膜時のヒロッ
クの発生を押さえるものである。まず、公知のＴＦＴ作
製方法によりソース／ドレインにコンタクトホールを形
成する。その後、アルミニウム配線を形成するアルミニ
ウム膜を、スパッタ法等によって、膜厚３０００Å〜２
μｍ、好ましくは４０００〜８０００Åに成膜する。こ
のとき、さらにヒロックを抑制するために、使用される
アルミニウムには不純物としてＳｉ、Ｓｃ、Ｃｕ等を５
ｗｔ％程度まで添加したものを用いてもよい。
配線表面に５０〜５００Åの厚さの陽極酸化膜を形成す
ることによって、パッシベーション膜の成膜時のヒロッ
クの発生を押さえるものである。まず、公知のＴＦＴ作
製方法によりソース／ドレインにコンタクトホールを形
成する。その後、アルミニウム配線を形成するアルミニ
ウム膜を、スパッタ法等によって、膜厚３０００Å〜２
μｍ、好ましくは４０００〜８０００Åに成膜する。こ
のとき、さらにヒロックを抑制するために、使用される
アルミニウムには不純物としてＳｉ、Ｓｃ、Ｃｕ等を５
ｗｔ％程度まで添加したものを用いてもよい。
【０００５】そして、電解溶液中で電流を通じて陽極酸
化し、厚さ５０〜５００Åのバリヤ型の陽極酸化物を形
成する。バリヤ型の陽極酸化物は硬度が高く、緻密であ
るため、本発明の目的に好適である。バリヤ型の陽極酸
化物を得るには、実質的に中性な適切な電解溶液中にお
いて、陽極酸化すべきものを正電極に接続し、電圧を上
昇させつつ、電流を印加すればよい。例えば、電解溶液
として、例えば、Ｌ−酒石酸をエチレングリコールに５
％の濃度で希釈し、アンモニアを用いてｐＨを７前後に
調整したものなどを用いる。この溶液中に基板を浸し、
定電流源の＋側を基板上のアルミニウム膜に接続し、−
側には白金の電極を接続して定電流状態で電圧を印加
し、５〜３０Ｖ程度の電圧に達するまで酸化を継続す
る。さらに、定電圧状態で電流を加え、ほとんど電流が
流れなくなるまで酸化を継続する。この結果、アルミニ
ウム膜上に酸化アルミニウム被膜が得られる。酸化アル
ミニウム被膜の厚さは印加した電圧にほぼ比例し、電圧
が高くなるほど厚い被膜が得られる。
化し、厚さ５０〜５００Åのバリヤ型の陽極酸化物を形
成する。バリヤ型の陽極酸化物は硬度が高く、緻密であ
るため、本発明の目的に好適である。バリヤ型の陽極酸
化物を得るには、実質的に中性な適切な電解溶液中にお
いて、陽極酸化すべきものを正電極に接続し、電圧を上
昇させつつ、電流を印加すればよい。例えば、電解溶液
として、例えば、Ｌ−酒石酸をエチレングリコールに５
％の濃度で希釈し、アンモニアを用いてｐＨを７前後に
調整したものなどを用いる。この溶液中に基板を浸し、
定電流源の＋側を基板上のアルミニウム膜に接続し、−
側には白金の電極を接続して定電流状態で電圧を印加
し、５〜３０Ｖ程度の電圧に達するまで酸化を継続す
る。さらに、定電圧状態で電流を加え、ほとんど電流が
流れなくなるまで酸化を継続する。この結果、アルミニ
ウム膜上に酸化アルミニウム被膜が得られる。酸化アル
ミニウム被膜の厚さは印加した電圧にほぼ比例し、電圧
が高くなるほど厚い被膜が得られる。
【０００６】ここで、酸化アルミニウム被膜の膜厚が厚
いほど良好なバリヤとして機能するが、膜厚を厚くする
ためには印加電圧を高くする必要がある。しかし、印加
電圧を高くすると、素子を破壊する恐れがある。そのた
め、素子を破壊しない程度の電圧および酸化アルミニウ
ム膜の膜厚を決定すればよい。そして、このようにして
得られたアルミニウム膜と酸化アルミニウム被膜をエッ
チングし、上面が酸化アルミニウムで覆われたアルミニ
ウム配線を形成する。その後、パッシベーション膜を形
成すれば、アルミニウム膜表面には陽極酸化膜が存在す
るので、ヒロックの発生を抑えることができる。
いほど良好なバリヤとして機能するが、膜厚を厚くする
ためには印加電圧を高くする必要がある。しかし、印加
電圧を高くすると、素子を破壊する恐れがある。そのた
め、素子を破壊しない程度の電圧および酸化アルミニウ
ム膜の膜厚を決定すればよい。そして、このようにして
得られたアルミニウム膜と酸化アルミニウム被膜をエッ
チングし、上面が酸化アルミニウムで覆われたアルミニ
ウム配線を形成する。その後、パッシベーション膜を形
成すれば、アルミニウム膜表面には陽極酸化膜が存在す
るので、ヒロックの発生を抑えることができる。
【０００７】
【作用】アルミニウム配線表面に陽極酸化膜を形成する
ことにより、アルミニウム配線表面にヒロックを発生さ
せずに、パッシベーション膜を形成することができる。
そのため、パッシベーション膜を突き破るような不良が
激減する。このことにより、パッシベーション膜が薄く
でき、ＴＦＴの微細化を図る際に極めて効果的である。
また、従来、ＴＦＴを液晶表示装置の画素部分に使用し
た場合、ソース／ドレイン電極・配線のヒロックが対向
電極に接してショートする恐れがあったが、本発明を利
用すれば、対向電極に接することはなくなり、製品の良
品率が向上する。
ことにより、アルミニウム配線表面にヒロックを発生さ
せずに、パッシベーション膜を形成することができる。
そのため、パッシベーション膜を突き破るような不良が
激減する。このことにより、パッシベーション膜が薄く
でき、ＴＦＴの微細化を図る際に極めて効果的である。
また、従来、ＴＦＴを液晶表示装置の画素部分に使用し
た場合、ソース／ドレイン電極・配線のヒロックが対向
電極に接してショートする恐れがあったが、本発明を利
用すれば、対向電極に接することはなくなり、製品の良
品率が向上する。
【０００８】
〔実施例１〕図１に本実施例を示す。まず、基板１０１
（コーニング７０５９、１００ｍｍ×１０００ｍｍ）上
に下地酸化膜として厚さ１０００〜５０００Å、例え
ば、２０００Åの酸化珪素膜１０２を形成した。この酸
化膜の形成には、酸素雰囲気中でのスパッタ法、ＴＥＯ
ＳをプラズマＣＶＤ法で分解・堆積して形成する方法等
があるが、ここでは、酸素雰囲気中でのスパッタ法によ
って形成した。また、このように形成した酸化珪素膜を
４００〜６５０℃でアニールしてもよい。
（コーニング７０５９、１００ｍｍ×１０００ｍｍ）上
に下地酸化膜として厚さ１０００〜５０００Å、例え
ば、２０００Åの酸化珪素膜１０２を形成した。この酸
化膜の形成には、酸素雰囲気中でのスパッタ法、ＴＥＯ
ＳをプラズマＣＶＤ法で分解・堆積して形成する方法等
があるが、ここでは、酸素雰囲気中でのスパッタ法によ
って形成した。また、このように形成した酸化珪素膜を
４００〜６５０℃でアニールしてもよい。
【０００９】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によって非晶質珪素膜を３００〜５０００Å、好ましく
は４００〜１０００Å、例えば、５００Å堆積し、これ
を、５５０〜６００℃の還元雰囲気に８〜２４時間放置
して、結晶化せしめた。その際には、ニッケルを微量添
加して結晶化を促進せしめてもよい。また、この工程
は、レーザー照射によっておこなってもよい。そして、
このように結晶化させた珪素膜をエッチングして島状領
域１０３を形成した。さらに、この上にゲイト絶縁膜を
形成した。ここでは、プラズマＣＶＤ法によって厚さ７
００〜１５００Å、例えば、１２００Åの酸化珪素膜１
０４を形成した。
によって非晶質珪素膜を３００〜５０００Å、好ましく
は４００〜１０００Å、例えば、５００Å堆積し、これ
を、５５０〜６００℃の還元雰囲気に８〜２４時間放置
して、結晶化せしめた。その際には、ニッケルを微量添
加して結晶化を促進せしめてもよい。また、この工程
は、レーザー照射によっておこなってもよい。そして、
このように結晶化させた珪素膜をエッチングして島状領
域１０３を形成した。さらに、この上にゲイト絶縁膜を
形成した。ここでは、プラズマＣＶＤ法によって厚さ７
００〜１５００Å、例えば、１２００Åの酸化珪素膜１
０４を形成した。
【００１０】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含
む）膜をスパッタ法によって形成して、これをエッチン
グし、ゲイト電極１０５を形成した。そして、ゲイト電
極１０５に電解溶液中で電流を通じて陽極酸化し、厚さ
５００〜２５００Å、例えば、２０００Åの陽極酸化物
を形成した。用いた電解溶液は、Ｌ−酒石酸をエチレン
グリコールに５％の濃度で希釈し、アンモニアを用いて
ｐＨを７．０±０．２に調整したものである。その溶液
中に基板を浸し、定電流源の＋側を基板上のゲイト電極
に接続し、−側には白金の電極を接続して２０ｍＡの定
電流状態で電圧を印加し、１５０Ｖに達するまで酸化を
継続した。さらに、１５０Ｖで定電圧状態で加え０．１
ｍＡ以下になるまで酸化を継続した。この結果、厚さ２
０００Åの酸化アルミニウム被膜が得られた。（図１
（Ａ））
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含
む）膜をスパッタ法によって形成して、これをエッチン
グし、ゲイト電極１０５を形成した。そして、ゲイト電
極１０５に電解溶液中で電流を通じて陽極酸化し、厚さ
５００〜２５００Å、例えば、２０００Åの陽極酸化物
を形成した。用いた電解溶液は、Ｌ−酒石酸をエチレン
グリコールに５％の濃度で希釈し、アンモニアを用いて
ｐＨを７．０±０．２に調整したものである。その溶液
中に基板を浸し、定電流源の＋側を基板上のゲイト電極
に接続し、−側には白金の電極を接続して２０ｍＡの定
電流状態で電圧を印加し、１５０Ｖに達するまで酸化を
継続した。さらに、１５０Ｖで定電圧状態で加え０．１
ｍＡ以下になるまで酸化を継続した。この結果、厚さ２
０００Åの酸化アルミニウム被膜が得られた。（図１
（Ａ））
【００１１】その後、イオンドーピング法によって、島
状珪素膜１０３に、ゲイト電極部１０５（すなわちゲイ
ト電極とその周囲の陽極酸化膜）をマスクとして自己整
合的に不純物（ここでは燐）を注入し、Ｎ型の不純物領
域１０６を形成した。ここで、ドーズ量は１×１０15〜
８×１０15原子／ｃｍ2 、加速電圧は６０〜９０ｋＶ、
例えば、ドーズ量を５×１０15原子／ｃｍ2 、加速電圧
を８０ｋＶとした。さらに、ＫｒＦエキシマレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、ドーピングされた不純物の活性化をおこなった。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ2 、好ましくは２５０〜３００Ｊ／ｃｍ2が適当であ
った。なお、本実施例ではゲイト電極にアルミニウムを
用いたため、耐熱性の点で問題があり、実施することが
困難であるが、レーザー照射による代わりに、熱アニー
ルによっておこなってもよい。（図１（Ｂ））
状珪素膜１０３に、ゲイト電極部１０５（すなわちゲイ
ト電極とその周囲の陽極酸化膜）をマスクとして自己整
合的に不純物（ここでは燐）を注入し、Ｎ型の不純物領
域１０６を形成した。ここで、ドーズ量は１×１０15〜
８×１０15原子／ｃｍ2 、加速電圧は６０〜９０ｋＶ、
例えば、ドーズ量を５×１０15原子／ｃｍ2 、加速電圧
を８０ｋＶとした。さらに、ＫｒＦエキシマレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、ドーピングされた不純物の活性化をおこなった。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ2 、好ましくは２５０〜３００Ｊ／ｃｍ2が適当であ
った。なお、本実施例ではゲイト電極にアルミニウムを
用いたため、耐熱性の点で問題があり、実施することが
困難であるが、レーザー照射による代わりに、熱アニー
ルによっておこなってもよい。（図１（Ｂ））
【００１２】次に、全面に層間絶縁膜として、ＣＶＤ法
によって酸化珪素膜１０７を厚さ５０００Å形成した。
そして、層間絶縁膜１０７とゲイト絶縁膜１０４をエッ
チングし、ＴＦＴのソース／ドレインにコンタクトホー
ルを形成した。その後、３０００Å〜２μｍ、好ましく
は４０００〜８０００Å、例えば、５０００Åのアルミ
ニウム膜１０８をスパッタ法によって形成した。そし
て、前記陽極酸化と同様に、電解溶液中で電流を通じて
陽極酸化し、厚さ５０〜５００Å、例えば、１００Åの
陽極酸化物１０９を形成した。ここでも、溶液として、
Ｌ−酒石酸をエチレングリコールに５％の濃度で希釈
し、アンモニアを用いてｐＨを７．０±０．２に調整し
たものを用いた。この溶液中に基板を浸し、定電流源の
＋側を基板上のアルミニウム膜１０８に接続し、−側に
は白金の電極を接続して２０ｍＡの定電流状態で電圧を
印加し、５〜３０Ｖ、ここでは１０Ｖに達するまで酸化
を継続した。さらに、１０Ｖで定電圧状態で加え０．１
ｍＡ以下になるまで酸化を継続した。この結果、厚さ約
１００Åの酸化アルミニウム被膜１０９が得られた。
（図１（Ｃ））
によって酸化珪素膜１０７を厚さ５０００Å形成した。
そして、層間絶縁膜１０７とゲイト絶縁膜１０４をエッ
チングし、ＴＦＴのソース／ドレインにコンタクトホー
ルを形成した。その後、３０００Å〜２μｍ、好ましく
は４０００〜８０００Å、例えば、５０００Åのアルミ
ニウム膜１０８をスパッタ法によって形成した。そし
て、前記陽極酸化と同様に、電解溶液中で電流を通じて
陽極酸化し、厚さ５０〜５００Å、例えば、１００Åの
陽極酸化物１０９を形成した。ここでも、溶液として、
Ｌ−酒石酸をエチレングリコールに５％の濃度で希釈
し、アンモニアを用いてｐＨを７．０±０．２に調整し
たものを用いた。この溶液中に基板を浸し、定電流源の
＋側を基板上のアルミニウム膜１０８に接続し、−側に
は白金の電極を接続して２０ｍＡの定電流状態で電圧を
印加し、５〜３０Ｖ、ここでは１０Ｖに達するまで酸化
を継続した。さらに、１０Ｖで定電圧状態で加え０．１
ｍＡ以下になるまで酸化を継続した。この結果、厚さ約
１００Åの酸化アルミニウム被膜１０９が得られた。
（図１（Ｃ））
【００１３】そして、このようにして得られたアルミニ
ウム膜１０８と酸化アルミニウム被膜１０９をエッチン
グし、２層目アルミニウム配線１１０を形成した。その
後、素子を外気から保護するために、パッシベーション
膜１１１を形成した。ここでは、ＮＨ3 ／ＳｉＨ4 ／Ｈ
2 混合ガスを用いたプラズマＣＶＤ法によって窒化珪素
を２０００〜８０００Å、例えば、４０００Åの膜厚に
成膜した。成膜時の基板温度は２５０〜３５０℃であっ
た。（図１（Ｄ）） 一般に、アルミニウム膜上に直接、窒化珪素膜を形成す
ると、成膜時の温度上昇のために、アルミニウム表面に
ヒロックが発生するが、本実施例では、アルミニウム膜
上に陽極酸化膜が形成されているため、ヒロックの発生
が抑制された。
ウム膜１０８と酸化アルミニウム被膜１０９をエッチン
グし、２層目アルミニウム配線１１０を形成した。その
後、素子を外気から保護するために、パッシベーション
膜１１１を形成した。ここでは、ＮＨ3 ／ＳｉＨ4 ／Ｈ
2 混合ガスを用いたプラズマＣＶＤ法によって窒化珪素
を２０００〜８０００Å、例えば、４０００Åの膜厚に
成膜した。成膜時の基板温度は２５０〜３５０℃であっ
た。（図１（Ｄ）） 一般に、アルミニウム膜上に直接、窒化珪素膜を形成す
ると、成膜時の温度上昇のために、アルミニウム表面に
ヒロックが発生するが、本実施例では、アルミニウム膜
上に陽極酸化膜が形成されているため、ヒロックの発生
が抑制された。
【００１４】〔実施例２〕図２に本実施例を示す。本実
施例はＣＭＯＳ型のＴＦＴに関する。まず、基板２０１
上に下地酸化膜として厚さ１０００〜５０００Å、例え
ば、２０００Åの酸化珪素膜２０２をプラズマＣＶＤ法
によって形成した。また、このように形成した酸化珪素
膜を４００〜６５０℃でアニールしてもよい。その後、
プラズマＣＶＤ法によって非晶質珪素膜を３００〜５０
００Å、好ましくは４００〜１０００Å、例えば、５０
０Å堆積し、これを、５５０〜６００℃の還元雰囲気に
８〜２４時間放置して、結晶化せしめた。その際には、
ニッケルを微量添加して結晶化を促進せしめてもよい。
また、この工程は、レーザー照射によっておこなっても
よい。そして、このように結晶化させた珪素膜をエッチ
ングして島状領域２０３、２０４を形成した。さらに、
この上にゲイト絶縁膜を形成した。ここでは、プラズマ
ＣＶＤ法によって厚さ７００〜１５００Å、例えば、１
２００Åの酸化珪素膜２０５を形成した。
施例はＣＭＯＳ型のＴＦＴに関する。まず、基板２０１
上に下地酸化膜として厚さ１０００〜５０００Å、例え
ば、２０００Åの酸化珪素膜２０２をプラズマＣＶＤ法
によって形成した。また、このように形成した酸化珪素
膜を４００〜６５０℃でアニールしてもよい。その後、
プラズマＣＶＤ法によって非晶質珪素膜を３００〜５０
００Å、好ましくは４００〜１０００Å、例えば、５０
０Å堆積し、これを、５５０〜６００℃の還元雰囲気に
８〜２４時間放置して、結晶化せしめた。その際には、
ニッケルを微量添加して結晶化を促進せしめてもよい。
また、この工程は、レーザー照射によっておこなっても
よい。そして、このように結晶化させた珪素膜をエッチ
ングして島状領域２０３、２０４を形成した。さらに、
この上にゲイト絶縁膜を形成した。ここでは、プラズマ
ＣＶＤ法によって厚さ７００〜１５００Å、例えば、１
２００Åの酸化珪素膜２０５を形成した。
【００１５】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム膜をスパッタ法によって
形成して、これをエッチングし、ゲイト電極２０６、２
０７を形成した。そして、実施例１と同様な条件でゲイ
ト電極に電解溶液中で電流を通じて陽極酸化し、厚さ５
００〜２５００Å、例えば、２０００Åの陽極酸化物を
形成した。（図２（Ａ）） 次に、イオンドーピング法によって、島状珪素膜２０
３、２０４にゲイト電極部２０６、２０７をマスクとし
て自己整合的に不純物を注入した。まず、全面に燐を注
入しＮ型の不純物領域２０８、２０９を形成した。ここ
で、ドーズ量は１×１０15〜８×１０15原子／ｃｍ2 、
加速電圧は６０〜９０ｋＶ、例えば、ドーズ量を２×１
０15原子／ｃｍ2 、加速電圧を８０ｋＶとした。（図２
（Ｂ））
ば、５０００Åのアルミニウム膜をスパッタ法によって
形成して、これをエッチングし、ゲイト電極２０６、２
０７を形成した。そして、実施例１と同様な条件でゲイ
ト電極に電解溶液中で電流を通じて陽極酸化し、厚さ５
００〜２５００Å、例えば、２０００Åの陽極酸化物を
形成した。（図２（Ａ）） 次に、イオンドーピング法によって、島状珪素膜２０
３、２０４にゲイト電極部２０６、２０７をマスクとし
て自己整合的に不純物を注入した。まず、全面に燐を注
入しＮ型の不純物領域２０８、２０９を形成した。ここ
で、ドーズ量は１×１０15〜８×１０15原子／ｃｍ2 、
加速電圧は６０〜９０ｋＶ、例えば、ドーズ量を２×１
０15原子／ｃｍ2 、加速電圧を８０ｋＶとした。（図２
（Ｂ））
【００１６】その後、Ｎチャネル型ＴＦＴの領域をフォ
トレジスト２１０でマスクし、この状態で、硼素を注入
し、Ｎ型であった不純物領域２０９の導電型を反転さ
せ、Ｐ型不純物領域２１１を形成した。ドーズ量は１×
１０15〜８×１０15原子／ｃｍ2 、加速電圧は４０〜８
０ｋＶ、例えば、ドーズ量を先に注入された燐より多い
５×１０15原子／ｃｍ2 、加速電圧を６５ｋＶとした。
（図２（Ｃ） さらに、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パ
ルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不
純物の活性化をおこなった。レーザーのエネルギー密度
は２００〜４００ｍＪ／ｃｍ2 、好ましくは２５０〜３
００Ｊ／ｃｍ2が適当であった。
トレジスト２１０でマスクし、この状態で、硼素を注入
し、Ｎ型であった不純物領域２０９の導電型を反転さ
せ、Ｐ型不純物領域２１１を形成した。ドーズ量は１×
１０15〜８×１０15原子／ｃｍ2 、加速電圧は４０〜８
０ｋＶ、例えば、ドーズ量を先に注入された燐より多い
５×１０15原子／ｃｍ2 、加速電圧を６５ｋＶとした。
（図２（Ｃ） さらに、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パ
ルス幅２０ｎｓｅｃ）を照射して、ドーピングされた不
純物の活性化をおこなった。レーザーのエネルギー密度
は２００〜４００ｍＪ／ｃｍ2 、好ましくは２５０〜３
００Ｊ／ｃｍ2が適当であった。
【００１７】次に、全面に層間絶縁膜として、ＣＶＤ法
によって酸化珪素膜２１２を厚さ５０００Å形成した。
そして、層間絶縁膜２１２とゲイト絶縁膜２０５をエッ
チングし、ＴＦＴのソース／ドレインにコンタクトホー
ルを形成した。その後、３０００Å〜２μｍ、好ましく
は４０００〜８０００Å、例えば、５０００Åのアルミ
ニウム膜２１３をスパッタ法によって形成した。そし
て、前記陽極酸化と同様に、電解溶液中で電流を通じて
陽極酸化し、厚さ５０〜３００Å、例えば、１５０Åの
陽極酸化物を形成した。ここで、溶液中に基板を浸し、
定電流源の＋側を基板上のアルミニウム膜に接続し、−
側には白金の電極を接続して２０ｍＡの定電流状態で電
圧を印加し、５〜３０Ｖ、ここでは１０Ｖに達するまで
酸化を継続した。さらに、１０Ｖで定電圧状態で加え
０．１ｍＡ以下になるまで酸化を継続した。この結果、
厚さ１５０Åの酸化アルミニウム被膜２１４が得られ
た。（図２（Ｄ））
によって酸化珪素膜２１２を厚さ５０００Å形成した。
そして、層間絶縁膜２１２とゲイト絶縁膜２０５をエッ
チングし、ＴＦＴのソース／ドレインにコンタクトホー
ルを形成した。その後、３０００Å〜２μｍ、好ましく
は４０００〜８０００Å、例えば、５０００Åのアルミ
ニウム膜２１３をスパッタ法によって形成した。そし
て、前記陽極酸化と同様に、電解溶液中で電流を通じて
陽極酸化し、厚さ５０〜３００Å、例えば、１５０Åの
陽極酸化物を形成した。ここで、溶液中に基板を浸し、
定電流源の＋側を基板上のアルミニウム膜に接続し、−
側には白金の電極を接続して２０ｍＡの定電流状態で電
圧を印加し、５〜３０Ｖ、ここでは１０Ｖに達するまで
酸化を継続した。さらに、１０Ｖで定電圧状態で加え
０．１ｍＡ以下になるまで酸化を継続した。この結果、
厚さ１５０Åの酸化アルミニウム被膜２１４が得られ
た。（図２（Ｄ））
【００１８】そして、このようにして得られたアルミニ
ウム膜２１３と酸化アルミニウム被膜２１４をエッチン
グし、２層目アルミニウム配線２１５、２１６、２１７
を形成した。その後、パッシベーション膜２１８を形成
した。ここでは、ＮＨ3 ／ＳｉＨ4 ／Ｎ2 Ｏ／Ｈ2 混合
ガスを用いたプラズマＣＶＤ法によって窒化酸化珪素
（ＳｉＯx Ｎy ）を２０００〜８０００Å、例えば、４
０００Åの膜厚に成膜した。（図２（Ｅ）） この場合もアルミニウム膜上に陽極酸化膜２１４が形成
されているため、ヒロックの発生が抑制された。
ウム膜２１３と酸化アルミニウム被膜２１４をエッチン
グし、２層目アルミニウム配線２１５、２１６、２１７
を形成した。その後、パッシベーション膜２１８を形成
した。ここでは、ＮＨ3 ／ＳｉＨ4 ／Ｎ2 Ｏ／Ｈ2 混合
ガスを用いたプラズマＣＶＤ法によって窒化酸化珪素
（ＳｉＯx Ｎy ）を２０００〜８０００Å、例えば、４
０００Åの膜厚に成膜した。（図２（Ｅ）） この場合もアルミニウム膜上に陽極酸化膜２１４が形成
されているため、ヒロックの発生が抑制された。
【００１９】〔実施例３〕図３に本実施例を示す。本実
施例で示すＴＦＴは、アクティブマトリックス型の液晶
表示装置の画素部分に配置されるＴＦＴに関する。ま
ず、基板３０１上に下地酸化膜として厚さ２０００Åの
酸化珪素膜３０２を形成した。その後、プラズマＣＶＤ
法によって非晶質珪素膜を５００Å堆積し、これを、５
５０〜６００℃の還元雰囲気に８〜２４時間放置して、
結晶化せしめた。その際には、ニッケルを微量添加して
結晶化を促進せしめてもよい。また、この工程は、レー
ザー照射によっておこなってもよい。そして、このよう
に結晶化させた珪素膜をエッチングして島状領域３０３
を形成した。さらに、この上にゲイト絶縁膜を形成す
る。ここでは、プラズマＣＶＤ法によって１２００Åの
酸化珪素膜３０４を形成した。
施例で示すＴＦＴは、アクティブマトリックス型の液晶
表示装置の画素部分に配置されるＴＦＴに関する。ま
ず、基板３０１上に下地酸化膜として厚さ２０００Åの
酸化珪素膜３０２を形成した。その後、プラズマＣＶＤ
法によって非晶質珪素膜を５００Å堆積し、これを、５
５０〜６００℃の還元雰囲気に８〜２４時間放置して、
結晶化せしめた。その際には、ニッケルを微量添加して
結晶化を促進せしめてもよい。また、この工程は、レー
ザー照射によっておこなってもよい。そして、このよう
に結晶化させた珪素膜をエッチングして島状領域３０３
を形成した。さらに、この上にゲイト絶縁膜を形成す
る。ここでは、プラズマＣＶＤ法によって１２００Åの
酸化珪素膜３０４を形成した。
【００２０】その後、厚さ１０００Å〜３μｍ、例え
ば、６０００Åのアルミニウム膜をスパッタ法によって
形成した。そして、次の陽極酸化工程でのフォトレジス
トとの密着性を維持するために、アルミニウム膜表面に
厚さ１００〜４００Åの薄い陽極酸化膜を形成した。そ
の後、このように処理したアルミニウム膜上に、スピン
コート法によって厚さ１μｍ程度のフォトレジストを形
成した。そして、公知のフォトリソグラフィー法によっ
て、ゲイト電極を形成した。ゲイト電極３０５を形成し
た。ここで、ゲイト電極上には、フォトレジストのマス
ク３０６が存在する。（図３（Ａ）） 次に、基板を１０％シュウ酸水溶液浸し、５〜５０Ｖ、
例えば８Ｖの定電圧で１０〜５００分、例えば２００分
陽極酸化をおこなうことによって、厚さ約５０００Åの
多孔質の陽極酸化物３０７をゲイト電極の側面に形成し
た。ゲイト電極の上面にはフォトレジストのマスク材３
０６が存在していたので、陽極酸化はほとんど進行しな
かった。（図３（Ｂ））
ば、６０００Åのアルミニウム膜をスパッタ法によって
形成した。そして、次の陽極酸化工程でのフォトレジス
トとの密着性を維持するために、アルミニウム膜表面に
厚さ１００〜４００Åの薄い陽極酸化膜を形成した。そ
の後、このように処理したアルミニウム膜上に、スピン
コート法によって厚さ１μｍ程度のフォトレジストを形
成した。そして、公知のフォトリソグラフィー法によっ
て、ゲイト電極を形成した。ゲイト電極３０５を形成し
た。ここで、ゲイト電極上には、フォトレジストのマス
ク３０６が存在する。（図３（Ａ）） 次に、基板を１０％シュウ酸水溶液浸し、５〜５０Ｖ、
例えば８Ｖの定電圧で１０〜５００分、例えば２００分
陽極酸化をおこなうことによって、厚さ約５０００Åの
多孔質の陽極酸化物３０７をゲイト電極の側面に形成し
た。ゲイト電極の上面にはフォトレジストのマスク材３
０６が存在していたので、陽極酸化はほとんど進行しな
かった。（図３（Ｂ））
【００２１】次に、マスク材３０６を除去して、ゲイト
電極上面を露出させ、３％酒石酸のエチレングリコール
溶液（アンモニアで中性にｐＨ調整したもの）中に基板
を浸し、これに電流を流して、２０ｍＶの定電流状態で
電圧を印加し、電圧を１００Ｖまで上昇させて、陽極酸
化をおこなった。この際には、ゲイト電極上面のみなら
ず、ゲイト電極側面も陽極酸化されて、緻密な無孔質陽
極酸化物が厚さ１０００Å形成された。その後、イオン
ドーピング法によって、島状珪素膜３０３に、ゲイト電
極部（すなわちゲイト電極とその周囲の陽極酸化膜）を
マスクとして自己整合的に不純物（ここでは燐）を注入
し、Ｎ型の不純物領域３０８を形成した。ここで、ドー
ズ量は１×１０15〜８×１０15原子／ｃｍ2 、加速電圧
は６０〜９０ｋＶ、例えば、ドーズ量を５×１０15原子
／ｃｍ2 、加速電圧を８０ｋＶとした。（図３（Ｃ））
電極上面を露出させ、３％酒石酸のエチレングリコール
溶液（アンモニアで中性にｐＨ調整したもの）中に基板
を浸し、これに電流を流して、２０ｍＶの定電流状態で
電圧を印加し、電圧を１００Ｖまで上昇させて、陽極酸
化をおこなった。この際には、ゲイト電極上面のみなら
ず、ゲイト電極側面も陽極酸化されて、緻密な無孔質陽
極酸化物が厚さ１０００Å形成された。その後、イオン
ドーピング法によって、島状珪素膜３０３に、ゲイト電
極部（すなわちゲイト電極とその周囲の陽極酸化膜）を
マスクとして自己整合的に不純物（ここでは燐）を注入
し、Ｎ型の不純物領域３０８を形成した。ここで、ドー
ズ量は１×１０15〜８×１０15原子／ｃｍ2 、加速電圧
は６０〜９０ｋＶ、例えば、ドーズ量を５×１０15原子
／ｃｍ2 、加速電圧を８０ｋＶとした。（図３（Ｃ））
【００２２】そして、多孔質陽極酸化物３０７を燐酸系
のエッチャントによってエッチングし、無孔質陽極酸化
物を露出させた。上記燐酸系のエッチャントは無孔質陽
極酸化物に対してはエッチング速度が極めて低いので、
多孔質陽極酸化物３０７のみを選択的にエッチングで
き、無孔質陽極酸化物およびその内部のアルミニウムゲ
イトはこのエッチング工程で保護される。また、このと
き、多孔質陽極酸化物が存在していた部分の下部には不
純物（燐）はドーピングされていないので、オフセット
領域になっている。その後、ＫｒＦエキシマレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、ドーピングされた不純物の活性化をおこなった。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ2 、好ましくは２５０〜３００Ｊ／ｃｍ2が適当であ
った。この際には、不純物領域３０８とオフセット領域
の境界部分にもレーザーが照射され、境界部分での劣化
を防止する上で効果的であった。
のエッチャントによってエッチングし、無孔質陽極酸化
物を露出させた。上記燐酸系のエッチャントは無孔質陽
極酸化物に対してはエッチング速度が極めて低いので、
多孔質陽極酸化物３０７のみを選択的にエッチングで
き、無孔質陽極酸化物およびその内部のアルミニウムゲ
イトはこのエッチング工程で保護される。また、このと
き、多孔質陽極酸化物が存在していた部分の下部には不
純物（燐）はドーピングされていないので、オフセット
領域になっている。その後、ＫｒＦエキシマレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、ドーピングされた不純物の活性化をおこなった。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ2 、好ましくは２５０〜３００Ｊ／ｃｍ2が適当であ
った。この際には、不純物領域３０８とオフセット領域
の境界部分にもレーザーが照射され、境界部分での劣化
を防止する上で効果的であった。
【００２３】次に、全面に層間絶縁膜として、ＣＶＤ法
によって酸化珪素膜３０９を厚さ５０００Å形成した。
そして、層間絶縁膜３０９とゲイト絶縁膜３０４をエッ
チングし、ＴＦＴのソース／ドレインにコンタクトホー
ルを形成した。その後、３０００Å〜２μｍ、好ましく
は４０００〜８０００Å、例えば、５０００Åのアルミ
ニウム膜３１０をスパッタ法によって形成した。そし
て、実施例１と同様に陽極酸化をおこない１００Åの陽
極酸化物３１１を形成した。（図３（Ｄ）） そして、このようにして得られたアルミニウム膜３１０
と酸化アルミニウム被膜３１１をエッチングし、２層目
アルミニウム配線３１２を形成した。その後、パッシベ
ーション膜３１３として窒化珪素を３０００Åの膜厚に
形成した。この工程でも、アルミニウム膜上に陽極酸化
膜が存在するため、ヒロックの発生は抑制された。
によって酸化珪素膜３０９を厚さ５０００Å形成した。
そして、層間絶縁膜３０９とゲイト絶縁膜３０４をエッ
チングし、ＴＦＴのソース／ドレインにコンタクトホー
ルを形成した。その後、３０００Å〜２μｍ、好ましく
は４０００〜８０００Å、例えば、５０００Åのアルミ
ニウム膜３１０をスパッタ法によって形成した。そし
て、実施例１と同様に陽極酸化をおこない１００Åの陽
極酸化物３１１を形成した。（図３（Ｄ）） そして、このようにして得られたアルミニウム膜３１０
と酸化アルミニウム被膜３１１をエッチングし、２層目
アルミニウム配線３１２を形成した。その後、パッシベ
ーション膜３１３として窒化珪素を３０００Åの膜厚に
形成した。この工程でも、アルミニウム膜上に陽極酸化
膜が存在するため、ヒロックの発生は抑制された。
【００２４】その後、パッシベーション膜３１３、層間
絶縁膜３０９、ゲイト絶縁膜３０４をエッチングして、
画素電極のためのコンタクトホールを形成した。そし
て、ＩＴＯ（インディウム錫酸化物）を成膜、エッチン
グしてＩＴＯの画素電極３１４を形成した。（図３
（Ｅ）） 本実施例では液晶表示装置に関するものであったが、液
晶表示装置では、対向基板とアクティブマトリクス基板
の空隙が５μｍ程度しかなく、配線のヒロックによる対
向基板との接触は大きな問題であった。本実施例では、
配線のヒロックを抑制できるので、良品率を向上させる
ことができた。
絶縁膜３０９、ゲイト絶縁膜３０４をエッチングして、
画素電極のためのコンタクトホールを形成した。そし
て、ＩＴＯ（インディウム錫酸化物）を成膜、エッチン
グしてＩＴＯの画素電極３１４を形成した。（図３
（Ｅ）） 本実施例では液晶表示装置に関するものであったが、液
晶表示装置では、対向基板とアクティブマトリクス基板
の空隙が５μｍ程度しかなく、配線のヒロックによる対
向基板との接触は大きな問題であった。本実施例では、
配線のヒロックを抑制できるので、良品率を向上させる
ことができた。
【００２５】〔実施例４〕図４に本実施例を示す。本実
施例で示すＴＦＴは、アクティブマトリックス型の液晶
表示装置の画素部分に配置されるＴＦＴに関する。ま
ず、基板４０１上に下地酸化膜として厚さ２０００Åの
酸化珪素膜４０２を形成した。その後、プラズマＣＶＤ
法によって非晶質珪素膜を５００Å堆積し、これを、５
５０〜６００℃の還元雰囲気に８〜２４時間放置して、
結晶化せしめた。その際には、ニッケルを微量添加して
結晶化を促進せしめてもよい。また、この工程は、レー
ザー照射によっておこなってもよい。そして、このよう
に結晶化させた珪素膜をエッチングして島状領域４０３
を形成した。さらに、この上にゲイト絶縁膜を形成し
た。ここでは、プラズマＣＶＤ法によって１２００Åの
酸化珪素膜４０４を形成した。
施例で示すＴＦＴは、アクティブマトリックス型の液晶
表示装置の画素部分に配置されるＴＦＴに関する。ま
ず、基板４０１上に下地酸化膜として厚さ２０００Åの
酸化珪素膜４０２を形成した。その後、プラズマＣＶＤ
法によって非晶質珪素膜を５００Å堆積し、これを、５
５０〜６００℃の還元雰囲気に８〜２４時間放置して、
結晶化せしめた。その際には、ニッケルを微量添加して
結晶化を促進せしめてもよい。また、この工程は、レー
ザー照射によっておこなってもよい。そして、このよう
に結晶化させた珪素膜をエッチングして島状領域４０３
を形成した。さらに、この上にゲイト絶縁膜を形成し
た。ここでは、プラズマＣＶＤ法によって１２００Åの
酸化珪素膜４０４を形成した。
【００２６】その後、厚さ１０００Å〜３μｍ、例え
ば、６０００Åのアルミニウム膜をスパッタ法によって
形成して、これをエッチングし、ゲイト電極４０５を形
成した。そして、ゲイト電極に電解溶液中で電流を通じ
て陽極酸化し、厚さ２０００Åの陽極酸化物を形成し
た。（図４（Ａ）） そして、プラズマＣＶＤ法によって、酸化珪素膜４０６
を堆積した。この酸化珪素膜４０６はサイドウォールを
形成するのに用いられる。したがって、酸化珪素膜の厚
さはゲイト電極の高さによって最適な値が異なる。本実
施例のごとく、ゲイト電極部（すなわちゲイト電極とそ
の周囲の陽極酸化膜）の高さが約６０００Åの場合に
は、その１／３〜２倍の２０００Å〜１．２μｍが好ま
しく、ここでは、６０００Åとした。（図４（Ｂ））
ば、６０００Åのアルミニウム膜をスパッタ法によって
形成して、これをエッチングし、ゲイト電極４０５を形
成した。そして、ゲイト電極に電解溶液中で電流を通じ
て陽極酸化し、厚さ２０００Åの陽極酸化物を形成し
た。（図４（Ａ）） そして、プラズマＣＶＤ法によって、酸化珪素膜４０６
を堆積した。この酸化珪素膜４０６はサイドウォールを
形成するのに用いられる。したがって、酸化珪素膜の厚
さはゲイト電極の高さによって最適な値が異なる。本実
施例のごとく、ゲイト電極部（すなわちゲイト電極とそ
の周囲の陽極酸化膜）の高さが約６０００Åの場合に
は、その１／３〜２倍の２０００Å〜１．２μｍが好ま
しく、ここでは、６０００Åとした。（図４（Ｂ））
【００２７】次に、公知のＲＩＥ法による異方性ドライ
エッチングをおこなうことによって、この酸化珪素膜の
エッチングをおこなった。このエッチングはゲイト絶縁
膜までエッチングが達した時点で終了した。以上の工程
によって、ゲイト電極部の側面には概略三角形状の絶縁
物４０７（サイドウォール）が形成された。（図４
（Ｃ）） その後、イオンドーピング法によって、島状珪素膜４０
３に、ゲイト電極部４０５、サイドウォール４０７をマ
スクとして自己整合的に不純物（ここでは燐）を注入
し、Ｎ型の不純物領域４０８を形成した。ここで、ドー
ズ量は１×１０15〜８×１０15原子／ｃｍ2 、加速電圧
は６０〜９０ｋＶ、例えば、ドーズ量を５×１０15原子
／ｃｍ2 、加速電圧を８０ｋＶとした。この時、サイド
ウォール下部には不純物が注入されず、オフセット領域
となった。
エッチングをおこなうことによって、この酸化珪素膜の
エッチングをおこなった。このエッチングはゲイト絶縁
膜までエッチングが達した時点で終了した。以上の工程
によって、ゲイト電極部の側面には概略三角形状の絶縁
物４０７（サイドウォール）が形成された。（図４
（Ｃ）） その後、イオンドーピング法によって、島状珪素膜４０
３に、ゲイト電極部４０５、サイドウォール４０７をマ
スクとして自己整合的に不純物（ここでは燐）を注入
し、Ｎ型の不純物領域４０８を形成した。ここで、ドー
ズ量は１×１０15〜８×１０15原子／ｃｍ2 、加速電圧
は６０〜９０ｋＶ、例えば、ドーズ量を５×１０15原子
／ｃｍ2 、加速電圧を８０ｋＶとした。この時、サイド
ウォール下部には不純物が注入されず、オフセット領域
となった。
【００２８】さらに、ＫｒＦエキシマレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピ
ングされた不純物の活性化をおこなった。レーザーのエ
ネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好ましく
は２５０〜３００Ｊ／ｃｍ2が適当であった。（図４
（Ｄ）） 次に、全面に層間絶縁膜として、ＣＶＤ法によって酸化
珪素膜４０９を厚さ５０００Å形成した。そして、層間
絶縁膜４０９とゲイト絶縁膜４０４をエッチングし、ソ
ース／ドレインにコンタクトホールを形成した。その
後、３０００Å〜２μｍ、好ましくは４０００〜８００
０Å、例えば、６０００Åのアルミニウム膜４１０をス
パッタ法によって形成した。そして、前記陽極酸化と同
様に、電解溶液中で電流を通じて陽極酸化し、厚さ５０
〜５００Å、例えば、２５０Åの陽極酸化物４１１を形
成した。（図４（Ｅ））
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピ
ングされた不純物の活性化をおこなった。レーザーのエ
ネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好ましく
は２５０〜３００Ｊ／ｃｍ2が適当であった。（図４
（Ｄ）） 次に、全面に層間絶縁膜として、ＣＶＤ法によって酸化
珪素膜４０９を厚さ５０００Å形成した。そして、層間
絶縁膜４０９とゲイト絶縁膜４０４をエッチングし、ソ
ース／ドレインにコンタクトホールを形成した。その
後、３０００Å〜２μｍ、好ましくは４０００〜８００
０Å、例えば、６０００Åのアルミニウム膜４１０をス
パッタ法によって形成した。そして、前記陽極酸化と同
様に、電解溶液中で電流を通じて陽極酸化し、厚さ５０
〜５００Å、例えば、２５０Åの陽極酸化物４１１を形
成した。（図４（Ｅ））
【００２９】そして、このようにして得られたアルミニ
ウム膜４１０と酸化アルミニウム被膜４１１をエッチン
グし、２層目アルミニウム配線４１２を形成した。その
後、パッシベーション膜４１３として窒化珪素を４００
０Åの膜厚に成膜した。その後、パッシベーション膜４
１３、層間絶縁膜４０９、ゲイト絶縁膜４０４をエッチ
ングして、画素電極のコンタクトホールを形成した。そ
して、ＩＴＯを成膜、エッチングしてＩＴＯの画素電極
４１４を形成した。（図４（Ｆ）） 以上のような工程により、サイドウォールの下部にオフ
セット領域を有する画素ＴＦＴが形成された。
ウム膜４１０と酸化アルミニウム被膜４１１をエッチン
グし、２層目アルミニウム配線４１２を形成した。その
後、パッシベーション膜４１３として窒化珪素を４００
０Åの膜厚に成膜した。その後、パッシベーション膜４
１３、層間絶縁膜４０９、ゲイト絶縁膜４０４をエッチ
ングして、画素電極のコンタクトホールを形成した。そ
して、ＩＴＯを成膜、エッチングしてＩＴＯの画素電極
４１４を形成した。（図４（Ｆ）） 以上のような工程により、サイドウォールの下部にオフ
セット領域を有する画素ＴＦＴが形成された。
【００３０】
【発明の効果】本発明によって、２層目アルミニウム配
線におけるヒロックの発生を抑え、配線のショート等の
不良箇所を削減できる。特に集積回路を作製した際に
は、多数の素子、配線から構成されるが、その中に１か
所でも不良があると、全体が使用不能になる可能性があ
る。本発明は、このような不良箇所を大幅に削減でき集
積回路の良品率を高める上で非常に有効である。
線におけるヒロックの発生を抑え、配線のショート等の
不良箇所を削減できる。特に集積回路を作製した際に
は、多数の素子、配線から構成されるが、その中に１か
所でも不良があると、全体が使用不能になる可能性があ
る。本発明は、このような不良箇所を大幅に削減でき集
積回路の良品率を高める上で非常に有効である。
【図１】 実施例１における工程を示す。
【図２】 実施例２における工程を示す。
【図３】 実施例３における工程を示す。
【図４】 実施例４における工程を示す。
１０１ 基板 １０２ 下地酸化膜（酸化珪素） １０３ 島状領域 １０４ ゲイト絶縁膜（酸化珪素） １０５ ゲイト電極 １０６ 不純物領域 １０７ 層間絶縁膜（酸化珪素） １０８ アルミニウム膜 １０９ 陽極酸化膜 １１０ ソース／ドレイン電極 １１１ パッシベーション膜（窒化珪素）
Claims (7)
- 【請求項１】 薄膜トランジスタを用いた半導体装置に
おいて、 アルミニウムを主成分とする配線に密着して、該アルミ
ニウムを主成分とする配線を陽極酸化することによって
得られた陽極酸化物皮膜が存在し、 該陽極酸化物被膜に密着して、窒化珪素を主成分とする
被膜を有することを特徴とする半導体装置。 - 【請求項２】 薄膜トランジスタを用いた半導体装置に
おいて、 アルミニウムを主成分とする配線に密着して、該アルミ
ニウムを主成分とする配線を陽極酸化することによって
得られた陽極酸化物皮膜が存在し、 該陽極酸化物被膜に密着して、パッシベーション膜を有
することを特徴とする半導体装置。 - 【請求項３】 請求項１および請求項２において、 アルミニウムを主成分とする配線に使用されるアルミニ
ウムに、不純物として５ｗｔ％以下のＳｉ、Ｓｃ、Ｃｕ
を添加したものが用いられることを特徴とする半導体装
置。 - 【請求項４】 請求項１および請求項２において、 アルミニウムを主成分とする配線はアクティブマトリク
ス型液晶表示装置に形成されることを特徴とする半導体
装置。 - 【請求項５】 島状半導体層と、該半導体層を覆うゲイ
ト絶縁膜と、該ゲイト絶縁膜上にアルミニウムを主成分
とする材料によってゲイト電極とを形成する第１の工程
と、 前記ゲイト電極をマスクとして、自己整合的に不純物を
半導体層に導入する第２の工程と、 前記ゲイト電極を覆って層間絶縁膜を形成し、ソースま
たは／およびドレインにコンタクトホールを形成する第
３の工程と、 全面にアルミニウムを主成分とする膜を形成し、該アル
ミニウムを主成分とする膜を陽極酸化することによって
陽極酸化物皮膜を形成する第４の工程と、 該アルミニウムを主成分とする膜と該陽極酸化物皮膜を
エッチングし、アルミニウムを主成分とする２層目の配
線を形成する第５の工程と、 該２層目の配線を覆って窒化珪素を主成分とする被膜を
形成する第６の工程と、を有することを特徴とする半導
体装置の製作方法。 - 【請求項６】 請求項５において、 第５の工程において、２層目配線に使用されるアルミニ
ウムに、不純物として５ｗｔ％以下のＳｉ、Ｓｃ、Ｃｕ
を添加したものが用いられることを特徴とする半導体装
置の作製方法。 - 【請求項７】 請求項５において、 第６の工程の後、前記窒化珪素を主成分とする膜をエッ
チングして、コンタクトホールを形成する工程と、 透明導電膜によって、画素電極を形成する工程と、を有
することを特徴とする半導体装置の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14244894A JP3403812B2 (ja) | 1994-05-31 | 1994-05-31 | 薄膜トランジスタを用いた半導体装置の作製方法 |
| US08/803,865 US5897345A (en) | 1994-05-31 | 1997-02-21 | Semiconductor device and process for fabricating the same |
| US09/641,769 US6462403B1 (en) | 1994-05-31 | 2000-08-21 | Semiconductor device comprising thin film transistors having a passivation film formed thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14244894A JP3403812B2 (ja) | 1994-05-31 | 1994-05-31 | 薄膜トランジスタを用いた半導体装置の作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001092566A Division JP2001332552A (ja) | 2001-03-28 | 2001-03-28 | 半導体装置 |
| JP2001092586A Division JP2001320064A (ja) | 2001-03-28 | 2001-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07326766A true JPH07326766A (ja) | 1995-12-12 |
| JP3403812B2 JP3403812B2 (ja) | 2003-05-06 |
Family
ID=15315553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14244894A Expired - Fee Related JP3403812B2 (ja) | 1994-05-31 | 1994-05-31 | 薄膜トランジスタを用いた半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5897345A (ja) |
| JP (1) | JP3403812B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462403B1 (en) | 1994-05-31 | 2002-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistors having a passivation film formed thereon |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3597305B2 (ja) | 1996-03-05 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| DE19840405B4 (de) * | 1997-10-14 | 2005-06-02 | Siemens Ag | Vorrichtung zur Fixierung der weiblichen Brust bei medizintechnischen Anwendungen |
| TW565944B (en) * | 2002-10-09 | 2003-12-11 | Toppoly Optoelectronics Corp | Method of forming a low temperature polysilicon thin film transistor |
| US20050170643A1 (en) * | 2004-01-29 | 2005-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device |
| KR20110084368A (ko) * | 2008-11-18 | 2011-07-22 | 파나소닉 주식회사 | 플렉시블 반도체 장치 및 그 제조 방법 |
| KR101037470B1 (ko) * | 2009-09-15 | 2011-05-26 | 삼성전기주식회사 | 방열기판 및 그 제조방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4158613A (en) * | 1978-12-04 | 1979-06-19 | Burroughs Corporation | Method of forming a metal interconnect structure for integrated circuits |
| US4385937A (en) * | 1980-05-20 | 1983-05-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Regrowing selectively formed ion amorphosized regions by thermal gradient |
| JPS5856409A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| US4466179A (en) * | 1982-10-19 | 1984-08-21 | Harris Corporation | Method for providing polysilicon thin films of improved uniformity |
| US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2695488B2 (ja) * | 1989-10-09 | 1997-12-24 | キヤノン株式会社 | 結晶の成長方法 |
| US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| JP3019885B2 (ja) * | 1991-11-25 | 2000-03-13 | カシオ計算機株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| JP2650543B2 (ja) * | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
| KR950008261B1 (ko) * | 1991-12-03 | 1995-07-26 | 삼성전자주식회사 | 반도체장치의 제조방법 |
| US5424230A (en) * | 1992-02-19 | 1995-06-13 | Casio Computer Co., Ltd. | Method of manufacturing a polysilicon thin film transistor |
| JP2779289B2 (ja) * | 1992-05-11 | 1998-07-23 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| DE69326123T2 (de) * | 1992-06-24 | 1999-12-23 | Seiko Epson Corp., Tokio/Tokyo | Dünnfilmtransistor und verfahren zur herstellung eines dünnfilmtransistors |
| KR950008931B1 (ko) * | 1992-07-22 | 1995-08-09 | 삼성전자주식회사 | 표시패널의 제조방법 |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| TW435820U (en) * | 1993-01-18 | 2001-05-16 | Semiconductor Energy Lab | MIS semiconductor device |
| JP2536426B2 (ja) * | 1993-09-21 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2905680B2 (ja) * | 1993-12-20 | 1999-06-14 | シャープ株式会社 | 薄膜トランジスターの製造方法 |
| US5518805A (en) * | 1994-04-28 | 1996-05-21 | Xerox Corporation | Hillock-free multilayer metal lines for high performance thin film structures |
| US5612234A (en) * | 1995-10-04 | 1997-03-18 | Lg Electronics Inc. | Method for manufacturing a thin film transistor |
-
1994
- 1994-05-31 JP JP14244894A patent/JP3403812B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-21 US US08/803,865 patent/US5897345A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462403B1 (en) | 1994-05-31 | 2002-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistors having a passivation film formed thereon |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3403812B2 (ja) | 2003-05-06 |
| US5897345A (en) | 1999-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462403B1 (en) | Semiconductor device comprising thin film transistors having a passivation film formed thereon | |
| JP3277892B2 (ja) | ディスプレイ基板の製造方法 | |
| US6914642B2 (en) | Active matrix display device | |
| US7679087B2 (en) | Semiconductor active region of TFTs having radial crystal grains through the whole area of the region | |
| KR100483302B1 (ko) | 반도체장치 | |
| KR950008261B1 (ko) | 반도체장치의 제조방법 | |
| US5985701A (en) | Process for fabricating liquid crystal electro-optical device comprising complementary thin film field effect transistors | |
| JPH0832081A (ja) | 薄膜半導体装置 | |
| JP3403812B2 (ja) | 薄膜トランジスタを用いた半導体装置の作製方法 | |
| JP3137839B2 (ja) | アクティブマトリクス回路 | |
| JP3741741B2 (ja) | 相補型集積回路の作製方法 | |
| JP2001125510A (ja) | アクティブマトリクス型ｅｌ表示装置 | |
| JPH07326765A (ja) | 半導体装置およびその作製方法 | |
| JP3105409B2 (ja) | 金属配線基板および半導体装置およびそれらの製造方法 | |
| JP3946690B2 (ja) | インバータ回路の作製方法 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JP2001320064A (ja) | 半導体装置 | |
| JP2001332552A (ja) | 半導体装置 | |
| JPH08125193A (ja) | 半導体集積回路とその作製方法 | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
| JP3535428B2 (ja) | アクティブマトリクス回路の作製方法 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP3526970B2 (ja) | 金属配線の作製方法 | |
| JPH06260500A (ja) | 薄膜トランジスタの作製方法 | |
| JP3390726B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |