JPH07326830A - 表面実装部品及びその製造方法 - Google Patents

表面実装部品及びその製造方法

Info

Publication number
JPH07326830A
JPH07326830A JP11871994A JP11871994A JPH07326830A JP H07326830 A JPH07326830 A JP H07326830A JP 11871994 A JP11871994 A JP 11871994A JP 11871994 A JP11871994 A JP 11871994A JP H07326830 A JPH07326830 A JP H07326830A
Authority
JP
Japan
Prior art keywords
substrate
electrode
wiring electrode
wiring
mother
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11871994A
Other languages
English (en)
Other versions
JP3240830B2 (ja
Inventor
Kazuaki Minami
一昭 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11871994A priority Critical patent/JP3240830B2/ja
Publication of JPH07326830A publication Critical patent/JPH07326830A/ja
Application granted granted Critical
Publication of JP3240830B2 publication Critical patent/JP3240830B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】配線電極と端面電極の導通を確実にし、端面電
極の剥離強度を高め、加工工程を簡略化した表面実装部
品及びその製造方法を提供する。 【構成】1は所望の回路(図示せず)が形成された基板
であり、基板1の表面に、回路から基板1の縁部方向に
引き出された配線電極2が形成され、基板1の縁部と配
線電極2の端部との間に基板露出部1aが設けられてい
る。そして、基板1の端面から裏面の端部及び表面の基
板露出部1aを介して配線電極2の端部の表面に端面電
極3が形成されたものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表面実装部品に関し、
特に基板の端面電極と接続される配線電極に関するもの
である。
【0002】
【従来の技術】従来の表面実装部品を、図5乃至図10
を用いて説明する。図5及び図6において、11は所望
の回路(図示せず)が形成された、例えば樹脂やセラミ
ック等からなる基板であり、基板11の表面に、回路か
ら基板11の縁部まで引き出された配線電極12が形成
され、基板11の端面から裏面の端部及び表面の配線電
極12の端部の表面にかけて端面電極13が形成され、
表面実装部品15が構成されている。
【0003】この表面実装部品15の製造方法は、図7
に示すように、基板11の表面積より大きい表面積を有
するマザー基板16の表面に、例えばAuやAg等から
なる配線電極12が、蒸着,スパッタリング又はメッキ
等により複数個分形成された後、配線電極12を通って
ダイサー等により切断線16aでマザー基板16が切断
され複数の基板11が得られる。このとき、基板11の
切断面には配線電極12の端部が露出される。その後、
基板11の端面から裏面の端部及び配線電極12の端部
の上面にかけて、例えばAg,Cu又はAgPd等の厚
膜材料により端面電極13が印刷、焼成され、表面実装
部品15が得られる。
【0004】しかし、基板11の切断面の配線電極12
の端部には、図8に示すように、基板11の切断時に上
方向にバリ状の鋭利な突起12aが発生し、この突起1
2aにより、その後配線電極12の端部に取り付けられ
た端面電極13に亀裂が生じ、配線電極12と端面電極
13の導通が得られないことがあった。
【0005】このため、図9に示すように、基板11の
縁部及び配線電極12の突起12aをバレル研磨により
除去するか、又は、図10に示すように、マザー基板1
6にV溝17を形成し、V溝17から切断線16aでマ
ザー基板16を分割し、配線電極12の突起12aの発
生を防止する方法が用いられていた。
【0006】
【発明が解決しようとする課題】ところが、上記従来の
表面実装部品15において、端面電極13は焼付け加工
されているため、基板11や配線電極12との密着強度
は高いものの、配線電極12は蒸着,スパッタリング又
はメッキ等により基板11に取り付けられているため、
基板11と配線電極12との密着強度は低くなってい
る。
【0007】そのため、表面実装部品15に温度変化が
生じると、基板11,配線電極12及び端面電極13の
それぞれの熱膨脹係数の違いにより、表面実装部品15
の各部に熱ストレスが発生し、この熱ストレスにより、
基板11と端面電極13との接合面が、基板11の端面
に対して垂直方向(図6の矢印方向)に剥離しょうとし
た場合、密着強度の低い基板11と配線電極12の境界
Xから剥離するため、熱ストレスに対する端面電極13
の剥離強度が低くなっていた。
【0008】また、製造方法において、基板11をバレ
ル研磨する方法では、バレル研磨する際に、基板11の
表面の回路及び配線電極12が除去されないように、回
路及び配線電極12の表面保護工程がさらに必要にな
る。また、V溝17を形成する方法では、基板11の表
裏両面に配線電極12を形成する場合において、V溝1
7をマザー基板16の表裏両面に同時に形成することが
できないため、どちらか一方の面にV溝17を形成した
後、マザー基板16を反転し他方の面に再度V溝17を
形成する必要があり、工程が複雑になっていた。さら
に、どちらの方法も加工工程が増加するという問題があ
った。
【0009】本発明は、このような問題を解消するため
になされたものであり、基板の縁部と配線電極の端部と
の間に基板露出部を設けて、基板切断時の配線電極の突
起の発生を防止することにより、配線電極と端面電極の
導通を確実にし、端面電極の剥離強度を高め、加工工程
を簡略化した表面実装部品及びその製造方法を提供する
ことを目的とするものである。
【0010】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、基板と、少なくとも前記基板
の表面又は裏面に形成された配線電極と、前記基板の端
面及び配線電極の端部を覆って形成した端面電極とを有
する表面実装部品において、前記基板の縁部と配線電極
の端部との間に基板露出部を設け、前記端面電極を前記
基板の端面から前記基板露出部を介して前記配線電極の
端部にかけて形成したものである。
【0011】また、マザー基板に回路を形成する工程
と、前記マザー基板の少なくとも表面又は裏面に、前記
マザー基板を複数に切断するための切断線から前記マザ
ー基板の基板露出部を設けて、前記回路と接続する配線
電極を形成する工程と、前記マザー基板の切断線で前記
マザー基板を複数の基板に切断する工程と、前記複数の
基板の切断面から前記基板露出部を介して前記配線電極
の端部にかけて端面電極を形成する工程とからなるもの
である。
【0012】
【作用】上記の構成によれば、基板の縁部と配線電極の
端部との間に、基板露出部が設けられているため、端面
電極は基板の端面以外に基板の端部の基板露出部にも接
合される。また、マザー基板の切断線と、配線電極の端
部との間に基板露出部が設けられているため、マザー基
板の切断の際に配線電極が切断されず、配線電極の端部
に鋭利な突起が発生しない。そのため、配線電極の端部
と接続される端面電極に亀裂が生じない。
【0013】
【実施例】以下、本発明による表面実装部品及びその製
造方法の実施例を図面を用いて説明する。図1及び図2
に、本発明の第1の実施例による表面実装部品の部分斜
視図及び断面図を示す。また、図3に、本発明の第2の
実施例による表面実装部品の断面図を示す。
【0014】図1及び図2において、1は所望の回路
(図示せず)が形成された、例えば樹脂やセラミック等
からなる基板であり、基板1の表面に、例えばAuやA
g等からなる配線電極2が、蒸着,スパッタリング又は
メッキ等により、回路から基板1の縁部方向に引き出さ
れて形成され、基板1の縁部と配線電極2の端部との間
に、基板露出部1aが設けられている。そして、基板1
の端面から裏面の端部及び表面の基板露出部1aを介し
て配線電極2の端部の表面を覆って、例えばAg,Cu
又はAgPd等の厚膜材料により端面電極3が印刷、焼
成され、表面実装部品5が形成されている。
【0015】また、図3に示すように、基板1の表裏面
に配線電極2,2が形成されさたものにおいても、基板
1の縁部と配線電極2,2の端部との間に、基板露出部
1a,1aが設けられ、基板1の端面から表裏面の基板
露出部1a,1aを介して配線電極2,2の端部の表面
を覆って端面電極3が形成され、表面実装部品6が形成
されている。
【0016】このように構成された表面実装部品5,6
は、端面電極3が基板1の端面以外に、基板1の端部の
基板露出部1aとも接合されるため、熱ストレスによる
端面電極3の剥離強度が向上する。
【0017】次に、表面実装部品5の製造方法を図4に
示す。まず、基板1の表面積より大きい表面積を有する
マザー基板7が準備される。そして、マザー基板7上に
所望の回路(図示せず)が形成されるとともに、マザー
基板7を複数の基板1に切断するための切断線7aの両
側に基板露出部1aを設けて、マザー基板7の表面に、
例えばAuやAg等からなる配線電極2が、蒸着又はス
パッタリング又はメッキ等により形成される。
【0018】回路及び配線電極2が形成されたマザー基
板7は、切断線7aで複数の基板1に切断される。その
後、基板1の切段面から裏面の端部及び表面の基板露出
部1aを介して配線電極2の端部の表面を覆って、例え
ばAg,Cu又はAgPd等の厚膜材料により端面電極
3が印刷、焼成され、表面実装部品5が形成される。
【0019】また、基板1の表裏面に配線電極2,2が
形成された表面実装部品6においても、マザー基板7の
表裏面に、切断線7aの両側に基板露出部1aを設けて
配線電極2が形成され、切断線7aで複数の基板1に切
断された後、基板1の切段面から表裏面の基板露出部1
aを介して配線電極2,2の端部の表面を覆って端面電
極3が形成され、表面実装部品6が形成される。
【0020】このように構成された表面実装部品5,6
の製造方法においては、マザー基板7の切断線と、配線
電極2の端部との間に基板露出部1aが設けられている
ため、マザー基板7の切断の際に配線電極2が切断され
ず、配線電極2の端部に鋭利な突起が発生しない。その
ため、基板1の端部に設けられ配線電極2の端部と接続
される端面電極3に亀裂が生じない。
【0021】
【発明の効果】以上説明したように、本発明にかかる表
面実装部品及びその製造方法によれば、基板の縁部と配
線電極端部との間に基板露出部が設けられ、端面電極が
基板の端面以外に基板の端部の基板露出部にも接合され
るため、端面電極の熱ストレスによる剥離強度が向上す
る。また、マザー基板の切断線と配線電極の端部との間
に基板露出部が設けられているため、マザー基板の切断
の際に配線電極が切断されず、配線電極の端部に鋭利な
突起が発生しない。そのため、基板の端部に設けられ配
線電極の端部と接続される端面電極に亀裂が発生せず、
配線電極と端面電極との導通を確実に行うことができ
る。
【0022】さらに、回路及び配線電極の表面保護工程
及びバレル研磨工程が不要になるとともに、基板の表裏
面に配線電極が設けられる場合においても、表裏面を同
時に処理できるため、加工工程を簡略化することができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例による表面実装部品の部
分斜視図である。
【図2】図1のA−A線断面図である。
【図3】本発明の第2の実施例による表面実装部品の部
分断面図である。
【図4】本発明の第1の実施例による表面実装部品の製
造方法を示す断面図である。
【図5】従来の表面実装部品の部分斜視図である。
【図6】図5のB−B線断面図である。
【図7】従来の表面実装部品のマザー基板の断面図であ
る。
【図8】従来の表面実装部品の配線電極の突起を示す断
面図である。
【図9】従来の表面実装部品のバレル研磨後の断面図で
ある。
【図10】従来の表面実装部品の第2の製造方法を示
す、マザー基板の断面図である。
【符号の説明】
1 基板 1a 基板露出部 2 配線電極 3 端面電極 5,6 表面実装部品 7 マザー基板 7a 切断線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板と、少なくとも前記基板の表面又は
    裏面に形成された配線電極と、前記基板の端面及び配線
    電極の端部を覆って形成した端面電極とを有する表面実
    装部品において、前記基板の縁部と配線電極の端部との
    間に基板露出部を設け、前記端面電極を前記基板の端面
    から前記基板露出部を介して前記配線電極の端部にかけ
    て形成したことを特徴とする表面実装部品。
  2. 【請求項2】 マザー基板に回路を形成する工程と、前
    記マザー基板の少なくとも表面又は裏面に、前記マザー
    基板を複数に切断するための切断線から前記マザー基板
    の基板露出部を設けて、前記回路と接続する配線電極を
    形成する工程と、前記マザー基板の切断線で前記マザー
    基板を複数の基板に切断する工程と、前記複数の基板の
    切断面から前記基板露出部を介して前記配線電極の端部
    にかけて端面電極を形成する工程とからなることを特徴
    とする表面実装部品の製造方法。
JP11871994A 1994-05-31 1994-05-31 表面実装部品及びその製造方法 Expired - Lifetime JP3240830B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11871994A JP3240830B2 (ja) 1994-05-31 1994-05-31 表面実装部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11871994A JP3240830B2 (ja) 1994-05-31 1994-05-31 表面実装部品及びその製造方法

Publications (2)

Publication Number Publication Date
JPH07326830A true JPH07326830A (ja) 1995-12-12
JP3240830B2 JP3240830B2 (ja) 2001-12-25

Family

ID=14743399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11871994A Expired - Lifetime JP3240830B2 (ja) 1994-05-31 1994-05-31 表面実装部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP3240830B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038187A (ja) * 2007-08-01 2009-02-19 Tdk Corp チップ型電子部品及びその製造方法
CN112017969A (zh) * 2019-05-29 2020-12-01 股份有限会社太特思 基板侧面部配线形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038187A (ja) * 2007-08-01 2009-02-19 Tdk Corp チップ型電子部品及びその製造方法
CN112017969A (zh) * 2019-05-29 2020-12-01 股份有限会社太特思 基板侧面部配线形成方法

Also Published As

Publication number Publication date
JP3240830B2 (ja) 2001-12-25

Similar Documents

Publication Publication Date Title
US4931134A (en) Method of using laser routing to form a rigid/flex circuit board
US5676855A (en) Multiple substrate and process for its production
JPH07326830A (ja) 表面実装部品及びその製造方法
JP2001267447A (ja) セラミックス回路基板及び半導体装置
JP3211609B2 (ja) 積層電子部品およびその製造方法
JPH0553281B2 (ja)
JP2000114608A (ja) 回路基板の実装方法および回路基板の実装構造
JPH0582929A (ja) セラミツクス・樹脂複合配線基板
JPH09117910A (ja) 電子部品用基板の製造方法
JPH08236325A (ja) チップ抵抗器の製造方法
JPH07183108A (ja) チップ抵抗器の製造方法
JPH06260746A (ja) はんだ接続部構造
JP2937774B2 (ja) セラミック電子部品の製造方法
JPH1131601A (ja) チップ部品及びその製造方法
JP2596797B2 (ja) プリント配線板におけるキャビティの形成方法
JP2003037001A (ja) チップ抵抗器およびその製造方法
JP3323156B2 (ja) チップ抵抗器
JP3182986B2 (ja) チップ型圧電共振子
JP3058999B2 (ja) 目白配置配線基板
JPH07142861A (ja) 金属ベース配線基板の製造方法
JPH0251906A (ja) チップ型圧電共振子及びその製造方法
US6500528B1 (en) Enhancements in sheet processing and lead formation
JPH10163002A (ja) チップ型電子部品とその製造方法
JPH0722222A (ja) チップ型電子部品
JPH03222391A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20071019

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20101019

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12

EXPY Cancellation because of completion of term