JPH07326853A - Method for forming ball bumps on printed wiring board - Google Patents

Method for forming ball bumps on printed wiring board

Info

Publication number
JPH07326853A
JPH07326853A JP6139670A JP13967094A JPH07326853A JP H07326853 A JPH07326853 A JP H07326853A JP 6139670 A JP6139670 A JP 6139670A JP 13967094 A JP13967094 A JP 13967094A JP H07326853 A JPH07326853 A JP H07326853A
Authority
JP
Japan
Prior art keywords
solder
hole
wiring board
printed wiring
dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6139670A
Other languages
Japanese (ja)
Inventor
Tomoiku Nakagawa
智郁 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP6139670A priority Critical patent/JPH07326853A/en
Publication of JPH07326853A publication Critical patent/JPH07326853A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 プリント配線板のボールバンプを、高価なは
んだボールを用いることなく、また比較的簡単な設備で
形成する。 【構成】 プリント配線板のパッドに重なるダム孔を有
するソルダーレジスト層を形成し、その上にこのダム孔
より大径のはんだめっき孔を有するドライフィルムレジ
スト層を形成し、これらダム孔およびはんだめっき孔を
介してパッドに厚付けはんだめっきを施し、ドライフィ
ルムレジストのみを剥離してからリフローすることによ
りはんだのボールバンプを形成する。
(57) [Summary] [Purpose] To form ball bumps of a printed wiring board with relatively simple equipment without using expensive solder balls. [Structure] A solder resist layer having a dam hole overlapping a pad of a printed wiring board is formed, and a dry film resist layer having a solder plating hole having a diameter larger than the dam hole is formed thereon, and the dam hole and the solder plating are formed. Thick solder plating is applied to the pad through the hole, and only the dry film resist is peeled off and then reflowed to form a solder ball bump.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ICなどのパッケージ
(サブキャリヤ等ともいう)をプリント配線板(ドータ
ボード等)に接続したり、比較的小さい配線板(ドータ
ーボードなど)をプリント基板(マザーボードなど)に
接続するために、パッケージや比較的小さいプリント配
線板にボールバンプを形成する方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention connects a package such as an IC (also referred to as a subcarrier) to a printed wiring board (daughter board) or a relatively small wiring board (daughter board) to a printed circuit board (motherboard). Etc.) for forming ball bumps on a package or a relatively small printed wiring board.

【0002】[0002]

【従来の技術】ICなどでは実装密度の高密度化に伴
い、パッケージの四方にピン(リード)が設けられたフ
ラットパッケージ(QFP)の普及が進んでいる。現在
このQFP構造の部品では、0.3mmのリードピッチ
のものが実用化されているが、リードピッチをさらに狭
くして高密度化を一層推進させることが考えられる。
2. Description of the Related Art In ICs and the like, a flat package (QFP) in which pins (leads) are provided on four sides of the package has become widespread as the packaging density has increased. At present, a component having a lead pitch of 0.3 mm has been put into practical use as a component having this QFP structure, but it is conceivable to further reduce the lead pitch to further promote high density.

【0003】しかしリードピッチが狭くなるにつれてパ
ッケージ側のリードと基板側パッドとの位置ずれやはん
だブリッジ等によるはんだ付け不良の問題が増える。そ
こで部品接続端子としてリードを用いずにボールバンプ
を用いる方法(Ball Grid Array :略してBGAと呼ば
れる)が提案されている。
However, as the lead pitch becomes narrower, the problem of soldering failure due to the positional deviation between the package side lead and the substrate side pad and the solder bridge increases. Therefore, a method (Ball Grid Array: abbreviated as BGA) of using ball bumps without using leads as component connecting terminals has been proposed.

【0004】図3はこのBGA構造の寸法例を示す平面
図、図4は代表的な構造例を示す断面図、図5は従来の
ボールバンプ形成方法の説明図である。図4において符
合10はサブキャリヤとなるプリント配線板である。1
2は導通用バイヤ(VIA)ホール、14はパッド16
を含む回路パターンである。18は配線板10のチップ
実装面(図4では上面)に塗布されたレジスト、20は
バンプ形成面(下面)に形成されたソルダレジストであ
る。このソルダレジスト20にはボールバンプ22を形
成する位置に対応するダム孔24が形成されている(図
5参照)。
FIG. 3 is a plan view showing an example of dimensions of this BGA structure, FIG. 4 is a sectional view showing a typical structure example, and FIG. 5 is an explanatory view of a conventional ball bump forming method. In FIG. 4, reference numeral 10 is a printed wiring board that serves as a subcarrier. 1
2 is a via hole for conduction (VIA), 14 is a pad 16
It is a circuit pattern including. Reference numeral 18 is a resist applied to the chip mounting surface (upper surface in FIG. 4) of the wiring board 10, and 20 is a solder resist formed on the bump formation surface (lower surface). Dam holes 24 corresponding to the positions where the ball bumps 22 are to be formed are formed in the solder resist 20 (see FIG. 5).

【0005】基板10のチップ実装面には、図4に示す
ようにICチップ26が固定され、このチップ26の電
極28がボンディングワイヤ30により所定のパッド1
6に接続されている。32はチップ26を気密に覆うキ
ャップである。
An IC chip 26 is fixed to the chip mounting surface of the substrate 10 as shown in FIG. 4, and an electrode 28 of the chip 26 is bonded to a predetermined pad 1 by a bonding wire 30.
Connected to 6. Reference numeral 32 is a cap that hermetically covers the chip 26.

【0006】ここに従来はボールバンプ22を図5に示
すようにはんだボール34を用いて形成していた。すな
わち配線板20のバンプ形成面を覆うソルダーレジスト
18にダム孔24を形成し、このダム孔24にはんだボ
ール34を1個入れてからヒータで加熱し、リフローし
て図5(B)に示すようなボールバンプ22を形成する
ものである。
Heretofore, the ball bump 22 has heretofore been formed by using a solder ball 34 as shown in FIG. That is, a dam hole 24 is formed in the solder resist 18 that covers the bump formation surface of the wiring board 20, one solder ball 34 is put in the dam hole 24, and the solder ball 34 is heated by a heater and reflowed, as shown in FIG. Such a ball bump 22 is formed.

【0007】ソルダーレジスト18は例えば印刷法によ
ってダム孔24以外の部分を全て覆うように塗布され
る。そして熱硬化、紫外線硬化などソルダレジストの種
類に応じた方法で硬化される。このようにしてダム孔2
4だけが所定寸法に空いた状態でソルダレジスト18で
覆われる(図5の(B)参照)。
The solder resist 18 is applied by, for example, a printing method so as to cover all portions except the dam hole 24. Then, it is cured by a method suitable for the type of solder resist, such as heat curing or ultraviolet curing. In this way dam hole 2
Only 4 is covered with the solder resist 18 in a state where it has a predetermined size (see FIG. 5B).

【0008】ソルダーレジスト18で覆った配線板10
の表面に、ダム孔24の位置だけに孔をあけたマスクを
位置合わせして固定し、各孔にはんだボール34を1個
ずつ供給する。はんだボール34は所定寸法に作られ、
表面の酸化防止などのために所定の表面処理が施されて
いる。
Wiring board 10 covered with solder resist 18
A mask having holes formed only at the positions of the dam holes 24 is aligned and fixed on the surface of the above, and one solder ball 34 is supplied to each hole. The solder balls 34 are made to a predetermined size,
A predetermined surface treatment is applied to prevent surface oxidation.

【0009】加熱しはんだボール34をリフローさせた
時には、溶融はんだの表面張力により図5(B)のよう
にダム孔24から半球状に盛り上がった状態でパッド1
6にはんだ付けされる。ダム孔24の寸法とソルダーレ
ジスト18の厚さとは正確に管理され、またはんだボー
ル34の寸法も正確に管理されているから、ダム孔24
から盛り上がるように凝固したはんだの高さは均一に揃
うことになる。
When the solder balls 34 are reflowed by heating, the pad 1 is raised in a hemispherical shape from the dam hole 24 by the surface tension of the molten solder as shown in FIG. 5B.
6 is soldered. The size of the dam hole 24 and the thickness of the solder resist 18 are accurately controlled, and the size of the ball 34 is also accurately controlled.
The height of the solidified solder so that it swells up becomes uniform.

【0010】ここにボールバンプ22は図3に示すよう
に、例えば直径0.8mm、1.5mmピッチで二次元
に広がるように形成される。従って27mm×27mm
の配線板10に対しては15×15=225個のボール
バンプ22を形成することができる。すなわちボールバ
ンプ22の間隔を従来のQFP構造に比べて広げなが
ら、接続端子数を容易に増やすことができる。
As shown in FIG. 3, the ball bumps 22 are formed so as to spread two-dimensionally at a pitch of 0.8 mm and a pitch of 1.5 mm, for example. Therefore, 27 mm x 27 mm
15 × 15 = 225 ball bumps 22 can be formed on the wiring board 10. That is, it is possible to easily increase the number of connection terminals while widening the distance between the ball bumps 22 as compared with the conventional QFP structure.

【0011】[0011]

【従来の技術の問題点】このように従来の方法で用いる
はんだボール34は、その表面の酸化を防ぐなどのため
に種々の表面処理を施しておく必要があり、高い寸法精
度を有することも必要である。このためはんだボール3
4が高価になる。
2. Description of the Related Art As described above, the solder balls 34 used in the conventional method need to be subjected to various surface treatments in order to prevent their surfaces from being oxidized, and may have high dimensional accuracy. is necessary. Therefore, solder balls 3
4 becomes expensive.

【0012】またこのはんだボール34を各ダム孔24
内に1個ずつ確実に供給するためには、別途特別な設備
が必要になる。例えばダム孔24に対応する孔をあけた
メタルマスクを用意し、これを配線板10の上に高精度
に位置合わせし、さらに各孔に1個ずつのはんだボール
34を供給すると共に、このはんだボール34の供給を
確認するための装置も必要になる。
The solder balls 34 are connected to the dam holes 24.
In order to reliably supply one by one, special equipment is required separately. For example, a metal mask having a hole corresponding to the dam hole 24 is prepared, the metal mask is aligned on the wiring board 10 with high accuracy, and one solder ball 34 is supplied to each hole, and the solder is used. A device for confirming the supply of the balls 34 is also required.

【0013】[0013]

【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、高価なはんだボールを用いる必要がなく、
また設備も比較的簡単にすることができるプリント配線
板のボールバンプ形成方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances and does not require the use of expensive solder balls.
Another object of the present invention is to provide a method for forming ball bumps on a printed wiring board, which can be relatively simple in equipment.

【0014】[0014]

【発明の構成】本発明によればこの目的は、プリント配
線板を他のプリント配線板に接続するためのボールバン
プを形成する方法において、以下の各工程を有すること
を特徴とするプリント配線板のボールバンプ形成方法: a.銅張積層板に導通用バイヤホールを孔あけし銅めっ
きを施す工程; b.前記ボールバンプの形成位置に対応するパッドを含
む回路パターンをエッチングにより形成する工程; c.前記ボールバンプ形成位置に対応するダム孔を有す
るソルダーレジスト層を前記ボールバンプの形成面に形
成する工程; d.両面にドライフィルムレジストを圧着し、前記ダム
孔より大径のはんだめっき孔を前記ダム孔に重ねて形成
する工程; e.厚付けはんだめっき処理により前記ダム孔およびは
んだめっき孔にはんだを供給する工程; f.前記ドライフィルムレジストを剥離する工程; g.加熱してはんだめっきをリフローしボールバンプと
する工程、により達成される。
According to the present invention, the object is to provide a method for forming a ball bump for connecting a printed wiring board to another printed wiring board, including the following steps. Ball bump forming method of: a. A step of forming a via hole for conduction in a copper-clad laminate and performing copper plating; b. Forming a circuit pattern including a pad corresponding to the position where the ball bump is formed by etching; c. Forming a solder resist layer having a dam hole corresponding to the position where the ball bump is formed on the surface where the ball bump is formed; d. A step of crimping a dry film resist on both sides to form a solder-plated hole having a diameter larger than that of the dam hole so as to overlap the dam hole; e. Supplying solder to the dam hole and the solder plating hole by a thick solder plating process; f. Peeling the dry film resist; g. The step of heating to reflow the solder plating to form a ball bump is achieved.

【0015】ここにボールバンプを形成するプリント配
線板は、ICなどのパッケージとなるプリント配線板
(サブキャリヤ等)だけでなく他の比較的小さいプリン
ト配線板(ドーターボード等)であってもよい。プリン
ト配線板は銅張積層板に回路パターンを形成したものに
限られず、セラミック基板に回路パターンを形成したも
のであってもよい。
The printed wiring board on which the ball bumps are formed is not limited to a printed wiring board (subcarrier or the like) which becomes a package of IC or the like, and may be another relatively small printed wiring board (daughter board or the like). . The printed wiring board is not limited to one having a circuit pattern formed on a copper clad laminate, but may be one having a circuit pattern formed on a ceramic substrate.

【0016】[0016]

【実施例】図1は本発明の一実施例であるICパッケー
ジ用のプリント配線板(サブキャリヤ)にボールバンプ
を形成する際の工程説明図、図2は処理工程の流れ図で
ある。図1の(A)において、符号50は両面銅張積層
板であり、樹脂製の絶縁基板52の両面に銅箔54、5
4を接着したものである(図2のステップ100)。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an explanatory view of a process for forming a ball bump on a printed wiring board (subcarrier) for an IC package which is an embodiment of the present invention, and FIG. 2 is a flow chart of a processing process. In FIG. 1A, reference numeral 50 is a double-sided copper-clad laminate, and copper foils 54, 5 are provided on both surfaces of an insulating substrate 52 made of resin.
4 are bonded (step 100 in FIG. 2).

【0017】この銅張積層板50には、直径約0.2m
mの多数の導通用バイヤホール56がドリルによって機
械加工され(ステップ102)、さらに銅めっき層58
が形成される(ステップ104)。この銅めっき層58
は、バイヤホール56の内面に導電性を付与するための
ものであり、無電解金属めっきによりバイヤホール56
の孔の内面に導電性を付与した後、さらに電解銅めっき
処理を行うことにより形成される。
The copper clad laminate 50 has a diameter of about 0.2 m.
A large number of m conductive via holes 56 are machined by a drill (step 102), and a copper plating layer 58 is further formed.
Are formed (step 104). This copper plating layer 58
Is for imparting conductivity to the inner surface of the via hole 56, and is formed by electroless metal plating.
After imparting conductivity to the inner surface of the hole, it is formed by further performing electrolytic copper plating treatment.

【0018】この銅めっきを施した銅張積層板50の両
面には、公知のエッチング法により回路パターン60、
60が形成される(図1の(B)、ステップ106)。
例えば印刷法によりレジストを塗布し不要な銅めっき層
58および銅箔54をエッチングにより除去する。フォ
トレジストを銅張積層板50の両面に塗布し、回路パタ
ーンを露光して不要なレジストを除去した後、不要な銅
めっき層58および銅箔54をエッチングにより除去し
てもよい。この回路パターン60の形成により銅張積層
板50はプリント配線板50Aとなる。
A circuit pattern 60 is formed on both surfaces of the copper-clad laminate 50 plated with copper by a known etching method.
60 is formed (FIG. 1B, step 106).
For example, a resist is applied by a printing method and unnecessary copper plating layer 58 and copper foil 54 are removed by etching. The photoresist may be applied to both surfaces of the copper clad laminate 50, the circuit pattern may be exposed to remove unnecessary resist, and then the unnecessary copper plating layer 58 and the copper foil 54 may be removed by etching. By forming this circuit pattern 60, the copper clad laminate 50 becomes a printed wiring board 50A.

【0019】このプリント配線板50Aの一方の面、す
なわちボールバンプ62(図1の(F)参照)を形成す
る予定の面(以下バンプ形成面という)64では、回路
パターン60の一部は、ボールバンプ62が形成される
パッド60Aとなっている。次にバンプ形成面64には
ソルダーレジスト66が塗布される(図1の(C)、ス
テップ108)。このソルダーレジスト66は、エポキ
シを主成分とする加熱硬化型のスクリーン印刷用のもの
が適する。
On one surface of the printed wiring board 50A, that is, a surface (hereinafter referred to as a bump forming surface) 64 on which the ball bumps 62 (see FIG. 1F) are to be formed, a part of the circuit pattern 60 is The pad 60A is formed with the ball bump 62. Next, a solder resist 66 is applied to the bump forming surface 64 (step 108 of FIG. 1C). As the solder resist 66, a heat-curable screen-printing resin containing epoxy as a main component is suitable.

【0020】ソルダーレジスト66にはボールバンプ6
2の形成予定位置に対応するダム孔68が形成される。
すなわちこのダム孔68以外の表面を覆うようにソルダ
ーレジスト66がスクリーン印刷法により一定厚さに供
給されてから、加熱硬化される。この結果バンプ形成面
64は、各パッド60Aにオーバーラップするようにソ
ルダーレジスト66で覆われる。ここに用いるソルダー
レジスト66は後記するドライフィルムレジスト70、
72の除去の工程で脱落しない性質のものであればよ
く、エポキシ系のものに限定されるものではない。
The ball bump 6 is formed on the solder resist 66.
The dam hole 68 corresponding to the planned formation position 2 is formed.
That is, the solder resist 66 is applied by a screen printing method to a constant thickness so as to cover the surface other than the dam hole 68, and then is cured by heating. As a result, the bump forming surface 64 is covered with the solder resist 66 so as to overlap each pad 60A. The solder resist 66 used here is a dry film resist 70 described later,
It is not limited to the epoxy type as long as it does not fall off in the step of removing 72.

【0021】次にこのプリント配線板50Aの両面にド
ライフィルムレジスト70、72を圧着し、ダム孔68
に重なる位置にこのダム孔68より大きい孔すなわちは
んだめっき孔74を形成する(ステップ110)。この
ドライフィルムレジスト70、72は例えば感光性を有
するアクリルを主成分とする樹脂で作られ、マスク用フ
ィルムやマスク用ガラスプレートを重ねて露光し焼付け
した後、現像し、不要なドライフィルムを除去する。そ
の後さらに後露光、加熱処理により必要なはんだ耐熱
性、耐溶剤性などの特性を付与する。
Next, dry film resists 70 and 72 are pressure-bonded to both surfaces of the printed wiring board 50A to form a dam hole 68.
A hole larger than the dam hole 68, that is, a solder plating hole 74 is formed at a position overlapping with (step 110). The dry film resists 70 and 72 are made of, for example, a photosensitive acrylic resin as a main component, and are exposed and baked by stacking a mask film and a mask glass plate, and then developed to remove unnecessary dry films. To do. After that, necessary characteristics such as solder heat resistance and solvent resistance are imparted by post-exposure and heat treatment.

【0022】次にこのプリント配線板50Aには厚付け
はんだめっき76が施される(図1の(D)、ステップ
112)。このはんだめっき76はドライフィルムレジ
スト70、72には析出せず、ダム孔68およびはんだ
めっき孔74に臨むパッド60Aの上に析出する。はん
だめっき浴の組成や温度などの処理条件を厳密に管理す
ることにより、厚付けはんだめっき76の析出量も高精
度に管理することができる。またドライフィルムレジス
ト70の厚さも高精度に管理されているから、はんだめ
っき76の析出量は一層高精度に管理され得る。
Next, the printed wiring board 50A is subjected to thick solder plating 76 ((D) of FIG. 1, step 112). The solder plating 76 does not deposit on the dry film resists 70 and 72, but deposits on the pad 60A facing the dam hole 68 and the solder plating hole 74. By strictly controlling the processing conditions such as the composition and temperature of the solder plating bath, the deposition amount of the thick solder plating 76 can be controlled with high accuracy. Further, since the thickness of the dry film resist 70 is also controlled with high precision, the amount of the solder plating 76 deposited can be controlled with higher precision.

【0023】所定量のはんだめっき76が析出した後、
ドライフィルムレジスト70、72を剥離する(図1の
(E)、ステップ114)。この剥離処理は、前記した
ようにアクリルを主成分とするドライフィルムレジスト
70、72を用いる場合には、2%の苛性ソーダ溶液に
より行うことができる。この結果図1(E)に示すよう
に、ソルダーレジスト66のダム孔68から、はんだめ
っき孔74の大きさで所定厚さにはんだめっき76が突
出する状態になる。
After a predetermined amount of solder plating 76 is deposited,
The dry film resists 70 and 72 are removed ((E) of FIG. 1, step 114). When the dry film resists 70 and 72 containing acrylic as the main component are used as described above, this peeling treatment can be performed with a 2% caustic soda solution. As a result, as shown in FIG. 1E, the solder plating 76 is projected from the dam hole 68 of the solder resist 66 to a predetermined thickness by the size of the solder plating hole 74.

【0024】このプリント配線板50Aは次に加熱装置
(図示せず)内へ水平に保って入れられ、約230℃に
加熱される(図1の(F)、ステップ116)。この加
熱によりはんだめっき76がリフローし、その溶融はん
だの表面張力により球型になる。ここにダム孔68の径
は一定であり、溶融はんだの量も一定であるから、溶融
はんだの大きさおよび高さも一定となる。この結果凝固
した後には一定寸法のはんだのボールバンプ62が形成
される(ステップ118)。
The printed wiring board 50A is then placed horizontally in a heating device (not shown) and heated to about 230 ° C. (FIG. 1 (F), step 116). This heating causes the solder plating 76 to reflow, and becomes a spherical shape due to the surface tension of the molten solder. Since the diameter of the dam hole 68 is constant and the amount of molten solder is also constant, the size and height of the molten solder are also constant. As a result, after solidification, the solder ball bumps 62 having a predetermined size are formed (step 118).

【0025】以上の実施例ではエポキシ系のソルダーレ
ジスト66とアクリル系のドライフィルムレジスト70
とを用いているが、両者の組合せはこれに限定されるも
のではない。すなわちドライフィルムレジスト70、7
2の剥離処理(図2のステップ114)において、ドラ
イフィルムレジスト70、72のみを選択的に剥離で
き、この時下層のソルダーレジスト66が剥離されない
ものであればよい。
In the above embodiment, the epoxy solder resist 66 and the acrylic dry film resist 70 are used.
However, the combination of both is not limited to this. That is, the dry film resist 70, 7
In the second stripping process (step 114 in FIG. 2), only the dry film resists 70 and 72 can be selectively stripped, and the lower layer solder resist 66 is not stripped at this time.

【0026】ボールバンプ62を形成するプリント配線
板は、前記実施例のようにICのパッケージの基板とな
るプリント配線板(サブキャリヤ)であってもよいが、
他の比較的小さいプリント配線板(ドーターボード)を
他の大きいプリント配線板(マザーボード)に接続する
場合には小さいプリント配線板(ドーターボード)であ
ってもよい。またボールバンプを形成するプリント配線
板は、樹脂絶縁基板を用いるものに限られず、セラミッ
ク基板を用いるものであってもよい。
The printed wiring board on which the ball bumps 62 are formed may be a printed wiring board (subcarrier) which is a substrate of an IC package as in the above-mentioned embodiment.
When connecting another relatively small printed wiring board (daughter board) to another large printed wiring board (motherboard), a small printed wiring board (daughter board) may be used. The printed wiring board on which the ball bumps are formed is not limited to the one using a resin insulating substrate, and may be one using a ceramic substrate.

【0027】[0027]

【発明の効果】請求項1の発明は以上のように、プリン
ト配線板のパッドに重なるダム孔を有するソルダーレジ
スト層を形成し、その上にこのダム孔より大径のはんだ
めっき孔を有するドライフィルムレジスト層を形成し、
これらダム孔およびはんだめっき孔を介してパッドに厚
付けはんだめっきを施し、ドライフィルムレジストのみ
を剥離してからリフローすることによりはんだのボール
バンプを形成する。
As described above, the invention of claim 1 forms a solder resist layer having a dam hole overlapping a pad of a printed wiring board, and a dry layer having a solder plating hole having a diameter larger than the dam hole is formed on the solder resist layer. Forming a film resist layer,
Thick solder plating is applied to the pad through the dam hole and the solder plating hole, and only the dry film resist is peeled off and then reflowed to form a solder ball bump.

【0028】ドライフィルムレジストの厚さは精密に管
理でき、はんだめっき孔およびダム孔の寸法も精密に管
理でき、さらに厚付けはんだめっきの厚さはめっき条件
を管理することにより極めて高精度に管理できる。従っ
て各はんだめっき孔およびダム孔に供給されるはんだめ
っきの容量も高精度に管理され、多数のボールバンプの
寸法を均一に揃えることができる。またこの方法に用い
る各処理は通常のプリント配線板の製造工程で用いるも
のを利用することができるから、特殊な装置を用意する
必要もなく、設備が比較的簡単になる。
The thickness of the dry film resist can be precisely controlled, the dimensions of the solder plating hole and the dam hole can also be precisely controlled, and the thickness of the thick solder plating can be controlled extremely accurately by controlling the plating conditions. it can. Therefore, the capacity of the solder plating supplied to each solder plating hole and dam hole is also managed with high accuracy, and the dimensions of many ball bumps can be made uniform. In addition, since each process used in this method can be the one used in the normal manufacturing process of a printed wiring board, there is no need to prepare a special device, and the equipment is relatively simple.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の工程説明図FIG. 1 is a process explanatory view of an embodiment of the present invention.

【図2】処理工程の流れ図[Fig. 2] Flow chart of processing steps

【図3】BGA構造の寸法例を示す図FIG. 3 is a diagram showing an example of dimensions of a BGA structure.

【図4】BGAの代表的構造例を示す図FIG. 4 is a diagram showing an example of a typical structure of BGA.

【図5】従来のボールバンプ形成方法の説明図FIG. 5 is an explanatory view of a conventional ball bump forming method.

【符号の説明】[Explanation of symbols]

50 銅張積層板 50A プリント配線板 56 バイヤホール 60 回路パターン 60A パッド 62 ボールバンプ 66 ソルダーレジスト 68 ダム孔 70、72 ドライフィルムレジスト 74 はんだめっき孔 76 厚付けはんだめっき 50 Copper-clad laminate 50A Printed wiring board 56 Bayer hole 60 Circuit pattern 60A Pad 62 Ball bump 66 Solder resist 68 Dam hole 70, 72 Dry film resist 74 Solder plating hole 76 Thick solder plating

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 プリント配線板を他のプリント配線板に
接続するためのボールバンプを形成する方法において、
以下の各工程を有することを特徴とするプリント配線板
のボールバンプ形成方法: a.銅張積層板に導通用バイヤホールを孔あけし銅めっ
きを施す工程; b.前記ボールバンプの形成位置に対応するパッドを含
む回路パターンをエッチングにより形成する工程; c.前記ボールバンプ形成位置に対応するダム孔を有す
るソルダーレジスト層を前記ボールバンプの形成面に形
成する工程; d.両面にドライフィルムレジストを圧着し、前記ダム
孔より大径のはんだめっき孔を前記ダム孔に重ねて形成
する工程; e.厚付けはんだめっき処理により前記ダム孔およびは
んだめっき孔にはんだを供給する工程; f.前記ドライフィルムレジストを剥離する工程; g.加熱してはんだめっきをリフローしボールバンプと
する工程。
1. A method for forming a ball bump for connecting a printed wiring board to another printed wiring board, comprising:
A method for forming ball bumps on a printed wiring board, which comprises the following steps: a. A step of forming a via hole for conduction in a copper-clad laminate and performing copper plating; b. Forming a circuit pattern including a pad corresponding to the position where the ball bump is formed by etching; c. Forming a solder resist layer having a dam hole corresponding to the position where the ball bump is formed on the surface where the ball bump is formed; d. A step of crimping a dry film resist on both sides to form a solder-plated hole having a diameter larger than that of the dam hole so as to overlap the dam hole; e. Supplying solder to the dam hole and the solder plating hole by a thick solder plating process; f. Peeling the dry film resist; g. The process of heating and reflowing the solder plating to form ball bumps.
JP6139670A 1994-05-31 1994-05-31 Method for forming ball bumps on printed wiring board Pending JPH07326853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6139670A JPH07326853A (en) 1994-05-31 1994-05-31 Method for forming ball bumps on printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6139670A JPH07326853A (en) 1994-05-31 1994-05-31 Method for forming ball bumps on printed wiring board

Publications (1)

Publication Number Publication Date
JPH07326853A true JPH07326853A (en) 1995-12-12

Family

ID=15250692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6139670A Pending JPH07326853A (en) 1994-05-31 1994-05-31 Method for forming ball bumps on printed wiring board

Country Status (1)

Country Link
JP (1) JPH07326853A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688708B1 (en) * 2006-01-23 2007-03-02 삼성전기주식회사 Manufacturing method of printed circuit board
KR100841777B1 (en) * 2007-05-31 2008-06-27 주식회사 코리아써키트 Solder Bump Manufacturing Process
EP1952935A1 (en) * 2007-02-01 2008-08-06 Harima Chemicals, Inc. Solder paste composition and solder precoating method
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
CN101234455B (en) 2007-01-30 2012-03-28 播磨化成株式会社 Soldering tin paste composition and soldering-tin precoating method
KR101143358B1 (en) * 2010-10-21 2012-05-09 아페리오(주) Method for manufacturing a flip-chip solder-on-pad
CN114613741A (en) * 2022-03-02 2022-06-10 业成科技(成都)有限公司 Conductive structure and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688708B1 (en) * 2006-01-23 2007-03-02 삼성전기주식회사 Manufacturing method of printed circuit board
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
CN101234455B (en) 2007-01-30 2012-03-28 播磨化成株式会社 Soldering tin paste composition and soldering-tin precoating method
EP1952935A1 (en) * 2007-02-01 2008-08-06 Harima Chemicals, Inc. Solder paste composition and solder precoating method
KR100841777B1 (en) * 2007-05-31 2008-06-27 주식회사 코리아써키트 Solder Bump Manufacturing Process
KR101143358B1 (en) * 2010-10-21 2012-05-09 아페리오(주) Method for manufacturing a flip-chip solder-on-pad
CN114613741A (en) * 2022-03-02 2022-06-10 业成科技(成都)有限公司 Conductive structure and manufacturing method thereof
CN114613741B (en) * 2022-03-02 2023-05-12 业成科技(成都)有限公司 Conductive structure and manufacturing method thereof
TWI810843B (en) * 2022-03-02 2023-08-01 大陸商業成科技(成都)有限公司 Conductive structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US20110139499A1 (en) Printed circuit board and manufacturing method of the same
EP2927950B1 (en) Wiring board
US20140097007A1 (en) Wiring substrate and method for producing the same
WO2007129545A1 (en) Circuit wiring board incorporating heat resistant substrate
TW201503771A (en) Wiring substrate
US8464423B2 (en) Method of manufacturing a printed circuit board having metal bumps
US20080185711A1 (en) Semiconductor package substrate
CN103794515A (en) Chip packaging substrate, chip packaging structure, and method for manufacturing same
JP2007165810A (en) Multilayer printed wiring board and manufacturing method thereof
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
JPH07326853A (en) Method for forming ball bumps on printed wiring board
JP2001007248A (en) Package substrate
JP3918803B2 (en) Semiconductor device substrate and manufacturing method thereof
CN1326432C (en) High-density circuit board without pad design and manufacturing method thereof
JP2001077518A (en) Electronic component mounting printed circuit board and electronic component removal method
KR101109240B1 (en) Manufacturing Method of Semiconductor Package Substrate
JP2000315706A (en) Circuit board manufacturing method and circuit board
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP4090151B2 (en) Package substrate
JP2002151622A (en) Semiconductor circuit component and method of manufacturing the same
JP2666784B2 (en) Printed wiring board and method of manufacturing the same
JP2001085558A (en) Semiconductor device and mounting method thereof
JP3077182B2 (en) Manufacturing method of printed wiring board
JP2013197416A (en) Manufacturing method of semiconductor package, and semiconductor package