JPH0733028U - 遅延器 - Google Patents

Abstract

(57)【要約】 【目的】 部品数を少なくして小型化等を図る。 【構成】 入力信号を一定時間遅延する遅延線１１と、
入力信号が出力制御のゲート信号として供給され，この
ゲート信号の前縁エッジから後縁エッジまでの有効期間
の遅延線１１の出力信号を切出す出力ゲート機能付きの
出力調整用バッファ１２とを備える。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、コンピュータ機器のアドレス制御信号等の２値変化する信号の遅延 加工に用いられる遅延線構成の遅延器に関する。

【０００２】

【従来の技術】

従来、この種遅延線構成の遅延器はローレベルアクティブで入力信号を遅延加 工する場合、図３に示すように構成される。 そして、例えばアドレスデコーダから信号入力端子１にアドレス制御信号とし て図４の２値変化する入力信号Ａが供給されると、この信号Ａは集積回路２の入 力端子２ｉ及び出力用のオアゲート３に与えられる。

【０００３】 さらに、入力端子２ｉの信号Ａは遅延線４により一定時間Ｔｄ遅延された後、 出力調整用バッファ５によりレベル，インピーダンス整合等を目的として増幅さ れ、集積回路２の出力端子２ｏから出力される。 この出力端子２ｏの信号Ｂはプルアップ用の抵抗６を介してオアゲート３に供 給され、このとき、図４に示すように信号Ｂは全体が元の信号Ａから一定時間Ｔ ｄ遅れる。

【０００４】 そして、オアゲート３により信号Ａ，Ｂの論理和が演算され、この演算により 図４の出力信号Ｃが形成され、この信号Ｃが信号出力端子７から出力される。 この出力信号Ｃは前縁エッジ（立下りエッジ）が信号Ａの前縁エッジから一 定時間Ｔｄ遅れ、後縁エッジ（立上りエッジ）が信号Ａの後縁エッジに一致す る。

【０００５】 なお、図３の８はプルアップ用の正電源端子である。 また、信号Ａ，Ｂ，Ｃの関係はつぎの表１の真理値表で示される。

【０００６】 ［表１］ したがって、入力信号Ａは図３の遅延器を通ることにより、その前縁エッジ のみが一定時間Ｔｄ遅延され、ローレベルが所望の有効期間Ｔｗの幅に整形加工 される。 なお、ハイレベルアクティブの場合は図３のオアゲート３をアンドゲートに置 換した遅延器が用いられる。

【０００７】

【考案が解決しようとする課題】

前記従来の遅延器の場合、遅延線４，バッファ５だけでなくオアゲート３又は アンドゲートも必要になり、部品数が多くなって小型化が図れず、プリント基板 等の取付けスペースを小さくすることが困難になるだけでなく、部品管理や製造 作業が煩雑化して低価格化等が図れない問題点もある。 本考案は、部品数を少なくして小型化等を図ることを目的とする。

【０００８】

【課題を解決するための手段】

前記の目的を達成するために、本考案の遅延器においては、２値変化する入力 信号を一定時間遅延する遅延線と、入力信号が出力制御のゲート信号として供給 され，このゲート信号の前縁エッジから後縁エッジまでの有効期間の遅延線の出 力信号を切出す出力ゲート機能付きの出力調整用バッファとを備える。

【０００９】

【作用】

前記のように構成された本考案の遅延器の場合、遅延線と出力調整用バッファ とにより形成され、部品数が従来より少なくなる。 そして、入力信号は遅延線により全体が一定時間遅延された後、出力調整用バ ッファによりその前縁エッジから元の後縁エッジまでの有効期間の部分のみが切 出され、従来の出力信号と同様、入力信号の前縁のみを一定時間遅延した信号が 得られる。

【００１０】

【実施例】 １実施例について、図１及び図２を参照して説明する。 図１は図３と同様にローアクティブの場合の構成を示し、信号入力端子９に図 ３の信号Ａと同様の図２の入力信号Ｄが供給されると、この信号Ｄは集積回路１ ０の入力端子１０ｉ，ゲート端子１０ｇに与えられる。

【００１１】 そして、入力端子１０ｉの信号Ｄは遅延線１１により全体が一定時間Ｔｄ遅延 された後、出力ゲート機能付きの出力調整用バッファ１２に供給される。 さらに、このバッファ１２はゲート端子１０ｇに与えられた信号Ｄを出力制御 のゲート信号として動作し、ゲート信号がローレベルになる信号Ｄの前縁エッジ から後縁エッジまでの有効期間Ｔｗのみ出力オン状態になる。

【００１２】 この結果、遅延線１１の出力信号から信号Ｄの有効期間Ｔｗの部分のみが切出 される。 そして、バッファ１２の出力信号Ｅがプルアップ用の抵抗１３を介して信号出 力端子１４に供給され、このとき、出力信号Ｅは図２に示すように図３の信号Ｃ と同じになる。

【００１３】 なお、図１の１５はプルアップ用の正電源端子である。 したがって、図３のオアゲート３を省いて形成することができ、部品数が減少 する。

【００１４】 そして、実施例の場合は遅延線１１，バッファ１２を１個の集積回路１０によ り形成したため、一層部品数が減少する利点もある。 また、ハイレベルアクティブの場合はバッファ１２をゲート信号のハイレベル で出力有効状態にすればよい。

【００１５】

【考案の効果】

本考案は、以上説明したように構成されているため、以下に記載する効果を奏 する。 入力信号Ｄは遅延線１１により全体が一定時間遅延された後、出力調整用バッ ファ１２によりその前縁エッジから元の後縁エッジまでの有効期間の部分のみが 切出され、従来の出力信号と同様の入力信号Ｄの前縁のみを一定時間遅延した信 号Ｅが得られる。 そして、遅延線１１と出力調整用バッファ１２とにより形成され、部品数が従 来より少なくなり、小型化が図れ、プリント基板等の取付けスペースを小さくす ることができるとともに、部品管理や製造作業が簡素化して低価格化が図れる。

【表１】

【図面の簡単な説明】

【図１】本考案の遅延器の１実施例の結線図である。

【図２】図１の動作説明用のタイミングチャートであ
る。

【図３】従来例の結線図である。

【図４】図３の動作説明用のタイミングチャートであ
る。

【符号の説明】

１１ 遅延線 １２ 出力調整用バッファ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ２値変化する入力信号の前縁エッジを一
   定時間遅延した信号を出力する遅延線構成の遅延器にお
   いて、 前記入力信号を一定時間遅延する遅延線と、 前記入力信号が出力制御のゲート信号として供給され，
   該ゲート信号の前縁エッジから後縁エッジまでの有効期
   間の前記遅延線の出力信号を切出す出力ゲート機能付き
   の出力調整用バッファとにより形成された遅延器。