JPH07333655A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JPH07333655A JPH07333655A JP15271194A JP15271194A JPH07333655A JP H07333655 A JPH07333655 A JP H07333655A JP 15271194 A JP15271194 A JP 15271194A JP 15271194 A JP15271194 A JP 15271194A JP H07333655 A JPH07333655 A JP H07333655A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light
- display device
- thin film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス型表示装置に集積形成
されるスイッチング用薄膜トランジスタの遮光性を改善
する。 【構成】 アクティブマトリクス型表示装置は駆動基板
と対向基板と両者の間に保持された電気光学物質とを備
えたパネル構造を有する。駆動基板には画素電極1と薄
膜トランジスタTFTが集積形成されている。TFT
は、チャネル領域とその一端側に位置するソース領域S
と、その他端側に位置し且つ画素電極1に接続するドレ
イン領域Dと、金属膜からなりソース領域Sに接続する
配線電極と、チャネル領域に重なるゲート電極とを備え
ている。さらに配線電極と同層の金属膜からなる遮光パ
タン2が形成されており、チャネル領域とソース領域S
の接合部及びチャネル領域とドレイン領域Dの接合部の
少なくとも一方を被覆する。加えてブラックマスク3が
形成されており、画素電極1に整合する開口部4とTF
Tを外光から遮閉する遮閉部5とを有している。個々の
TFTはソース領域S及びドレイン領域Dが周囲の開口
部4から最も遠く離間する様に最適配置されている。
されるスイッチング用薄膜トランジスタの遮光性を改善
する。 【構成】 アクティブマトリクス型表示装置は駆動基板
と対向基板と両者の間に保持された電気光学物質とを備
えたパネル構造を有する。駆動基板には画素電極1と薄
膜トランジスタTFTが集積形成されている。TFT
は、チャネル領域とその一端側に位置するソース領域S
と、その他端側に位置し且つ画素電極1に接続するドレ
イン領域Dと、金属膜からなりソース領域Sに接続する
配線電極と、チャネル領域に重なるゲート電極とを備え
ている。さらに配線電極と同層の金属膜からなる遮光パ
タン2が形成されており、チャネル領域とソース領域S
の接合部及びチャネル領域とドレイン領域Dの接合部の
少なくとも一方を被覆する。加えてブラックマスク3が
形成されており、画素電極1に整合する開口部4とTF
Tを外光から遮閉する遮閉部5とを有している。個々の
TFTはソース領域S及びドレイン領域Dが周囲の開口
部4から最も遠く離間する様に最適配置されている。
Description
【0001】
【産業上の利用分野】本発明はアクティブマトリクス型
の表示装置に関する。より詳しくは、表示装置の駆動基
板に集積形成されたスイッチング用薄膜トランジスタの
遮光構造に関する。
の表示装置に関する。より詳しくは、表示装置の駆動基
板に集積形成されたスイッチング用薄膜トランジスタの
遮光構造に関する。
【0002】
【従来の技術】アクティブマトリクス型の表示装置はそ
の応用範囲が拡大されており、例えば投射型のプロジェ
クタに応用されている。図11を参照してプロジェクタ
用表示装置の構造を簡潔に説明する。この表示装置は入
射側の透明対向板101と、出射側の透明駆動板102
と、両基板の間に保持された液晶等の電気光学物質10
3とからなるパネル構造を有する。駆動基板102の内
表面には透明な画素電極104とスイッチング用の薄膜
トランジスタTFTとが集積的に形成されている。TF
Tのドレイン領域Dには前述した画素電極104が接続
され、ソース領域Sには配線電極105が接続してい
る。一方対向基板101の内表面にはブラックマスク1
06が形成されており、開口部107と遮閉部108と
を有する。開口部107は駆動基板102側の画素電極
104に整合する一方、遮閉部108はTFTを入射光
から遮閉している。ブラックマスク106の上には絶縁
膜109を介して透明な対向電極110が形成されてい
る。
の応用範囲が拡大されており、例えば投射型のプロジェ
クタに応用されている。図11を参照してプロジェクタ
用表示装置の構造を簡潔に説明する。この表示装置は入
射側の透明対向板101と、出射側の透明駆動板102
と、両基板の間に保持された液晶等の電気光学物質10
3とからなるパネル構造を有する。駆動基板102の内
表面には透明な画素電極104とスイッチング用の薄膜
トランジスタTFTとが集積的に形成されている。TF
Tのドレイン領域Dには前述した画素電極104が接続
され、ソース領域Sには配線電極105が接続してい
る。一方対向基板101の内表面にはブラックマスク1
06が形成されており、開口部107と遮閉部108と
を有する。開口部107は駆動基板102側の画素電極
104に整合する一方、遮閉部108はTFTを入射光
から遮閉している。ブラックマスク106の上には絶縁
膜109を介して透明な対向電極110が形成されてい
る。
【0003】
【発明が解決しようとする課題】投射型プロジェクタで
は十分に輝度の高い投影画像を得る為、光源は例えば百
万LUX 程度の光量を放射する。ここで表示装置がスイッ
チング素子としてTFTを使用している場合、強度の極
めて高い入射光により光リーク電流が発生し、クロスト
ークやコントラストの低下が生じるという課題がある。
TFTは光に対して敏感な多結晶シリコン等の半導体薄
膜111を素子領域として用いている。従来の表示装置
ではTFTを遮閉する為、入射側に位置する対向基板1
01の内表面にブラックマスク106を設けている。し
かしながら、開口部107の端部近傍を斜めに通過する
入射光112aは半導体薄膜111を直接照射する惧れ
がある。例えば斜め入射光112aが半導体薄膜111
のドレイン領域D端部を照射した場合には光励起による
キャリアが発生し、TFTの光リークが起り画像品位に
悪影響を及ぼす。又、入射光の中には直接的ばかりでな
く間接的に半導体薄膜111を照射する光束も含まれ
る。例えば開口部107の中央部を通過した入射光11
2bは駆動基板102の内表面や外表面及び対向基板1
01の内表面で反射を繰り返し、間接的に半導体薄膜1
11を照射する可能性がある。この場合にもドレイン領
域近傍で光励起によるキャリアが発生しTFTの光リー
クが起り画像品位に悪影響を及ぼす。
は十分に輝度の高い投影画像を得る為、光源は例えば百
万LUX 程度の光量を放射する。ここで表示装置がスイッ
チング素子としてTFTを使用している場合、強度の極
めて高い入射光により光リーク電流が発生し、クロスト
ークやコントラストの低下が生じるという課題がある。
TFTは光に対して敏感な多結晶シリコン等の半導体薄
膜111を素子領域として用いている。従来の表示装置
ではTFTを遮閉する為、入射側に位置する対向基板1
01の内表面にブラックマスク106を設けている。し
かしながら、開口部107の端部近傍を斜めに通過する
入射光112aは半導体薄膜111を直接照射する惧れ
がある。例えば斜め入射光112aが半導体薄膜111
のドレイン領域D端部を照射した場合には光励起による
キャリアが発生し、TFTの光リークが起り画像品位に
悪影響を及ぼす。又、入射光の中には直接的ばかりでな
く間接的に半導体薄膜111を照射する光束も含まれ
る。例えば開口部107の中央部を通過した入射光11
2bは駆動基板102の内表面や外表面及び対向基板1
01の内表面で反射を繰り返し、間接的に半導体薄膜1
11を照射する可能性がある。この場合にもドレイン領
域近傍で光励起によるキャリアが発生しTFTの光リー
クが起り画像品位に悪影響を及ぼす。
【0004】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はアクティブマトリクス型表示装置の
スイッチング用薄膜トランジスタに直接的もしくは間接
的に入射する外光を効率的に除去する遮光構造を提供す
る事を目的とする。かかる目的を達成する為に以下の二
通りの手段を講じた。第一の手段によれば、本発明にか
かるアクティブマトリクス型表示装置は基本的な構成と
して駆動基板と対向基板と両者の間に保持された電気光
学物質とを備えたパネル構造を有する。駆動基板には画
素電極とスイッチング用の薄膜トランジスタが集積形成
されている一方、対向基板には透明な対向電極が形成さ
れている。前記薄膜トランジスタは、チャネル領域と、
その一端側に位置するソース領域と、その他端側に位置
し且つ画素電極に接続するドレイン領域と、金属膜から
なり該ソース領域に接続する配線電極と、該チャネル領
域に重なるゲート電極とを備えている。特徴事項とし
て、該配線電極と同層の金属膜からなる遮光パタンが形
成されており、チャネル領域とソース領域の接合部及び
チャネル領域とドレイン領域の接合部の少なくとも一方
を被覆する。好ましくは、前記遮光パタンはチャネル領
域とソース領域の接合部及びチャネル領域とドレイン領
域の接合部の両方を被覆する。場合によっては、前記遮
光パタンは該接合部に隣接するチャネル領域に及んで被
覆を行なっても良い。
題に鑑み、本発明はアクティブマトリクス型表示装置の
スイッチング用薄膜トランジスタに直接的もしくは間接
的に入射する外光を効率的に除去する遮光構造を提供す
る事を目的とする。かかる目的を達成する為に以下の二
通りの手段を講じた。第一の手段によれば、本発明にか
かるアクティブマトリクス型表示装置は基本的な構成と
して駆動基板と対向基板と両者の間に保持された電気光
学物質とを備えたパネル構造を有する。駆動基板には画
素電極とスイッチング用の薄膜トランジスタが集積形成
されている一方、対向基板には透明な対向電極が形成さ
れている。前記薄膜トランジスタは、チャネル領域と、
その一端側に位置するソース領域と、その他端側に位置
し且つ画素電極に接続するドレイン領域と、金属膜から
なり該ソース領域に接続する配線電極と、該チャネル領
域に重なるゲート電極とを備えている。特徴事項とし
て、該配線電極と同層の金属膜からなる遮光パタンが形
成されており、チャネル領域とソース領域の接合部及び
チャネル領域とドレイン領域の接合部の少なくとも一方
を被覆する。好ましくは、前記遮光パタンはチャネル領
域とソース領域の接合部及びチャネル領域とドレイン領
域の接合部の両方を被覆する。場合によっては、前記遮
光パタンは該接合部に隣接するチャネル領域に及んで被
覆を行なっても良い。
【0005】一態様によれば、前記薄膜トランジスタは
LDD構造を有しており該接合部にはソース領域及びド
レイン領域より不純物濃度の低いLDD領域が介在して
いる。この場合、前記遮光パタンは該LDD領域を被覆
する事になる。他の態様によれば、前記薄膜トランジス
タはマルチゲート構造を有しており直列配置した複数の
チャネル領域及び対応する複数のゲート電極を備えてい
る。この場合、前記遮光パタンは少なくとも一個のチャ
ネル領域に属する接合部を被覆する。
LDD構造を有しており該接合部にはソース領域及びド
レイン領域より不純物濃度の低いLDD領域が介在して
いる。この場合、前記遮光パタンは該LDD領域を被覆
する事になる。他の態様によれば、前記薄膜トランジス
タはマルチゲート構造を有しており直列配置した複数の
チャネル領域及び対応する複数のゲート電極を備えてい
る。この場合、前記遮光パタンは少なくとも一個のチャ
ネル領域に属する接合部を被覆する。
【0006】第二の手段によれば、本発明にかかるアク
ティブマトリクス型表示装置は基本的な構成として、駆
動基板と対向基板と両者の間に保持された電気光学物質
とを備えたパネル構造を有する。駆動基板にはマトリク
ス状の画素電極と、個々の画素電極に接続するドレイン
領域及び信号入力側となるソース領域を備えた薄膜トラ
ンジスタとが集積形成されている。対向基板には透明な
対向電極が形成されている。さらに両基板の片方には画
素電極に整合する開口部と薄膜トランジスタを外光から
遮閉する遮閉部とからなるブラックマスクが形成されて
いる。特徴事項として、個々の薄膜トランジスタは、ソ
ース領域及びドレイン領域が周囲の開口部から最も遠く
離間する様に最適配置されている。一態様では、前記薄
膜トランジスタがLDD構造を有しておりソース領域及
びドレイン領域の一部分に不純物濃度の低いLDD領域
を備えている。この場合、薄膜トランジスタは該LDD
領域を基準にして最適配置される。なお、本発明では前
記電気光学物質は例えば液晶等を用いる事ができる。
ティブマトリクス型表示装置は基本的な構成として、駆
動基板と対向基板と両者の間に保持された電気光学物質
とを備えたパネル構造を有する。駆動基板にはマトリク
ス状の画素電極と、個々の画素電極に接続するドレイン
領域及び信号入力側となるソース領域を備えた薄膜トラ
ンジスタとが集積形成されている。対向基板には透明な
対向電極が形成されている。さらに両基板の片方には画
素電極に整合する開口部と薄膜トランジスタを外光から
遮閉する遮閉部とからなるブラックマスクが形成されて
いる。特徴事項として、個々の薄膜トランジスタは、ソ
ース領域及びドレイン領域が周囲の開口部から最も遠く
離間する様に最適配置されている。一態様では、前記薄
膜トランジスタがLDD構造を有しておりソース領域及
びドレイン領域の一部分に不純物濃度の低いLDD領域
を備えている。この場合、薄膜トランジスタは該LDD
領域を基準にして最適配置される。なお、本発明では前
記電気光学物質は例えば液晶等を用いる事ができる。
【0007】
【作用】本発明の第一手段によれば、配線電極と同層の
金属膜からなる遮光パタンを薄膜トランジスタ上に設け
チャネル領域とソース領域の接合部及びチャネル領域と
ドレイン領域の接合部の少なくとも一方を被覆してい
る。従って、開口部を斜めに進入した入射光が薄膜トラ
ンジスタに到達しても、遮光パタンが介在する為接合部
は光照射を受けない。この為光励起によるキャリアが発
生せず、薄膜トランジスタに光リークが起きない。又、
本発明の第二手段によれば、個々の薄膜トランジスタ
は、ソース領域及びドレイン領域が周囲の開口部から最
も遠く離間する様に最適配置されている。従って、開口
部から進入した入射光がパネル内で反射を繰り返し横方
向に拡散しても、ソース領域及びドレイン領域が開口部
から遠く離間している為到達し得ず光照射を受ける確率
が極端に低くなる。これにより、薄膜トランジスタの間
接照射による光リークを有効に防止する事ができる。
金属膜からなる遮光パタンを薄膜トランジスタ上に設け
チャネル領域とソース領域の接合部及びチャネル領域と
ドレイン領域の接合部の少なくとも一方を被覆してい
る。従って、開口部を斜めに進入した入射光が薄膜トラ
ンジスタに到達しても、遮光パタンが介在する為接合部
は光照射を受けない。この為光励起によるキャリアが発
生せず、薄膜トランジスタに光リークが起きない。又、
本発明の第二手段によれば、個々の薄膜トランジスタ
は、ソース領域及びドレイン領域が周囲の開口部から最
も遠く離間する様に最適配置されている。従って、開口
部から進入した入射光がパネル内で反射を繰り返し横方
向に拡散しても、ソース領域及びドレイン領域が開口部
から遠く離間している為到達し得ず光照射を受ける確率
が極端に低くなる。これにより、薄膜トランジスタの間
接照射による光リークを有効に防止する事ができる。
【0008】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるアクティブマト
リクス型表示装置の基本的な構成を示す模式的な平面図
である。本表示装置は駆動基板と対向基板と両者の間に
保持された電気光学物質とを備えたパネル構造を有す
る。駆動基板にはマトリクス状の画素電極1とスイッチ
ング用の薄膜トランジスタTFTが集積形成されてい
る。一方対向基板には透明な対向電極が形成されてい
る。薄膜トランジスタはチャネル領域と、その一端側に
位置するソース領域Sと、その他端側に位置し且つ画素
電極1に電気接続するドレイン領域Dとを有する。又金
属膜からなる配線電極(図示せず)がソース領域Sに接
続している。さらに、チャネル領域に重なるゲート電極
を備えており、図1では説明の都合上チャネル領域とゲ
ート電極の重なった部分をゲート領域Gとして表わして
いる。
詳細に説明する。図1は本発明にかかるアクティブマト
リクス型表示装置の基本的な構成を示す模式的な平面図
である。本表示装置は駆動基板と対向基板と両者の間に
保持された電気光学物質とを備えたパネル構造を有す
る。駆動基板にはマトリクス状の画素電極1とスイッチ
ング用の薄膜トランジスタTFTが集積形成されてい
る。一方対向基板には透明な対向電極が形成されてい
る。薄膜トランジスタはチャネル領域と、その一端側に
位置するソース領域Sと、その他端側に位置し且つ画素
電極1に電気接続するドレイン領域Dとを有する。又金
属膜からなる配線電極(図示せず)がソース領域Sに接
続している。さらに、チャネル領域に重なるゲート電極
を備えており、図1では説明の都合上チャネル領域とゲ
ート電極の重なった部分をゲート領域Gとして表わして
いる。
【0009】第一の特徴事項として、配線電極と同層の
金属膜からなる遮光パタン2が形成されており、チャネ
ル領域(即ちゲート領域G)とソース領域Sの接合部及
びゲート領域Gとドレイン領域Dの接合部の少なくとも
一方を被覆する。本例ではゲート領域Gとソース領域S
の接合部及びゲート領域Gとドレイン領域Dの接合部の
両方を被覆している。又、本例では薄膜トランジスタT
FTはLDD構造を有しており、上述した接合部にはソ
ース領域S及びドレイン領域Dより不純物濃度の低いL
DD領域が介在している。従って、本例では遮光パタン
2はLDD領域を被覆する事になる。
金属膜からなる遮光パタン2が形成されており、チャネ
ル領域(即ちゲート領域G)とソース領域Sの接合部及
びゲート領域Gとドレイン領域Dの接合部の少なくとも
一方を被覆する。本例ではゲート領域Gとソース領域S
の接合部及びゲート領域Gとドレイン領域Dの接合部の
両方を被覆している。又、本例では薄膜トランジスタT
FTはLDD構造を有しており、上述した接合部にはソ
ース領域S及びドレイン領域Dより不純物濃度の低いL
DD領域が介在している。従って、本例では遮光パタン
2はLDD領域を被覆する事になる。
【0010】引き続き図1を参照して本発明の第二の特
徴を説明する。前述した様に、駆動基板にはマトリクス
状の画素電極1と、個々の画素電極に接続するドレイン
領域D及び信号入力側となるソース領域Sを備えた薄膜
トランジスタTFTとが集積形成され、対向基板には透
明な対向電極が形成されている。さらに、両基板の片側
(例えば対向基板側)にはブラックマスク3が形成され
ており、画素電極1に整合する開口部4とTFTを外光
から遮閉する遮閉部5とを有する。特徴事項として、個
々のTFTは、ソース領域S及びドレイン領域Dが周囲
の開口部4から最も遠く離間する様に最適配置されてい
る。図示の例では、一個のTFTが上下に位置する一対
の開口部4から等距離に配置されており、ソース領域S
及びドレイン領域Dは上下何れの開口部4から最も遠く
離間している事になる。なお前述した様に本例ではTF
TがLDD構造を有しており、ソース領域S及びドレイ
ン領域Dの一部分に不純物濃度の低いLDD領域を備え
ている。この場合、LDD領域を基準にしてTFTを最
適配置する。換言すると、光に対して敏感なLDD領域
を周囲の開口部4から最も遠く離間する様にTFTを最
適配置する。
徴を説明する。前述した様に、駆動基板にはマトリクス
状の画素電極1と、個々の画素電極に接続するドレイン
領域D及び信号入力側となるソース領域Sを備えた薄膜
トランジスタTFTとが集積形成され、対向基板には透
明な対向電極が形成されている。さらに、両基板の片側
(例えば対向基板側)にはブラックマスク3が形成され
ており、画素電極1に整合する開口部4とTFTを外光
から遮閉する遮閉部5とを有する。特徴事項として、個
々のTFTは、ソース領域S及びドレイン領域Dが周囲
の開口部4から最も遠く離間する様に最適配置されてい
る。図示の例では、一個のTFTが上下に位置する一対
の開口部4から等距離に配置されており、ソース領域S
及びドレイン領域Dは上下何れの開口部4から最も遠く
離間している事になる。なお前述した様に本例ではTF
TがLDD構造を有しており、ソース領域S及びドレイ
ン領域Dの一部分に不純物濃度の低いLDD領域を備え
ている。この場合、LDD領域を基準にしてTFTを最
適配置する。換言すると、光に対して敏感なLDD領域
を周囲の開口部4から最も遠く離間する様にTFTを最
適配置する。
【0011】図2は参考として最適配置から外れたTF
Tのレイアウトを表わしている。理解を容易にする為、
図1と対応する部分には対応する参照番号を付するとと
もに、TFTのレイアウトと直接関連しない部分につい
ては図示を省略している。この参考例ではTFTが上下
に位置する一対の開口部4に対して偏って配置されてい
る。従って最適配置とはならず、TFTのソース領域S
及びドレイン領域Dが下側の開口部4に接近している。
この為、開口部4から入射した光の照射を受けやすい構
造となっている。
Tのレイアウトを表わしている。理解を容易にする為、
図1と対応する部分には対応する参照番号を付するとと
もに、TFTのレイアウトと直接関連しない部分につい
ては図示を省略している。この参考例ではTFTが上下
に位置する一対の開口部4に対して偏って配置されてい
る。従って最適配置とはならず、TFTのソース領域S
及びドレイン領域Dが下側の開口部4に接近している。
この為、開口部4から入射した光の照射を受けやすい構
造となっている。
【0012】図3は、図1に示したアクティブマトリク
ス型表示装置に含まれる画素一個に相当する等価回路図
である。図示する様にTFTのゲート電極はゲート線に
接続されている。ソース領域は上述した配線電極を介し
て信号線に接続している。ドレイン領域は画素電極に接
続している。画素電極と対向電極との間に電気光学物質
として液晶が保持され、微小な液晶セルLCを構成す
る。ブラックマスク3に形成された開口部4から液晶セ
ルLCが露出する事になる。なお、液晶セルLCと並列
に保持容量Csも形成されている。保持容量Csの一端
はTFTのドレイン領域に接続され、他端は補助ライン
を介して対向電極に接続している。液晶セルLCを構成
する画素電極を除いてTFTを含む全ての構成要素がブ
ラックマスク3の遮閉部5により外光から遮閉されてい
る。
ス型表示装置に含まれる画素一個に相当する等価回路図
である。図示する様にTFTのゲート電極はゲート線に
接続されている。ソース領域は上述した配線電極を介し
て信号線に接続している。ドレイン領域は画素電極に接
続している。画素電極と対向電極との間に電気光学物質
として液晶が保持され、微小な液晶セルLCを構成す
る。ブラックマスク3に形成された開口部4から液晶セ
ルLCが露出する事になる。なお、液晶セルLCと並列
に保持容量Csも形成されている。保持容量Csの一端
はTFTのドレイン領域に接続され、他端は補助ライン
を介して対向電極に接続している。液晶セルLCを構成
する画素電極を除いてTFTを含む全ての構成要素がブ
ラックマスク3の遮閉部5により外光から遮閉されてい
る。
【0013】図4は、図1に示す様に最適配置したTF
Tの光リーク電流と、図2に示した様に最適配置されて
いないTFTの光リーク電流を測定して比較表示したグ
ラフである。なお、この測定に当たっては純粋にTFT
の配置関係に依存する効果のみを抽出する為、遮光パタ
ンを除いたサンプルを対象にしている。図4のグラフは
TFTのオフ状態で所定量の入射光を照射した時、ソー
ス/ドレイン間に流れる光リーク電流IDSとソース/
ドレイン間電圧VDSとの関係を示している。カーブA
はTFTを最適配置した場合であり、カーブBは最適配
置から外れた場合を表わしている。グラフから明らかな
様に、TFTをブラックマスク3に対して最適配置する
事により光リーク電流を激減させる事が可能になる。換
言すると、周囲の開口部に対してTFTを略中央に配置
する事により、何れの開口部からも遠く離間してソース
領域及びドレイン領域をレイアウトできる。従って、開
口部から進入した入射光がパネル内で反射を繰り返し横
方向に拡散してもソース領域及びドレイン領域に到達す
る確率が低くなる。
Tの光リーク電流と、図2に示した様に最適配置されて
いないTFTの光リーク電流を測定して比較表示したグ
ラフである。なお、この測定に当たっては純粋にTFT
の配置関係に依存する効果のみを抽出する為、遮光パタ
ンを除いたサンプルを対象にしている。図4のグラフは
TFTのオフ状態で所定量の入射光を照射した時、ソー
ス/ドレイン間に流れる光リーク電流IDSとソース/
ドレイン間電圧VDSとの関係を示している。カーブA
はTFTを最適配置した場合であり、カーブBは最適配
置から外れた場合を表わしている。グラフから明らかな
様に、TFTをブラックマスク3に対して最適配置する
事により光リーク電流を激減させる事が可能になる。換
言すると、周囲の開口部に対してTFTを略中央に配置
する事により、何れの開口部からも遠く離間してソース
領域及びドレイン領域をレイアウトできる。従って、開
口部から進入した入射光がパネル内で反射を繰り返し横
方向に拡散してもソース領域及びドレイン領域に到達す
る確率が低くなる。
【0014】以上、本発明の第二の特徴事項を先に詳細
に説明したが、次に図5を参照して第一の特徴事項につ
き詳細な説明を加える。図5はTFTの表面に形成され
る遮光パタン2の具体例を示す模式的な平面図である。
具体例(A)ではTFTが通常の構造を有しており、ソ
ース領域Sとゲート領域Gが直接接するとともに、ゲー
ト領域Gとドレイン領域Dも直接接触している。本例で
はゲート領域Gとドレイン領域Dとの接合部のみに遮光
パタン2を設けている。TFTではドレイン近傍で光励
起によるキャリアが発生しやすく、ここを入射光から遮
閉する事は光リーク電流の抑制に効果的である。遮光パ
タン2を設ける事により開口部を斜めに進入した入射光
が直接TFTを照射しても接合部を保護する事が可能に
なる。次の具体例(B)は遮光パタン2がドレイン領域
D側の接合部のみならずゲート領域Gにまで及んで被覆
している。例えば遮光パタン2としてアルミニウム又は
アルミニウム合金を採用した場合、パタニングの微細化
に限度がある為、場合によっては接合部のみならずゲー
ト領域も被覆する事になる。
に説明したが、次に図5を参照して第一の特徴事項につ
き詳細な説明を加える。図5はTFTの表面に形成され
る遮光パタン2の具体例を示す模式的な平面図である。
具体例(A)ではTFTが通常の構造を有しており、ソ
ース領域Sとゲート領域Gが直接接するとともに、ゲー
ト領域Gとドレイン領域Dも直接接触している。本例で
はゲート領域Gとドレイン領域Dとの接合部のみに遮光
パタン2を設けている。TFTではドレイン近傍で光励
起によるキャリアが発生しやすく、ここを入射光から遮
閉する事は光リーク電流の抑制に効果的である。遮光パ
タン2を設ける事により開口部を斜めに進入した入射光
が直接TFTを照射しても接合部を保護する事が可能に
なる。次の具体例(B)は遮光パタン2がドレイン領域
D側の接合部のみならずゲート領域Gにまで及んで被覆
している。例えば遮光パタン2としてアルミニウム又は
アルミニウム合金を採用した場合、パタニングの微細化
に限度がある為、場合によっては接合部のみならずゲー
ト領域も被覆する事になる。
【0015】次の具体例(C)は先の具体例(A)と逆
に、ソース領域S側の接合部に遮光パタン2を設けたも
のである。電気光学物質として液晶を採用した場合一般
に交流反転駆動が行なわれ、ソース領域Sとドレイン領
域Dは極性反転に応じて交互に役割が交換する。従っ
て、ソース領域S側の接合部に遮光パタン2を設けると
光リーク電流を抑制できる。但し、構造的にはドレイン
領域D側の接合部がソース領域S側の接合部に比べ画素
電極に近くなる為相対的に開口部に接近し光照射を受け
る確率が高い。次の具体例(D)は具体例(C)に比べ
さらに遮光パタン2をゲート領域G側に延設したもので
ある。次の具体例(E)はソース領域S側の接合部とド
レイン領域D側の接合部の両者に整合して遮光パタン2
を設けている。具体例(F)は具体例(E)に比べさら
に遮光パタン2をゲート領域Gにまで拡大し連続化した
ものである。具体例(E)に比べパタニングが容易にな
る。
に、ソース領域S側の接合部に遮光パタン2を設けたも
のである。電気光学物質として液晶を採用した場合一般
に交流反転駆動が行なわれ、ソース領域Sとドレイン領
域Dは極性反転に応じて交互に役割が交換する。従っ
て、ソース領域S側の接合部に遮光パタン2を設けると
光リーク電流を抑制できる。但し、構造的にはドレイン
領域D側の接合部がソース領域S側の接合部に比べ画素
電極に近くなる為相対的に開口部に接近し光照射を受け
る確率が高い。次の具体例(D)は具体例(C)に比べ
さらに遮光パタン2をゲート領域G側に延設したもので
ある。次の具体例(E)はソース領域S側の接合部とド
レイン領域D側の接合部の両者に整合して遮光パタン2
を設けている。具体例(F)は具体例(E)に比べさら
に遮光パタン2をゲート領域Gにまで拡大し連続化した
ものである。具体例(E)に比べパタニングが容易にな
る。
【0016】具体例(G)では、TFTがLDD構造を
有しており、接合部にはソース領域S及びドレイン領域
Dより不純物濃度の低いLDD領域が介在している。こ
のLDD領域は一般にTFTの電気的リークを抑制する
為に設けられている。具体例(G)ではドレイン領域D
側のLDD領域と整合する様に遮光パタン2を設けてお
り、上述した電気的リークに加え光リークも抑制する様
にしている。次の具体例(H)は具体例(G)に比べ遮
光パタン2をさらにゲート領域Gまで拡大した例であ
る。次の具体例(I)は具体例(G)と逆に、ソース領
域S側のLDD領域を遮閉する様に遮光パタン2が形成
されている。次の具体例(J)は具体例(I)に比べ、
遮光パタン2をゲート領域G側まで延長したものであ
る。具体例(K)はソース領域S側のLDD領域とドレ
イン領域D側のLDD領域の両者を2本の遮光パタン2
で被覆したものである。この具体例(K)は図1に示し
た構造と対応している。最後の具体例(L)は具体例
(K)の構造からさらに遮光パタン2をゲート領域G上
に拡大し連続化したものである。
有しており、接合部にはソース領域S及びドレイン領域
Dより不純物濃度の低いLDD領域が介在している。こ
のLDD領域は一般にTFTの電気的リークを抑制する
為に設けられている。具体例(G)ではドレイン領域D
側のLDD領域と整合する様に遮光パタン2を設けてお
り、上述した電気的リークに加え光リークも抑制する様
にしている。次の具体例(H)は具体例(G)に比べ遮
光パタン2をさらにゲート領域Gまで拡大した例であ
る。次の具体例(I)は具体例(G)と逆に、ソース領
域S側のLDD領域を遮閉する様に遮光パタン2が形成
されている。次の具体例(J)は具体例(I)に比べ、
遮光パタン2をゲート領域G側まで延長したものであ
る。具体例(K)はソース領域S側のLDD領域とドレ
イン領域D側のLDD領域の両者を2本の遮光パタン2
で被覆したものである。この具体例(K)は図1に示し
た構造と対応している。最後の具体例(L)は具体例
(K)の構造からさらに遮光パタン2をゲート領域G上
に拡大し連続化したものである。
【0017】図6は通常構造のTFTにつき遮光パタン
の効果を測定したグラフである。横軸にVDSをとり縦
軸にIDSをとってある。カーブaは遮光パタンを設け
ないTFTのリーク電流を表わしており、カーブbはド
レイン領域側接合部又はソース領域側接合部の一方にの
み遮光パタン2を設けたTFTのリーク電流を表わして
おり、カーブcは両方の接合部に遮光パタンを被覆した
TFTのリーク電流を表わしている。遮光する部位によ
り効果は異なるものの、本発明が光リークに対して効果
的である事が図6のグラフより明らかである。
の効果を測定したグラフである。横軸にVDSをとり縦
軸にIDSをとってある。カーブaは遮光パタンを設け
ないTFTのリーク電流を表わしており、カーブbはド
レイン領域側接合部又はソース領域側接合部の一方にの
み遮光パタン2を設けたTFTのリーク電流を表わして
おり、カーブcは両方の接合部に遮光パタンを被覆した
TFTのリーク電流を表わしている。遮光する部位によ
り効果は異なるものの、本発明が光リークに対して効果
的である事が図6のグラフより明らかである。
【0018】図7はLDD構造を有するTFTについて
本発明の効果を測定したグラフである。図6のグラフと
同様に横軸にVDSをとり縦軸にIDSをとってある。
カーブdは遮光パタンを形成しないTFTのリーク電流
を表わし、カーブeはソース端のLDD領域又はドレイ
ン端のLDD領域の一方を遮光パタンで被覆したTFT
のリーク電流を表わし、カーブfは両方のLDD領域を
遮光パタンで被覆したTFTのリーク電流を表わしてい
る。図6のグラフと同様に、遮光パタンを設ける事によ
りリーク電流のうち光リークに起因する部分が顕著に低
減化できる。さらに、LDD構造とした事により図6の
通常構造に比べ、電気的リークも低減化されている。
本発明の効果を測定したグラフである。図6のグラフと
同様に横軸にVDSをとり縦軸にIDSをとってある。
カーブdは遮光パタンを形成しないTFTのリーク電流
を表わし、カーブeはソース端のLDD領域又はドレイ
ン端のLDD領域の一方を遮光パタンで被覆したTFT
のリーク電流を表わし、カーブfは両方のLDD領域を
遮光パタンで被覆したTFTのリーク電流を表わしてい
る。図6のグラフと同様に、遮光パタンを設ける事によ
りリーク電流のうち光リークに起因する部分が顕著に低
減化できる。さらに、LDD構造とした事により図6の
通常構造に比べ、電気的リークも低減化されている。
【0019】図8は、本発明にかかるアクティブマトリ
クス型表示装置の一実施例を示す模式的な断面図であ
る。本表示装置は透過型であり、入射側の透明対向基板
11と、出射側の透明駆動基板12と、両者の間に保持
された液晶13とからなるパネル構造を有する。透明駆
動基板12の内表面には透明画素電極14と、入射光に
対し遮光されたスイッチング用の薄膜トランジスタTF
Tとが集積的に形成されている。TFTは多結晶シリコ
ン等の半導体薄膜16を素子領域として用いている。半
導体薄膜16の上にはゲート絶縁膜17を介してゲート
電極15がパタニング形成されている。ゲート電極15
の直下にはチャネル領域Chが設けられ、その両側には
ドレイン領域Dとソース領域Sが設けられる。かかる構
成を有するTFTは第一層間絶縁膜18により被覆され
ている。第一層間絶縁膜18の上にはアルミニウム又は
アルミニウム合金等からなる配線電極19がパタニング
形成されており、TFTのソース領域Sと電気接続して
いる。又、配線電極19と同一層のアルミニウム膜又は
アルミニウム合金膜により遮光パタン30が形成されて
おり、TFTの素子領域を入射光から遮閉している。配
線電極19及び遮光パタン30の表面は第二層間絶縁膜
20により被覆されている。前述した透明画素電極14
は第二層間絶縁膜20の上に形成されており、コンタク
トホールを介してTFTのドレイン領域Dに電気接続し
ている。透明画素電極14の表面は配向膜21により被
覆されている。
クス型表示装置の一実施例を示す模式的な断面図であ
る。本表示装置は透過型であり、入射側の透明対向基板
11と、出射側の透明駆動基板12と、両者の間に保持
された液晶13とからなるパネル構造を有する。透明駆
動基板12の内表面には透明画素電極14と、入射光に
対し遮光されたスイッチング用の薄膜トランジスタTF
Tとが集積的に形成されている。TFTは多結晶シリコ
ン等の半導体薄膜16を素子領域として用いている。半
導体薄膜16の上にはゲート絶縁膜17を介してゲート
電極15がパタニング形成されている。ゲート電極15
の直下にはチャネル領域Chが設けられ、その両側には
ドレイン領域Dとソース領域Sが設けられる。かかる構
成を有するTFTは第一層間絶縁膜18により被覆され
ている。第一層間絶縁膜18の上にはアルミニウム又は
アルミニウム合金等からなる配線電極19がパタニング
形成されており、TFTのソース領域Sと電気接続して
いる。又、配線電極19と同一層のアルミニウム膜又は
アルミニウム合金膜により遮光パタン30が形成されて
おり、TFTの素子領域を入射光から遮閉している。配
線電極19及び遮光パタン30の表面は第二層間絶縁膜
20により被覆されている。前述した透明画素電極14
は第二層間絶縁膜20の上に形成されており、コンタク
トホールを介してTFTのドレイン領域Dに電気接続し
ている。透明画素電極14の表面は配向膜21により被
覆されている。
【0020】一方透明対向基板11の内表面にはブラッ
クマスク22が形成されており、透明画素電極14と整
合する開口23を有している。この開口23からドレイ
ン領域D及びソース領域Sが最も遠ざかる様にTFTが
最適配置されている。ブラックマスク22は金属材料か
らなる。その表面には絶縁膜25を介して対向電極24
が全面的に形成されている。場合によってはカラーフィ
ルタ膜が設けられておりカラー表示が可能になってい
る。対向電極24は配向膜21により被覆されている。
クマスク22が形成されており、透明画素電極14と整
合する開口23を有している。この開口23からドレイ
ン領域D及びソース領域Sが最も遠ざかる様にTFTが
最適配置されている。ブラックマスク22は金属材料か
らなる。その表面には絶縁膜25を介して対向電極24
が全面的に形成されている。場合によってはカラーフィ
ルタ膜が設けられておりカラー表示が可能になってい
る。対向電極24は配向膜21により被覆されている。
【0021】図9は本発明をマルチゲート構造のTFT
に適用した実施例を表わす模式的な断面図である。図示
するTFTはnチャネル型であり画素駆動用スイッチン
グ素子を構成する。石英基板51の上にはパタニングさ
れた多結晶半導体薄膜が形成されている。この薄膜には
ソース領域53とソース/ドレイン領域54とドレイン
領域55と、この三者の間に位置する一対のチャネル領
域52とが形成されている。ソース領域53、ソース/
ドレイン領域54及びドレイン領域55と、各チャネル
領域52との間には夫々ソース領域及びドレイン領域と
同一導電型の低濃度不純物領域即ちLDD領域56が合
計四箇所形成されている。各チャネル領域52の上方に
は夫々ゲート絶縁膜を介して対応するゲート電極59が
形成されている。ゲート絶縁膜は二層構造を有しゲート
酸化膜57とゲート窒化膜58とからなる。石英基板5
1はPSG等からなる第一層間絶縁膜60により被覆さ
れている。第一層間絶縁膜60に形成されたコンタクト
ホールを介して、アルミニウム等からなる配線電極61
がソース領域53に電気接続されている。同じくコンタ
クトホールを介してITO等の透明導電材料からなる画
素電極63がドレイン領域55に電気接続されている。
この画素電極63はPSG等からなる第二層間絶縁膜6
2の上に成膜されている。本発明の特徴事項として、配
線電極61と同層のアルミニウム膜からなる遮光パタン
70が形成されており、前述したLDD領域56を上方
から被覆している。本例では合計四個の遮光パタン70
が設けられており、全てのLDD領域56に対応してい
る。この遮光パタン70は配線電極60と電気的に接続
していても良く、あるいは電気的に分離したパタンであ
っても良い。
に適用した実施例を表わす模式的な断面図である。図示
するTFTはnチャネル型であり画素駆動用スイッチン
グ素子を構成する。石英基板51の上にはパタニングさ
れた多結晶半導体薄膜が形成されている。この薄膜には
ソース領域53とソース/ドレイン領域54とドレイン
領域55と、この三者の間に位置する一対のチャネル領
域52とが形成されている。ソース領域53、ソース/
ドレイン領域54及びドレイン領域55と、各チャネル
領域52との間には夫々ソース領域及びドレイン領域と
同一導電型の低濃度不純物領域即ちLDD領域56が合
計四箇所形成されている。各チャネル領域52の上方に
は夫々ゲート絶縁膜を介して対応するゲート電極59が
形成されている。ゲート絶縁膜は二層構造を有しゲート
酸化膜57とゲート窒化膜58とからなる。石英基板5
1はPSG等からなる第一層間絶縁膜60により被覆さ
れている。第一層間絶縁膜60に形成されたコンタクト
ホールを介して、アルミニウム等からなる配線電極61
がソース領域53に電気接続されている。同じくコンタ
クトホールを介してITO等の透明導電材料からなる画
素電極63がドレイン領域55に電気接続されている。
この画素電極63はPSG等からなる第二層間絶縁膜6
2の上に成膜されている。本発明の特徴事項として、配
線電極61と同層のアルミニウム膜からなる遮光パタン
70が形成されており、前述したLDD領域56を上方
から被覆している。本例では合計四個の遮光パタン70
が設けられており、全てのLDD領域56に対応してい
る。この遮光パタン70は配線電極60と電気的に接続
していても良く、あるいは電気的に分離したパタンであ
っても良い。
【0022】図10は、マルチゲート構造のTFTを採
用したアクティブマトリクス型液晶表示装置の一画素分
を切り取って示した等価回路図である。スイッチング素
子はTFT1〜TFTnの直列接続からなり、各々のゲ
ート電極は夫々共通にゲート線に接続されている。TF
T1のソース領域端部は信号線に接続されている一方、
TFTnのドレイン領域端部は画素電極を介して液晶セ
ルLCを駆動する。なお、液晶セルLCと並列に保持容
量Csも接続されている。
用したアクティブマトリクス型液晶表示装置の一画素分
を切り取って示した等価回路図である。スイッチング素
子はTFT1〜TFTnの直列接続からなり、各々のゲ
ート電極は夫々共通にゲート線に接続されている。TF
T1のソース領域端部は信号線に接続されている一方、
TFTnのドレイン領域端部は画素電極を介して液晶セ
ルLCを駆動する。なお、液晶セルLCと並列に保持容
量Csも接続されている。
【0023】最後に、図9に示したマルチゲート構造と
LDD構造を併せ持つTFTの利点を参考の為説明す
る。一般に、TFTの活性領域となる多結晶シリコン薄
膜は単結晶シリコンに比し欠陥密度が大きいので電気的
なリーク電流が増大する傾向にある。この為、通常水素
拡散処理を施し欠陥密度を減少させてTFTのリーク電
流を下げる様にしている。水素化が進むと多結晶シリコ
ンの欠陥準位が減少し、結晶粒界のエネルギー障壁が小
さくなるのでLDD抵抗が減少する。LDD抵抗は水素
化の程度に大きく左右されるので、水素化の状態によっ
てはウェハ内での個々のTFTのLDD抵抗が大きくば
らつく。この結果、従来ある統計的な確率でリーク電流
の大きい異常TFTが出現していた。これに対しマルチ
ゲート構造で且つLDD構造のTFTでは、図10に示
した様に等価回路的に直列接続された複数のTFTのう
ち最もオフ電流の小さいTFTでリーク電流の実効値が
決定される。この為、水素化の程度の相違によるリーク
電流のバラツキを激減できる。これに加え、本発明によ
ればLDD領域に整合して遮光パタンを設けており、光
照射に起因するリーク電流も顕著に抑制している。
LDD構造を併せ持つTFTの利点を参考の為説明す
る。一般に、TFTの活性領域となる多結晶シリコン薄
膜は単結晶シリコンに比し欠陥密度が大きいので電気的
なリーク電流が増大する傾向にある。この為、通常水素
拡散処理を施し欠陥密度を減少させてTFTのリーク電
流を下げる様にしている。水素化が進むと多結晶シリコ
ンの欠陥準位が減少し、結晶粒界のエネルギー障壁が小
さくなるのでLDD抵抗が減少する。LDD抵抗は水素
化の程度に大きく左右されるので、水素化の状態によっ
てはウェハ内での個々のTFTのLDD抵抗が大きくば
らつく。この結果、従来ある統計的な確率でリーク電流
の大きい異常TFTが出現していた。これに対しマルチ
ゲート構造で且つLDD構造のTFTでは、図10に示
した様に等価回路的に直列接続された複数のTFTのう
ち最もオフ電流の小さいTFTでリーク電流の実効値が
決定される。この為、水素化の程度の相違によるリーク
電流のバラツキを激減できる。これに加え、本発明によ
ればLDD領域に整合して遮光パタンを設けており、光
照射に起因するリーク電流も顕著に抑制している。
【0024】
【発明の効果】以上説明した様に、本発明によれば、配
線電極と同層の金属膜からなる遮光パタンを設け、チャ
ネル領域とソース領域の接合部及びチャネル領域とドレ
イン領域の接合部の少なくとも一方を被覆している。こ
の遮光パタンは配線電極用フォトマスクの一部を変更す
るだけで形成でき、プロセスの増加なしに画素スイッチ
ング用薄膜トランジスタの光リークを低減する事ができ
るという効果がある。又、個々の薄膜トランジスタはソ
ース領域及びドレイン領域が周囲の開口部から最も遠く
離間する様に最適配置されている。この最適配置は薄膜
トランジスタの製造用フォトマスクの一部を変更するだ
けで実現でき、プロセスの増加なしに光リークを低減す
る事ができるという効果がある。以上により、アクティ
ブマトリクス型表示装置の画像品位が向上し、輝点欠陥
やクロストーク等の不良が低減する為、製造歩留りが向
上するという効果がある。
線電極と同層の金属膜からなる遮光パタンを設け、チャ
ネル領域とソース領域の接合部及びチャネル領域とドレ
イン領域の接合部の少なくとも一方を被覆している。こ
の遮光パタンは配線電極用フォトマスクの一部を変更す
るだけで形成でき、プロセスの増加なしに画素スイッチ
ング用薄膜トランジスタの光リークを低減する事ができ
るという効果がある。又、個々の薄膜トランジスタはソ
ース領域及びドレイン領域が周囲の開口部から最も遠く
離間する様に最適配置されている。この最適配置は薄膜
トランジスタの製造用フォトマスクの一部を変更するだ
けで実現でき、プロセスの増加なしに光リークを低減す
る事ができるという効果がある。以上により、アクティ
ブマトリクス型表示装置の画像品位が向上し、輝点欠陥
やクロストーク等の不良が低減する為、製造歩留りが向
上するという効果がある。
【図1】本発明にかかるアクティブマトリクス型表示装
置の基本的な構成を示す模式的な平面図である。
置の基本的な構成を示す模式的な平面図である。
【図2】アクティブマトリクス型表示装置の参考例を示
す模式的な平面図である。
す模式的な平面図である。
【図3】一画素分の等価回路図である。
【図4】薄膜トランジスタの光リーク電流特性を示すグ
ラフである。
ラフである。
【図5】薄膜トランジスタに形成される遮光パタンの具
体例を示す模式的な平面図である。
体例を示す模式的な平面図である。
【図6】薄膜トランジスタのリーク電流特性を示すグラ
フである。
フである。
【図7】同じく薄膜トランジスタのリーク電流特性を示
すグラフである。
すグラフである。
【図8】本発明にかかるアクティブマトリクス型表示装
置の一実施例を示す模式的な部分断面図である。
置の一実施例を示す模式的な部分断面図である。
【図9】本発明にかかるアクティブマトリクス型表示装
置の他の実施例を示す模式的な部分断面図である。
置の他の実施例を示す模式的な部分断面図である。
【図10】マルチゲート構造を有する薄膜トランジスタ
の等価回路図である。
の等価回路図である。
【図11】従来のアクティブマトリクス型表示装置の一
例を示す模式的な部分断面図である。
例を示す模式的な部分断面図である。
1 画素電極 2 遮光パタン 3 ブラックマスク 4 開口部 5 遮閉部 S ソース領域 D ドレイン領域 G ゲート領域 TFT 薄膜トランジスタ
Claims (8)
- 【請求項1】 駆動基板と対向基板と両者の間に保持さ
れた電気光学物質とを備えたパネル構造を有し、該駆動
基板には画素電極とスイッチング用の薄膜トランジスタ
が集積形成されている一方該対向基板には透明な対向電
極が形成されているアクティブマトリクス型表示装置で
あって、 前記薄膜トランジスタは、チャネル領域と、その一端側
に位置するソース領域と、その他端側に位置し且つ画素
電極に接続するドレイン領域と、金属膜からなり該ソー
ス領域に接続する配線電極と、該チャネル領域に重なる
ゲート電極と、該配線電極と同層の金属膜からなりチャ
ネル領域とソース領域の接合部及びチャネル領域とドレ
イン領域の接合部の少なくとも一方を被覆する遮光パタ
ンとを有する事を特徴とするアクティブマトリクス型表
示装置。 - 【請求項2】 前記遮光パタンは、チャネル領域とソー
ス領域との接合部及びチャネル領域とドレイン領域との
接合部の両方を被覆する事を特徴とする請求項1記載の
アクティブマトリクス型表示装置。 - 【請求項3】 前記遮光パタンは、該接合部に隣接する
チャネル領域に及んで被覆する事を特徴とする請求項1
記載のアクティブマトリクス型表示装置。 - 【請求項4】 前記薄膜トランジスタはLDD構造を有
しており該接合部にはソース領域及びドレイン領域より
不純物濃度の低いLDD領域が介在し、前記遮光パタン
は該LDD領域を被覆する事を特徴とする請求項1記載
のアクティブマトリクス型表示装置。 - 【請求項5】 前記薄膜トランジスタはマルチゲート構
造を有しており直列配置した複数のチャネル領域及び対
応する複数のゲート電極を備え、前記遮光パタンは少な
くとも一個のチャネル領域に属する接合部を被覆する事
を特徴とする請求項1又は4記載のアクティブマトリク
ス型表示装置。 - 【請求項6】 駆動基板と対向基板と両者の間に保持さ
れた電気光学物質とを備えたパネル構造を有し、該駆動
基板にはマトリクス状の画素電極と、個々の画素電極に
接続するドレイン領域及び信号入力側となるソース領域
を備えた薄膜トランジスタとが集積形成され、該対向基
板には透明な対向電極が形成され、両基板の片方には画
素電極に整合する開口部と薄膜トランジスタを外光から
遮閉する遮閉部とからなるブラックマスクが形成されて
いるアクティブマトリクス型表示装置であって、 個々の薄膜トランジスタは、ソース領域及びドレイン領
域が周囲の開口部から最も遠く離間する様に最適配置さ
れている事を特徴とするアクティブマトリクス型表示装
置。 - 【請求項7】 前記薄膜トランジスタはLDD構造を有
しておりソース領域及びドレイン領域の一部分に不純物
濃度の低いLDD領域を備え、該LDD領域を基準にし
て薄膜トランジスタを最適配置する事を特徴とする請求
項6記載のアクティブマトリクス型表示装置。 - 【請求項8】 前記電気光学物質は液晶からなる事を特
徴とする請求項1又は6記載のアクティブマトリクス型
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15271194A JPH07333655A (ja) | 1994-06-10 | 1994-06-10 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15271194A JPH07333655A (ja) | 1994-06-10 | 1994-06-10 | アクティブマトリクス型表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331861A Division JP3551952B2 (ja) | 2001-10-30 | 2001-10-30 | アクティブマトリクス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07333655A true JPH07333655A (ja) | 1995-12-22 |
Family
ID=15546488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15271194A Pending JPH07333655A (ja) | 1994-06-10 | 1994-06-10 | アクティブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07333655A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006171136A (ja) * | 2004-12-14 | 2006-06-29 | Sony Corp | 薄膜半導体装置および液晶パネル |
| JP2010134395A (ja) * | 2008-11-06 | 2010-06-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2012032844A (ja) * | 1999-07-06 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2013183051A (ja) * | 2012-03-02 | 2013-09-12 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| CN104678643A (zh) * | 2015-03-27 | 2015-06-03 | 合肥京东方光电科技有限公司 | 显示基板及显示面板的制作方法 |
-
1994
- 1994-06-10 JP JP15271194A patent/JPH07333655A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012032844A (ja) * | 1999-07-06 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9052551B2 (en) | 1999-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9069215B2 (en) | 1999-07-06 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9395584B2 (en) | 1999-07-06 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2006171136A (ja) * | 2004-12-14 | 2006-06-29 | Sony Corp | 薄膜半導体装置および液晶パネル |
| JP2010134395A (ja) * | 2008-11-06 | 2010-06-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2013183051A (ja) * | 2012-03-02 | 2013-09-12 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| CN104678643A (zh) * | 2015-03-27 | 2015-06-03 | 合肥京东方光电科技有限公司 | 显示基板及显示面板的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7027109B2 (en) | TFT array substrate and active-matrix addressing liquid-crystal display device | |
| CN100401144C (zh) | 包括用于减少泄漏电流的tft的lcd设备 | |
| CN101009333B (zh) | 半导体装置 | |
| KR0156766B1 (ko) | 박막트랜지스터 및 그를 이용한 표시장치 | |
| US6278504B1 (en) | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes | |
| US8168982B2 (en) | Substrate for electro-optical device with light shielding section having various widths, electro-optical device, and electronic apparatus | |
| US7859603B2 (en) | Electro-optical device and electronic apparatus | |
| CN1550826B (zh) | 液晶装置,有源矩阵基板,显示装置以及电子设备 | |
| CN101452174A (zh) | 显示装置 | |
| JPH10240162A (ja) | アクティブマトリクス表示装置 | |
| JP4876548B2 (ja) | 電気光学装置の製造方法 | |
| JP2004054033A (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| KR100686270B1 (ko) | 액정 표시 장치 | |
| US6853407B2 (en) | Liquid crystal display device including a lightly doped drain region | |
| US20210074736A1 (en) | Semiconductor device | |
| JP2004045752A (ja) | 電気光学装置及び電子機器 | |
| JP2009053478A (ja) | 電気光学装置及び電子機器 | |
| JP5003366B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| US6525787B1 (en) | Liquid crystal display device | |
| JP4935404B2 (ja) | 電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器 | |
| JP2002215064A (ja) | 電気光学装置 | |
| KR100968566B1 (ko) | 액정 표시 장치 및 이에 포함된 표시판의 제조 방법 | |
| JP2002149089A (ja) | 電気光学装置及び投射型表示装置 | |
| JPH07333655A (ja) | アクティブマトリクス型表示装置 | |
| JP3551952B2 (ja) | アクティブマトリクス型表示装置 |