JPH07334412A - 画像データ転送回路 - Google Patents
画像データ転送回路Info
- Publication number
- JPH07334412A JPH07334412A JP12917794A JP12917794A JPH07334412A JP H07334412 A JPH07334412 A JP H07334412A JP 12917794 A JP12917794 A JP 12917794A JP 12917794 A JP12917794 A JP 12917794A JP H07334412 A JPH07334412 A JP H07334412A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image data
- pulse
- cas
- write pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 ＶＲＡＭのＲＡＭからＳＡＭへのデータ転送
を効率よく行う。 【構成】 書込パルス生成部４よりのパルスでクロック
カウンタ６をリセットし、クロック生成部５よりのクロ
ックをカウントし、16クロックカウントにて信号出力す
る。この信号に基づいて転送タイミングパルス発生部７
で転送タイミングパルスを発生し、ＲＡＳ・ＣＡＳ生成
部９に入力し、前記転送タイミングパルスに基づいて転
送タイミングを生成し、書込パルス遅延部８で16クロッ
ク分遅延された書込パルスをＣＡＳ信号に加え、ＶＲＡ
Ｍ３に印加する。ＶＲＡＭ３は、Ａ／Ｄ変換部２で映像
信号１よりディジタル変換された画像データをＣＡＳ信
号と共に印加される書込パルスにてＲＡＭ3aに書込み、
書込まれた画像データを前記転送タイミングにてＳＡＭ
3bに転送する。ＳＡＭ3bに転送された画像データは所要
の読出パルスで読出され、信号処理回路に送出される。
を効率よく行う。 【構成】 書込パルス生成部４よりのパルスでクロック
カウンタ６をリセットし、クロック生成部５よりのクロ
ックをカウントし、16クロックカウントにて信号出力す
る。この信号に基づいて転送タイミングパルス発生部７
で転送タイミングパルスを発生し、ＲＡＳ・ＣＡＳ生成
部９に入力し、前記転送タイミングパルスに基づいて転
送タイミングを生成し、書込パルス遅延部８で16クロッ
ク分遅延された書込パルスをＣＡＳ信号に加え、ＶＲＡ
Ｍ３に印加する。ＶＲＡＭ３は、Ａ／Ｄ変換部２で映像
信号１よりディジタル変換された画像データをＣＡＳ信
号と共に印加される書込パルスにてＲＡＭ3aに書込み、
書込まれた画像データを前記転送タイミングにてＳＡＭ
3bに転送する。ＳＡＭ3bに転送された画像データは所要
の読出パルスで読出され、信号処理回路に送出される。
Description
【０００１】
【産業上の利用分野】本発明は画像データ転送回路に係
り、ＶＲＡＭ（ビデオ用ランダムアクセスメモリ）のＲ
ＡＭ（ランダムアクセスメモリ）に書込まれたデータを
ＳＡＭ（シリアルアクセスメモリ）に転送する回路に関
する。
り、ＶＲＡＭ（ビデオ用ランダムアクセスメモリ）のＲ
ＡＭ（ランダムアクセスメモリ）に書込まれたデータを
ＳＡＭ（シリアルアクセスメモリ）に転送する回路に関
する。
【０００２】
【従来の技術】ディジタルの映像信号等を記録するＶＲ
ＡＭは、入力される画像データをＲＡＳ（ロウアドレス
ストローブ）・ＣＡＳ（コラムアドレスストローブ）信
号内の書込パルスにてＲＡＭに書込み、この画像データ
を１ライン分ずつＳＡＭに転送し、読出パルスに応じて
ＳＡＭの画像データを書込まれた順序で読出し、所要の
信号処理回路へ送出する。図４に示すように、書込みの
タイミングの間にＲＡＭのリフレッシュ、若しくはＳＡ
Ｍへの画像データ転送を行うが、この転送タイミングを
入れるためには、通常、書込みと書込みの間に16クロッ
クが必要である。この書込みタイミングの間隔は画像の
縮小率によって決まるので、従来、書込み〜書込み間が
全て16クロック以上となる画像縮小率の場合に転送タイ
ミングを入れるようにしたものがあり、このように、画
像の縮小率で画像データ転送の可否を決める場合、例え
ば、図３に示すように、書込み〜書込み間が16クロック
以下と16クロック以上とが混在する場合、16クロック以
上のタイミングでは画像データの転送が可能であるのに
有効に利用されないという問題がある。
ＡＭは、入力される画像データをＲＡＳ（ロウアドレス
ストローブ）・ＣＡＳ（コラムアドレスストローブ）信
号内の書込パルスにてＲＡＭに書込み、この画像データ
を１ライン分ずつＳＡＭに転送し、読出パルスに応じて
ＳＡＭの画像データを書込まれた順序で読出し、所要の
信号処理回路へ送出する。図４に示すように、書込みの
タイミングの間にＲＡＭのリフレッシュ、若しくはＳＡ
Ｍへの画像データ転送を行うが、この転送タイミングを
入れるためには、通常、書込みと書込みの間に16クロッ
クが必要である。この書込みタイミングの間隔は画像の
縮小率によって決まるので、従来、書込み〜書込み間が
全て16クロック以上となる画像縮小率の場合に転送タイ
ミングを入れるようにしたものがあり、このように、画
像の縮小率で画像データ転送の可否を決める場合、例え
ば、図３に示すように、書込み〜書込み間が16クロック
以下と16クロック以上とが混在する場合、16クロック以
上のタイミングでは画像データの転送が可能であるのに
有効に利用されないという問題がある。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、画像の縮小率から画像データの転送の可否を判
断するのではなく、画像データ書込みの都度、書込み〜
書込み間に転送タイミングを入れられるか否かを判断
し、可能な場合に転送タイミングパルスを発生し、ＲＡ
Ｓ・ＣＡＳ信号内にこの転送タイミングパルスを入れる
ようにし、画像データの転送が効率よく行われるように
することにある。
に鑑み、画像の縮小率から画像データの転送の可否を判
断するのではなく、画像データ書込みの都度、書込み〜
書込み間に転送タイミングを入れられるか否かを判断
し、可能な場合に転送タイミングパルスを発生し、ＲＡ
Ｓ・ＣＡＳ信号内にこの転送タイミングパルスを入れる
ようにし、画像データの転送が効率よく行われるように
することにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、映像信号をディジタル信号に変換するＡ／
Ｄ変換部と、Ａ／Ｄ変換部よりの信号を記録するＶＲＡ
Ｍと、ＶＲＡＭの書込パルスを生成する書込パルス生成
部と、前記映像信号に同期したクロックを生成するクロ
ック生成部と、前記書込パルスでリセットされ、前記ク
ロックをカウントし所要数カウントにて信号出力するク
ロックカウンタと、クロックカウンタよりの信号に基づ
いてＲＡＳ・ＣＡＳ信号を生成し、前記書込パルス生成
部よりの信号と共に出力するＲＡＳ・ＣＡＳ生成部とで
なり、前記ＶＲＡＭは、ＲＡＳ・ＣＡＳ生成部よりの書
込パルスにてＡ／Ｄ変換部よりの信号をＲＡＭに書込
み、ＲＡＳ・ＣＡＳ信号の転送タイミングにてＲＡＭの
信号をＳＡＭに転送するようにした画像データ転送回路
を提供するものである。
決するため、映像信号をディジタル信号に変換するＡ／
Ｄ変換部と、Ａ／Ｄ変換部よりの信号を記録するＶＲＡ
Ｍと、ＶＲＡＭの書込パルスを生成する書込パルス生成
部と、前記映像信号に同期したクロックを生成するクロ
ック生成部と、前記書込パルスでリセットされ、前記ク
ロックをカウントし所要数カウントにて信号出力するク
ロックカウンタと、クロックカウンタよりの信号に基づ
いてＲＡＳ・ＣＡＳ信号を生成し、前記書込パルス生成
部よりの信号と共に出力するＲＡＳ・ＣＡＳ生成部とで
なり、前記ＶＲＡＭは、ＲＡＳ・ＣＡＳ生成部よりの書
込パルスにてＡ／Ｄ変換部よりの信号をＲＡＭに書込
み、ＲＡＳ・ＣＡＳ信号の転送タイミングにてＲＡＭの
信号をＳＡＭに転送するようにした画像データ転送回路
を提供するものである。
【０００５】
【作用】以上のように構成したので、本発明による画像
データ転送回路においては、書込パルスでリセットされ
クロックをカウントするクロックカウンタを設け、次の
書込パルスの入力される前に転送タイミングに必要なク
ロック数、例えば、16クロックをカウントした場合に信
号出力し、転送タイミングパルスを発生し、ＲＡＳ・Ｃ
ＡＳ信号内に転送タイミングを生成し、読出側よりの転
送命令にてＲＡＭからＳＡＭへ１ライン分ずつ画像デー
タを転送する。ＳＡＭに転送された画像データは所要の
読出パルスにて読み出され、所要の信号処理回路へ送出
される。
データ転送回路においては、書込パルスでリセットされ
クロックをカウントするクロックカウンタを設け、次の
書込パルスの入力される前に転送タイミングに必要なク
ロック数、例えば、16クロックをカウントした場合に信
号出力し、転送タイミングパルスを発生し、ＲＡＳ・Ｃ
ＡＳ信号内に転送タイミングを生成し、読出側よりの転
送命令にてＲＡＭからＳＡＭへ１ライン分ずつ画像デー
タを転送する。ＳＡＭに転送された画像データは所要の
読出パルスにて読み出され、所要の信号処理回路へ送出
される。
【０００６】
【実施例】以下、図面に基づいて本発明による画像デー
タ転送回路の実施例を詳細に説明する。図１は本発明に
よる画像データ転送回路の一実施例の要部ブロック図で
ある。図の１は映像信号、２はＡ／Ｄ変換部で、映像信
号１はＡ／Ｄ変換部２でディジタル信号に変換される。
３はＶＲＡＭで、ＲＡＭ3aおよびＳＡＭ3bで構成され、
書込パルス生成部４よりの書込パルスに基づいてＡ／Ｄ
変換部２よりの画像データをＲＡＭ3aに書き込む。５は
クロック生成部で、映像信号１の水平同期信号等に同期
した所要のクロックを生成する。６はクロックカウンタ
で、クロック生成部５よりのクロックをカウントするも
ので、書込パルス生成部４よりの書込パルスでリセット
され、例えば、16クロックをカウントしたとき信号出力
する。７は転送タイミングパルス発生部で、クロックカ
ウンタ６よりの信号にて転送タイミングパルスを発生す
る。８は書込パルス遅延部で、書込パルス生成部４より
の信号を16クロック遅延する。９はＲＡＳ・ＣＡＳ生成
部で、前記転送タイミングパルス発生部７よりの信号に
基づいて所要のＲＡＳ・ＣＡＳ信号を生成し、ＣＡＳ信
号に前記書込パルス遅延部８よりの16クロック遅延され
た書込パルスを加え、ＲＡＳ信号と共にＶＲＡＭ３に印
加し、Ａ／Ｄ変換部２よりの画像データをＲＡＭ3aに書
込み、書込まれた画像データを１ライン分ずつＳＡＭ3b
に転送する。ＳＡＭ3bに転送された画像データは所要の
読出パルスにて読み出され、図示しない信号処理回路へ
送出される。
タ転送回路の実施例を詳細に説明する。図１は本発明に
よる画像データ転送回路の一実施例の要部ブロック図で
ある。図の１は映像信号、２はＡ／Ｄ変換部で、映像信
号１はＡ／Ｄ変換部２でディジタル信号に変換される。
３はＶＲＡＭで、ＲＡＭ3aおよびＳＡＭ3bで構成され、
書込パルス生成部４よりの書込パルスに基づいてＡ／Ｄ
変換部２よりの画像データをＲＡＭ3aに書き込む。５は
クロック生成部で、映像信号１の水平同期信号等に同期
した所要のクロックを生成する。６はクロックカウンタ
で、クロック生成部５よりのクロックをカウントするも
ので、書込パルス生成部４よりの書込パルスでリセット
され、例えば、16クロックをカウントしたとき信号出力
する。７は転送タイミングパルス発生部で、クロックカ
ウンタ６よりの信号にて転送タイミングパルスを発生す
る。８は書込パルス遅延部で、書込パルス生成部４より
の信号を16クロック遅延する。９はＲＡＳ・ＣＡＳ生成
部で、前記転送タイミングパルス発生部７よりの信号に
基づいて所要のＲＡＳ・ＣＡＳ信号を生成し、ＣＡＳ信
号に前記書込パルス遅延部８よりの16クロック遅延され
た書込パルスを加え、ＲＡＳ信号と共にＶＲＡＭ３に印
加し、Ａ／Ｄ変換部２よりの画像データをＲＡＭ3aに書
込み、書込まれた画像データを１ライン分ずつＳＡＭ3b
に転送する。ＳＡＭ3bに転送された画像データは所要の
読出パルスにて読み出され、図示しない信号処理回路へ
送出される。
【０００７】次に、本発明による画像データ転送回路の
動作を図２のタイミングチャートにより説明する。クロ
ック生成部５にて、映像信号１の水平同期信号等に位相
の同期したクロックを生成する。このクロックはクロッ
クカウンタ６に入力し、クロックカウンタ６は、書込パ
ルス生成部４より出力される書込パルス、、・・
でリセットされ、前記クロックをカウントし、転送タイ
ミングに必要なクロック数、例えば、16パルスをカウン
トしたとき信号出力する。クロックカウンタ６で16クロ
ックをカウントする前に次の書込パルス（図の、、
、）が入力された場合、これらの書込パルスでリセ
ットされるため信号を出力しない。クロックカウンタ６
よりの信号は転送タイミングパルス発生部７に入力さ
れ、転送タイミングパルスを発生する。すなわち、図３
の書込パルスと書込パルスの間が16クロックの場合は転
送タイミングパルスが出力され、16クロック以下では転
送タイミングパルスは出力されない。
動作を図２のタイミングチャートにより説明する。クロ
ック生成部５にて、映像信号１の水平同期信号等に位相
の同期したクロックを生成する。このクロックはクロッ
クカウンタ６に入力し、クロックカウンタ６は、書込パ
ルス生成部４より出力される書込パルス、、・・
でリセットされ、前記クロックをカウントし、転送タイ
ミングに必要なクロック数、例えば、16パルスをカウン
トしたとき信号出力する。クロックカウンタ６で16クロ
ックをカウントする前に次の書込パルス（図の、、
、）が入力された場合、これらの書込パルスでリセ
ットされるため信号を出力しない。クロックカウンタ６
よりの信号は転送タイミングパルス発生部７に入力さ
れ、転送タイミングパルスを発生する。すなわち、図３
の書込パルスと書込パルスの間が16クロックの場合は転
送タイミングパルスが出力され、16クロック以下では転
送タイミングパルスは出力されない。
【０００８】前記転送タイミングパルスは、書込パルス
遅延部８で16クロック分遅延された書込パルス′、
′、′・・と共にＲＡＳ・ＣＡＳ生成部９に入力す
る。書込パルスを16クロック分遅延させるのは、ＲＡＳ
・ＣＡＳ生成部９にて、書込パルス、等のタイミン
グからそれぞれ16クロック後に発生される転送タイミン
グパルスに応じて転送タイミングが生成されるので、画
像データ書込みのタイミングを転送タイミングの波形に
一致させるためである。ＲＡＳ・ＣＡＳ生成部９は、前
記転送タイミングパルスに基づいて生成された転送タイ
ミングに書込パルス遅延部８よりの書込パルス′、
′、′・・を加え、ＲＡＭ3aに印加する。
遅延部８で16クロック分遅延された書込パルス′、
′、′・・と共にＲＡＳ・ＣＡＳ生成部９に入力す
る。書込パルスを16クロック分遅延させるのは、ＲＡＳ
・ＣＡＳ生成部９にて、書込パルス、等のタイミン
グからそれぞれ16クロック後に発生される転送タイミン
グパルスに応じて転送タイミングが生成されるので、画
像データ書込みのタイミングを転送タイミングの波形に
一致させるためである。ＲＡＳ・ＣＡＳ生成部９は、前
記転送タイミングパルスに基づいて生成された転送タイ
ミングに書込パルス遅延部８よりの書込パルス′、
′、′・・を加え、ＲＡＭ3aに印加する。
【０００９】映像信号１はＡ／Ｄ変換部２でディジタル
信号に変換され、ＶＲＡＭ３に入力する。ＲＡＭ3aは、
前記ＲＡＳ信号およびＣＡＳ信号に応じてＡ／Ｄ変換部
２よりの画像データを書込み、書込まれた画像データ
は、読出パルスが印加された次の転送期間（点々部分）
に１ライン分ずつＳＡＭ3bに転送し、読出パルスが印加
されない転送期間にはＲＡＭ3aのリフレッシュが行われ
る。ＳＡＭ3bに転送された画像データは所要の信号処理
回路に送出される。
信号に変換され、ＶＲＡＭ３に入力する。ＲＡＭ3aは、
前記ＲＡＳ信号およびＣＡＳ信号に応じてＡ／Ｄ変換部
２よりの画像データを書込み、書込まれた画像データ
は、読出パルスが印加された次の転送期間（点々部分）
に１ライン分ずつＳＡＭ3bに転送し、読出パルスが印加
されない転送期間にはＲＡＭ3aのリフレッシュが行われ
る。ＳＡＭ3bに転送された画像データは所要の信号処理
回路に送出される。
【００１０】
【発明の効果】以上に説明したように、本発明による画
像データ転送回路によれば、ＲＡＭからＳＡＭへの画像
データの転送の可否を、ＲＡＭの画像データ書込みの都
度、書込パルスの間隔をカウントして判断するものであ
るから、例えば、画像の縮小率からは画像データの転送
ができないと判断される場合であっても、幾つかのタイ
ミングで画像データの転送が行われるもので、従来のも
のに比べてより多くの転送タイミングを入れることがで
き、転送動作がスムーズに行われる。
像データ転送回路によれば、ＲＡＭからＳＡＭへの画像
データの転送の可否を、ＲＡＭの画像データ書込みの都
度、書込パルスの間隔をカウントして判断するものであ
るから、例えば、画像の縮小率からは画像データの転送
ができないと判断される場合であっても、幾つかのタイ
ミングで画像データの転送が行われるもので、従来のも
のに比べてより多くの転送タイミングを入れることがで
き、転送動作がスムーズに行われる。
【図１】本発明による画像データ転送回路の一実施例の
要部ブロック図である。
要部ブロック図である。
【図２】画像データの書込み・転送を説明するためのタ
イミングチャートである。
イミングチャートである。
【図３】画像データ転送の可否を説明するための図であ
る。
る。
【図４】画像データの転送を説明するためのタイミング
チャートである。
チャートである。
１ 映像信号 ２ Ａ／Ｄ変換部 ３ ＶＲＡＭ 3a ＲＡＭ 3b ＳＡＭ ４ 書込パルス生成部 ５ クロック生成部 ６ クロックカウンタ ７ 転送タイミングパルス発生部 ８ ＲＡＳ・ＣＡＳ生成部
Claims (4)
- 【請求項１】 映像信号をディジタル信号に変換するＡ
／Ｄ変換部と、Ａ／Ｄ変換部よりの信号を記録するＶＲ
ＡＭと、ＶＲＡＭの書込パルスを生成する書込パルス生
成部と、前記映像信号に同期したクロックを生成するク
ロック生成部と、前記書込パルスでリセットされ、前記
クロックをカウントし所要数カウントにて信号出力する
クロックカウンタと、クロックカウンタよりの信号に基
づいてＲＡＳ・ＣＡＳ信号を生成し、前記書込パルス生
成部よりの信号と共に出力するＲＡＳ・ＣＡＳ生成部と
でなり、前記ＶＲＡＭは、ＲＡＳ・ＣＡＳ生成部よりの
書込パルスにてＡ／Ｄ変換部よりの信号をＲＡＭに書込
み、ＲＡＳ・ＣＡＳ信号の転送タイミングにてＲＡＭの
信号をＳＡＭに転送するようにした画像データ転送回
路。 - 【請求項２】 前記クロックカウンタよりの信号にて転
送タイミングパルスを発生する転送タイミングパルス発
生部を設け、転送タイミングパルス発生部よりの信号に
基づいて前記ＲＡＳ・ＣＡＳ生成部でＲＡＳ・ＣＡＳ信
号の転送タイミングを生成するようにした請求項１記載
の画像データ転送回路。 - 【請求項３】 前記クロックカウンタは、転送タイミン
グに必要なクロック数のカウントにて信号出力するよう
にした請求項１または請求項２記載の画像データ転送回
路。 - 【請求項４】 前記クロックカウンタは、16クロックカ
ウントにて信号出力するようにした請求項１または請求
項２記載の画像データ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12917794A JPH07334412A (ja) | 1994-06-10 | 1994-06-10 | 画像データ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12917794A JPH07334412A (ja) | 1994-06-10 | 1994-06-10 | 画像データ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334412A true JPH07334412A (ja) | 1995-12-22 |
Family
ID=15003050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12917794A Pending JPH07334412A (ja) | 1994-06-10 | 1994-06-10 | 画像データ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012517050A (ja) * | 2009-02-02 | 2012-07-26 | クアルコム，インコーポレイテッド | パルス生成システムおよび方法 |
-
1994
- 1994-06-10 JP JP12917794A patent/JPH07334412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012517050A (ja) * | 2009-02-02 | 2012-07-26 | クアルコム，インコーポレイテッド | パルス生成システムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0605185B1 (en) | Image processing apparatus | |
| JPH0217867B2 (ja) | ||
| US4318137A (en) | Real time digital recording system for thermovision data | |
| JPS5864622A (ja) | デ−タ再生装置 | |
| JPS5848293A (ja) | メモリのリフレツシユ装置 | |
| JPS6363289A (ja) | 映像信号のデジタルメモリ制御方式 | |
| US5842169A (en) | Read/write control method and circuit for a sound recording/reproducing device | |
| JP2845289B2 (ja) | 画像データの高速合成方法 | |
| JP2730275B2 (ja) | 高速感熱波形記録装置 | |
| JPH0237639B2 (ja) | ||
| JPS6282821A (ja) | 多チヤネルｄａ変換器 | |
| JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
| JP2961733B2 (ja) | 画像メモリ装置 | |
| JPH0340057A (ja) | データ転送装置 | |
| JPS62249577A (ja) | 時間軸誤差補正装置 | |
| JP2615004B2 (ja) | 集積化順次アクセスメモリ回路 | |
| SU1376074A1 (ru) | Устройство дл программируемой задержки информации | |
| JPS6199190A (ja) | ビデオメモリ−装置 | |
| JPS63171077A (ja) | 画像メモリ | |
| JPS60135869U (ja) | インタリ−ブ用ｒａｍの読出し書込みパルス発生回路 | |
| JPS61153730A (ja) | デ−タバツフア装置 | |
| JPS60124170U (ja) | 映像信号処理装置 | |
| JPH0316778U (ja) | ||
| JPH11238013A (ja) | メモリデータ処理装置 | |
| JPS6327796B2 (ja) |