JPH07334948A

JPH07334948A - ディスク装置

Info

Publication number: JPH07334948A
Application number: JP6122106A
Authority: JP
Inventors: Susumu Yoshida; 晋吉田; Masahide Kanee; 昌英鐘江
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-06-03
Filing date: 1994-06-03
Publication date: 1995-12-22

Abstract

(57)【要約】【目的】隣接パターンに影響されずに位相サーボパター
ンに正確に同期した復調信号を検出する。【構成】サーボヘッド手段１８によるサーボ情報の読取
信号のゼロクロスタイミングを、ゼロクロス検出手段１
１２で検出してヘッド位置検出に使用するゼロクロス検
出信号を出力する。ゼロクロス検出手段１１２の前段に
ローパスフィルタ手段１０１０を設け、ノイズと隣接シ
リンダ・パターンによるゼロクロスのなまりを改善す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスク面に記録され
たサーボ情報の位相を判定してヘッドの位置を検出する
ディスク装置に関し、特にサーボ情報読出波形のゼロク
ロスを検出してヘッド位置を検出するディスク装置に関
する。磁気ディスク装置は、回転する磁気ディスクの半
径方向に、ヘッドを移動して目標トラックに位置決め
し、磁気ヘッドにより磁気ディスクのトラックにデータ
をリードし、またトラックのデータをライトする記憶装
置である。この磁気ディスク装置では、記憶容量の増加
と、小型化を進める上で、記録密度、特にトラック密度
の向上は不可欠である。

【０００２】また高速化の上でヘッドのシーク時間は、
１０ミリ前後の性能が要求される。このため、ヘッドの
位置決め回路は、高速のプロセッサを用いたデジタル回
路が採用されている。このデジタルサーボ回路を用いる
と、サンプリングタイミングの時だけ位置を検出すれば
良く、サーボヘッドの位置検出回路もアナログサーボ位
置検出回路とは異なるものが要求されている。

【０００３】

【従来の技術】一般に、広く使用されてきた２相方式の
サーボパターンは、磁気ディスクのトラック密度が高く
なるに伴い、位置信号の復調回路の周波数帯域が高くな
り、ノイズに弱くなるという問題があった。また２相方
式のサーボパターンでは、磁気ディスクのサーボ面に記
録されたサーボ情報の読取で得た波形のピーク検出を行
い、検出したピークの高さにより位置を検出している。
しかし、ピークの高さは連続して得られるが、ノイズの
影響や、磁気ディスク媒体面のレベル変動が位置の検出
量に直接影響してくるという問題もあった。

【０００４】このため、サーボパターンを位相情報とし
て記録し、サーボ情報の位相差により位置を検出方法が
米国特許第4,549,232 号明細書、米国特許第4,642,562
号明細書（対応日本国公開特許出願昭和６０年第１０４
７２号公報）等により提案されている。図１６は従来の
位相サーボパターンを示す。位相サーボパターンは、磁
気ディスクのサーボ面を０番、１番、２番、３番の４シ
リンダ単位に分け、各シリンダの円周方向において、各
々位相の異なるサーボ情報を記録する。即ち、１つの位
相サーボパターンは、第１フィールドＥＶＥＮ１、第２
フィールドＯＤＤ及び第３フィールドＥＶＥＮ２に分け
られる。第１及び第３フィールドＥＶＥＮ１，ＥＶＥＮ
２には同位相のサーボパターンを記録し、第２フィール
ドＯＤＤには逆位相のパターン記録し、移動するヘッド
の位置を第２フィールドＯＤＤのセンタ位置で読み取れ
るようにしている。

【０００５】図１７は図１６の第１及び第３フィールド
ＥＶＥＮ１，ＥＶＥＮ２における位相差の検出を示す。
ここで、サーボパターンは、基準クロックの４クロック
を１周期として記録されており、これにより、０〜３番
のシリンダの４つのシリンダ内での位置を検出できる場
合を例にとっている。基準クロックの基準位相を図の太
線で示す位相とすると、ヘッドが２番シリンダのセンタ
となる位置６００にある時は、クロック基準位相と位相
サーボパターンのリードパルスとの位相差は、位相差信
号６１０に示すようにサーボパターン周期の１／２とな
る。またヘッドが第１シリンダのセンタとなる位置６２
０にある時は、クロック基準位相とサーボパターンのリ
ードパルスとの位相差は、位相差信号６３０のように１
／４周期となる。

【０００６】またヘッドが第３シリンダのセンタとなる
位置６４０にある時は、基準位相とサーボパターンのリ
ードパルスとの位相差は、位相差信号６５０のように３
／４周期となる。更に、ヘッドが０番シリンダのセンタ
にある時は、クロック基準位相とサーボパターンのリー
ドパルスとの位相差はゼロ又は１周期となる。図１８は
第２フィールドＯＤＤでの位相差の検出を示す。例えば
ヘッドが２番シリンダのセンタとなる位置６６０にある
時は、クロック基準位相とサーボパターンのリードパル
スとの位相差は、位相差検出信号６７０のように１／２
周期となる。またヘッドが３番シリンダのセンタとなる
位置６８０にある時は、クロック基準位相とサーボパタ
ーンのリードパルスとの位相差は、位相差検出信号６９
０のように１／４周期となる。従って、この位相差を検
出することにより、磁気ヘッドが、０〜３番シリンダの
いずれの位置にあるかを検出できる。

【０００７】この位相サーボパターンを用いヘッド位置
検出によれば、サーボ面からの読出波形のピーク検出を
してクロック基準位相に対する位相差を複数回検出し、
その平均位相差を位置信号とする。複数回の位相差検出
を行うため、位置信号を連続的に得ることはできない
が、平均化によってノイズの影響が受けにくい。またデ
ィスク媒体面のレベル変動が、ピーク検出の変動になら
ない程度であれば、精度の良い位置検出が可能である。
更に、ヘッドのデジタル的な位置決め制御においては、
サンプリング周期毎に位置情報が得られれば良いため、
連続的な情報が必要なく、位相サーボパターンを用いた
位置検出が適している。

【０００８】従来の装置では、水晶発振器等の固定位相
のクロック源を使用しており、このため、ディスクに回
転変動があるとサーボパターンとの位相差を正確に検出
できず、位置検出精度が低下する。また水晶発振器は、
温度により発振周波数が変動し、このためクロック基準
の位相が変動してサーボパターンとの位相差を正確に検
出できず、位置検出精度が低下する。

【０００９】また従来装置では、位相差を検出した後の
平均値の計算による位置検出処理を専用のプロセッサで
行っていたため、シーク速度が早くなるとプロセッサの
処理が間に合わなくなり、高速シークが困難であった。
更に従来の装置では、ヘッドが０番から３番までの４シ
リンダの範囲で移動した場合、位相差は０〜１周期（４
クロック）の範囲で変化をする。このため、中心の２番
シリンダについては、位相差は４クロック分の連続した
変化幅があるが、それ以外の０番、１番、３番シリンダ
では、位相差の変化幅が少ない。このためコアス制御で
のヘッド位置の検出歯印が狭くなり、シーク制御が難し
い。

【００１０】このような問題に対し本願発明者にあって
は、特願平５−５４９７７号（対応米国特許出願番号第
０８／１９４６６３号）の「ディスク装置のサーボ位置
検出装置」を提案している。このディスク装置にあって
は、ディスクのサーボ領域の前にタイミング情報を記録
したトレーニング領域を設け、クロック発生源であるＰ
ＬＬ回路を位相同期させて、ディスクのサーボパターン
に同期した基準クロックを発生している。このため、デ
ィスクの回転変動、環境温度変動にかかわらず、規定の
位相の基準クロックを発生でき、サーボパターンとの位
相差を正確に検出してヘッド位置の検出精度を高めてい
る。

【００１１】また位置信号の検出処理を、第１乃至第３
フィールドでヘッド位置に応じてデューティ比率が０〜
１００％の範囲で変化するデューティパルスに変換し、
このデューティーパルスを用いて第１乃至第３フィール
ドの順番にコンデンサを充電、放電、充電と切替えて積
分し、コンデンサの積分電圧としてヘッド位置信号を検
出する。

【００１２】ここで位相サーボ情報は第１及び第３フィ
ールドの和が第２フィールドと略同じとなるようにして
いる。このため目標シリンダへのオントラック状態で、
第１乃至第３フィールドのデューティ比は５０％，５０
％，５０％となり、積分電圧は零となる。この積分回路
によるアナログ的な位置信号の検出により、プロセッサ
は積分信号をＡＤ変換して読み込むだけでよく、高速シ
ークに対応した位置検出ができる。

【００１３】更に、複数の位相の異なる基準クロックか
ら目標シリンダに対応した基準クロックを選択する所謂
シリンダ切替を自動的に行うことで、０番から３番シリ
ンダのいずれが目標シリンダとなっても、常に目標シリ
ンダがセンタシリンダとして±２シリンダの範囲で変化
する位置信号が得られ、コアス制御およびオントラック
制御を確実にする。

【００１４】

【発明が解決しようとする課題】しかしながら、既に提
案したディスク装置にあっては、サーボヘッドから得ら
れた位相サーボ情報の読取信号のピークを検出してヘッ
ドの位置信号を作成しているが、ピーク検出では、ノイ
ズに弱く、ジッタが発生し易いという問題がある。即
ち、ピーク検出は、サーボヘッドから得られた読取信号
をレベルスライスしたゲート信号のタイミングで、読取
信号を微分した信号のゼロクロスを検出することで、ピ
ーク検出信号を得ている。

【００１５】しかし、サーボ面に記録された位相サーボ
情報は、図１６に示したように、０．５シリンダの位相
ずれをもったパターンであり、サーボヘッドによる読取
信号は、隣接するサーボゾーンの影響を受け、信号振幅
が小さくなったり、ピーク部分がなまる。図１９（Ａ）
は、目標シリンダにおける位相サーボパターンの読取信
号１１６０、＋０．５シリンダずれた隣接シリンダのパ
ターン読取信号１１７０、及び−０．５シリンタずれた
隣接シリンダのパターン読取信号１１８０を示してい
る。実際にサーボヘッドから得られる読取信号は、これ
ら３つの信号を合成した図１９（Ｂ）に示す読取信号１
２００となる。

【００１６】そこで読取信号１２００を図１９（Ｃ）に
示すように微分し、微分信号１２１０のゼロクロスから
ピークを検出することになる。しかし、波形部分１２２
０を拡大して示すように、ゼロクロス点１２３０で波形
の傾きがなまる波形歪みを起し、位相ジッターの原因に
なる。その結果、ヘッドの位置決め精度が低下する問題
がある。

【００１７】本発明の目的は、ノイズやジッタに強い位
相サーボ情報を用いた位置検出ができるディスク装置を
提供する。

【００１８】

【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、ディスク媒体のサーボ面に、
複数のシリンダを１単位として各シリンダの円周方向に
配置した複数のサーボフレームの各々に、一の位相変化
を有するサーボ情報を記録すると共に逆の位相変化を有
する位相サーボ情報を記録し、この位相サーボ情報から
ヘッド位置を検出するディスク装置を対象とする。

【００１９】このようなディスク装置につき、本発明に
あっては、サーボヘッド手段１８によるサーボ情報の読
取信号のゼロクロスタイミングを検出してヘッド位置検
出に使用するゼロクロス検出信号を出力するゼロクロス
検出手段１１２を設けたことを特徴とする。更に、ゼロ
クロス検出手段１１２の前段にローパスフィルタ手段１
０１０を設けたことを特徴とする。

【００２０】

【作用】このような本発明の構成によれば、次の作用が
得られる。位相サーボ情報の記録パターンは、０．５シ
リンダピッチで位相が異なるように記録されている。こ
のため目標シリンダの読取信号は、０．５シリンダずら
した記録した両側の記録パターンの影響を受けて信号波
形が小さくなったり、ピークがなまり、ピーク検出では
復調信号としてのピーク検出パルスにジッタを発生させ
てしまう。

【００２１】そこで、読取信号のゼロクロスを検出して
復調信号を得る。ゼロクロス検出であれば、隣接した位
相パターンによるピーク部分のなまりによる影響を受け
ることなく、位相パターンに正確に同期した復調信号と
してのゼロクロス検出パルスを得ることができる。更
に、前段にローパスフィルタを設けることで、読取信号
のノイズの低減と、ゼロクロス部分の信号の立ち上がり
を早め、更に位相サーボの記録パターンに同期した復調
信号の精度を高めることができる。

【００２２】

【実施例】

＜目次＞１．ハードウェア構成２．位置信号作成回路３．サーボフレーム４．位相サーボパターンの読出しによる位置検出１．ハードウェア構成図２は本発明のディスク装置の全体的な構成を示す。本
発明のディスク装置は、ディスクエンクロージャ１０と
ドライブコントローラ１２で構成される。ディスクエン
クロージャ１０にはディスクを回転するスピンドルモー
タ１４、ヘッドを移動するボイスコイルモータ（以下、
「ＶＣＭ」という）１６が設けられる。また、磁気ディ
スクのサーボ面の情報を読み出すため、サーボヘッド１
８とサーボヘッドＩＣ２２が設けられる。

【００２３】更に、複数のデータ面の情報を読み書きす
るため、データヘッド２０−１〜２０−ｎとデータヘッ
ドＩＣ２４が設けられる。データヘッド２０−１〜２０
−ｎのそれぞれは、ヘッド部にライトヘッドとリードヘ
ッドを一体に備えている。ライトヘッドとしては磁気ヘ
ッドを使用し、またリードヘッドとしては磁気抵抗素子
を用いたＭＲヘッドを使用している。

【００２４】ここで、サーボヘッド１８、データヘッド
２０−１〜２０−ｎに設けているライトヘッドおよびリ
ードヘッドの各コア幅は、サーボヘッド１８が最も大き
く、次にライトヘッドのコア幅が大く、リードヘッド
（ＭＲヘッド）のコア幅が最も小さい関係にある。例え
ば、データ面のトラックピッチを７μｍとすると、サー
ボヘッド１８のコア幅はトラックピッチにほぼ等しい７
μｍとなる。これに対し、データヘッドに設けているラ
イトヘッドは６μｍのコア幅であり、更にリードヘッド
としてのＭＲヘッドのコア幅はその半分の３μｍ程度と
なる。

【００２５】ドライブコントローラ１２には全体的な制
御部として制御プロセッサ２６が設けられる。制御プロ
セッサ２６はインタフェース回路２８を介して上位のデ
ィスクコントロールユニットに結合され、シークコマン
ド、リードコマンド、ライトコマンドなどの各種のコマ
ンドを受領して、対応する処理を実行する。制御プロセ
ッサ２６の配下にはヘッド位置決め制御を実行するドラ
イブプロセッサ３０が設けられる。ドライブプロセッサ
３０としては、デジタル・シグナルプロセッサを使用し
ている。ドライブプロセッサ３０に対するヘッド位置検
出のため、位置信号作成回路３６が設けられる。

【００２６】位置信号作成回路３６にはサーボヘッド１
８の読取信号が入力されている。本発明にあっては、デ
ィスク媒体のデータ面に位相サーボ情報を記録してお
り、この位相サーボ情報の読取信号に基づき、位置信号
作成回路３６はヘッド位置を示す位置検出信号を作成す
る。位置信号作成回路３６からの位置信号はＡＤコンバ
ータ３８でデジタルデータに変換されてドライブプロセ
ッサ３０に取り込まれる。

【００２７】ドライブプロセッサ３０はＤＡコンバータ
３２およびドライバ３４を介してスピンドルモータ１４
を制御する。また、ＤＡコンバータ４０およびドライバ
４２を介してＶＣＭ１６を駆動して、ヘッドの位置制御
を行う。ドライブプロセッサ３０によるヘッドの位置決
め制御は、シークコマンドに基づいてヘッドを目的シリ
ンダに移動させるシーク制御と、目的シリンダへのヘッ
ドの到達でオントラック状態を維持するオントラック制
御を行う。

【００２８】ここで、シーク制御はコアス制御とファイ
ン制御で構成される。コアス制御は目標速度パターンに
従ってヘッドを目的シリンダの直前に移動させる制御で
ある。ファイン制御はコアス制御により目的シリンダの
直前、例えば０．５シリンダ前に到達したときに、速度
制御から位置サーボ制御に切り替えて、目的シリンダに
ヘッドを引き込む制御である。

【００２９】一方、ディスク媒体のデータ面に対するデ
ータのリードライトを行うため、符号化／復号化回路４
４、復調回路４８およびバイアス電流制御回路４６が設
けられる。これらのリードライト系の回路は、公知の回
路がそのまま使用できる。更に本発明にあっては、ディ
スク媒体のデータ面の特定シリンダ即ちユーザ領域に対
し、インナ側の端部に位置するインナガードバンド領域
およびアウタ側に位置するアウタガードバンド領域に、
サーボ面の位相サーボパターンに対応した同等な位相サ
ーボパターンを記録している。このデータ面の位相サー
ボパターンを、データヘッドに設けているリードヘッド
で読み出してヘッド位置を検出するため、データヘッド
２４からのリードヘッドの読取信号を復調回路４８を経
由して位置信号作成回路３６に供給している。２．位置信号作成回路図３は図２のドライブコントローラ１２に設けた位置信
号作成回路３０の実施例を示す。なお、位置信号作成回
路に関連するサーボヘッド１８、データヘッド２０、ド
ライブ・プロセッサ３０およびＤＡコンバータ３８を併
せて示している。

【００３０】図３において、サーボヘッド１８で読み取
られたサーボ面の読取信号は、ＡＧＣアンプ１０００で
増幅された後、ローパスフィルタ１０１０でノイズ除去
と波形等化を行ってピーク検出回路１００に入力され、
読取波形のピークタイミングを検出したピーク検出パル
ス（リードバルス）が出力される。ここで、ディスクの
サーボ面およびデータ面に対する磁気記録と読出しは、
図４に示すようになる。

【００３１】図４（Ａ）はライト信号を示し、図４
（Ｂ）に示すように、ライト信号の立上がりで媒体の極
性がＮ極、ライト信号の立下がりで媒体の極性がＳ極に
磁化される。この媒体の磁化状態を読み出したリード信
号は、図４（Ｃ）に示すように、媒体のＮ極の磁化部分
で正の読取波形が得られ、Ｓ極の磁化部分で負の読取波
形が得られる。実際のサーボパターンでは、Ｎ極とＳ極
の間隔はごく短いため、図４（Ｃ）の読取波形は、連続
したサイン波形となる。

【００３２】図４（Ｄ）は図４（Ｂ）の媒体の磁化状態
を簡略的に表現したもので、Ｎ極の磁化部分を実線２１
２で示し、Ｓ極の磁化部分を点線２１４で示している。
以下の位相サーボパターンのトラック記録状態は、Ｎ極
磁化状態を示す実線２１２とＳ極の磁化状態を示す点線
２１４により表現する。リードパルス検出手段の一部と
して機能する図３のピーク検出回路１００は、図４
（Ｃ）のリード信号の読取波形のピークタイミングを検
出し、ピークタイミングで立ち上がるピーク検出パルス
を出力することになる。具体的には、読取波形を一定レ
ベルでスライスしたゲート信号と微分パルスに基づいて
ピーク検出パルスを生成する。

【００３３】図５はピーク検出回路１００の実施例を示
す。オペアンプ１０２０，１０３０はスライス回路を構
成する。図３に示したＡＧＣアンプ１００で増幅され、
ローパスフィルタ１０１０でノイズが除去された読取信
号Ｅ０１は、オペアンプ１０２０，１０３０に入力す
る。オペアンプ１０２０，１０３０には固定スライス電
圧Ｖｓが設定されている。

【００３４】非反転増幅を行うオペアンプ１０２０は中
点電圧となる０Ｖを基準に、プラス側にスライス電圧Ｖ
ｓを設定し、入力する読取信号Ｅ０１のプラスの振幅部
分をスライス電圧Ｅｓでスライスしたスライス信号Ｅ０
３を出力する。これに対し反転増幅を行うオペアンプ１
０３０は、中点となる０Ｖを基準に−Ｖｓとなるスライ
ス電圧を設定し、入力する読取信号Ｅ０のマイナス側の
読取波形をスライス電圧−Ｖｓでスライスしたスライス
信号Ｅ０４を出力する。

【００３５】一方、読取信号Ｅ０１は微分回路１０４０
で微分され、ゼロクロス検出回路１０５０に入力され
る。読取信号Ｅ０１を微分した微分波形は、読取信号Ｅ
０のピーク部分でゼロクロスとなることから、このゼロ
クロスをゼロクロス検出回路１０５０で検出する。ゼロ
クロス検出信号Ｅ０５は、読取信号Ｅ０１のピークタイ
ミングを検出した信号となる。

【００３６】スライス信号Ｅ０３はＤ−ＦＦ１０６０の
Ｄ端子に入力され、スライス信号Ｅ０４はＤ−ＦＦ１０
７０の同じくＤ端子に入力される。ここでＤ−ＦＦ１０
７０のクロック端子Ｃは反転入力となる。Ｄ−ＦＦ１０
６０，１０７０のクロック端子にはゼロクロス検出信号
Ｅ０５が与えられる。スライス信号Ｅ０３，Ｅｏ４はゲ
ート信号として機能する。スライス信号Ｅ０３が論理レ
ベル１に立ち上がった後にゼロクロス検出信号Ｅ０５が
同じく論理レベル１に立ち上がると、Ｄ−ＦＦ１０６０
のセット動作が行われ、Ｑ出力が論理レベル１になる。
またスライス信号Ｅ０４が論理レベル１に立ち上がった
後にゼロクロス検出信号Ｅ０５が論理レベル０に立ち下
がると、Ｄ−ＦＦ１０７０のセット動作が行われ、Ｑ出
力が論理レベル１になる。

【００３７】ＯＲ回路１０８０はＤ−ＦＦ１０６０，１
０７０のＱ出力の論理和をとってワンショット・マルチ
バイブレータ１０９０をトリガし、所定パルス幅のピー
ク検出信号Ｅ０６を出力する。ピーク検出信号Ｅ０４は
Ｄ−ＦＦ１０６０，１０７０のリセット端子Ｒに帰還さ
れて、次のピーク検出のためにリセットされる。このピ
ーク検出回路の動作は、図６（Ａ）〜（Ｆ）のタイミン
グチャートから更に明らかになる。サーボヘッドからの
読取信号は、図６（Ａ）に示すように波形歪みを起こし
ているが、図３に示したフィルタ１０１０を通すことで
図６（Ｂ）に示すフィルタ出力信号Ｅ０１となり、これ
がピーク検出回路に入力する。フィルタ出力信号Ｅ０１
に対しては、オペアンプ１０２０，１０３０においてス
ライス電圧＋Ｖｓ，−Ｖｓの設定が行われる。

【００３８】これによって、オペアンプ１０２０は図６
（Ｄ）に示すスライス信号Ｅ０３をゲート信号として出
力する。また、オペアンプ１０３０は図６（Ｅ）に示す
スライス信号Ｅ０４を同じくゲート信号として出力す
る。一方、微分回路１０４０からの微分信号Ｅ０２は、
図６（Ｃ）に示すように、読取信号のピークタイミング
にゼロクロスをもつ。この微分信号Ｅ０２はゼロクロス
検出回路１０５０に入力され、ゼロクロスに同期した図
６（Ｆ）に示すゼロクロス検出信号Ｅ０５を出力する。

【００３９】ここでゼロクロス検出回路１０５０は、ゼ
ロボルトとなる中点電圧から見るとプラス入力端子に図
６（Ｃ）の微分信号Ｅ０を入力し、マイナス入力端子に
は微分信号Ｅ０２を反転した信号を入力していると見做
され、このプラス入力とマイナス入力の入力信号の比較
出力として微分信号Ｅ０２の正の半サイクルで論理レベ
ル１に立ち上がったゼロクロス検出信号Ｅ５を、図６
（Ｆ）に示すように出力する。

【００４０】Ｄ−ＦＦ１０６０はスライス信号Ｅ０３が
論理レベル１となっている状態でゼロクロス検出信号Ｅ
０５が論理レベル１に立ち上がると、Ｑ出力が論理レベ
ル１となり、ＯＲ回路１０８０を介してワンショット・
マルチバイブレータ１０９０よりピーク検出パルスＥ０
６が１つ出力される。続いてスライス信号Ｅ０４が論理
１に立ち上がった後に次のゼロクロス検出でゼロクロス
検出信号Ｅ０５が論理レベル０に立ち下がると、Ｄ−Ｆ
Ｆ１０７０のセット動作が行われ、Ｑ出力が論理レベル
１となり、ＯＲ回路１０８０を介してワンショット・マ
ルチバイブレータ１０９０をトリガし、次のピーク検出
パルスＥ０６を出力する。

【００４１】ピーク検出回路１００の出力は、ＰＬＬ回
路１０２、マーカー検出回路１０４に与えられている。
ＰＬＬ回路１０２は、後の説明で明らかにするサーボフ
レームの先頭のトレーニング領域に記録しているタイミ
ング信号の読取りに基づくピーク検出パルスに同期して
基準クロックを発振する。ＰＬＬ回路１０２の発振周波
数としては、この実施例にあっては２０ＭＨｚであり、
従って１クロック周期τは５０ｎｓｅｃとなる。マーカ
ー検出回路１０４は、サーボフレームのトレーニング領
域に続くマーカー領域のマーカー信号を検出する。

【００４２】ガードバンド・インデックス検出回路１０
５は、マーカー領域に続くガードバンド・インデックス
領域のガードバンド信号およびインデックス信号を検出
する。マーカー検出回路１０４はマーカーサーチ信号Ｅ
１を受けて動作可能状態となる。また、ガードバンド・
インデックス検出回路１０５もガードバンド・サーチ信
号Ｅ３を受けてガードバンド検出状態となり、インデッ
クス・サーチ信号Ｅ４を受けてインデックス検出状態と
なる。

【００４３】マーカー検出回路１０４からはマーカー検
出信号Ｅ２が出力される。また、ガードバンド・インデ
ックス検出回路１０５からは第１アウタ・ガードバンド
検出信号ＯＧＢ１、第２アウタ・ガードバンドＯＧＢ
２、インデックス信号ＩＮＤＥＸが出力される。ＰＬＬ
カウンタ１０６は、マーカー検出回路１０４からのマー
カー検出信号Ｅ２が得られた時点からＰＬＬ回路１０２
のクロックを計数する。したがって、ＰＬＬカウンタ１
０６の値はマーカー検出時点を起点とした、それ以降の
ガードバンド・インデックス部およびサーボパターン部
における情報記録位置を示す計数値を提供することにな
る。

【００４４】一方、サーボヘッド１８の出力は、選択回
路１１６を介してリードパルス検出手段の一部として機
能するゼロクロス検出回路１１２に与えられている。本
発明にあっては、サーボフレームの最後に設けているサ
ーボパターン部の位相サーボ読取信号については、ピー
ク検出ではなくゼロクロス検出を行っている。このゼロ
クロス検出によりノイズが混入しても確実に位相サーボ
の読取信号を得ることができる。

【００４５】図７はゼロクロス検出回路１１２の実施例
を示す。ゼロクロス検出回路１１２はオペアンプ１１５
０を有し、オペアンプ１１５０の非反転入力端子（プラ
ス入力端子）と反転入力端子（マイナス入力端子）にそ
れぞれコンデンサ１１１０，１１２０を介して前段のロ
ーパスフィルタ１０１０からの読取信号Ｅ０１を交流結
合により入力している。コンデンサ１１１０，１１２０
に続くオペアンプ１１５０の入力に対しては、抵抗１１
３０，１１４０を介して一定の基準電圧Ｖｒｅｆがバイ
アス電圧として印加されている。

【００４６】ゼロクロス検出回路１１２の動作は図８
（Ａ）〜（Ｄ）のタイミングチャートから明らかであ
る。図８（Ａ）の読取信号はローパスフィルタ１０１０
を通過する前の信号であり、ゼロクロスがなまる波形歪
みを生じている。この読取信号をローパスフィルタ１０
１０を通すと、図８（Ｂ）に示すように、ゼロクロスの
立上がりを速くすることができる。

【００４７】読取信号Ｅ０１は２本の信号線の差動信号
として供給されており、コンデンサ１１１０，１１２０
の交流結合でオペアンプ１１５０に入力した読取信号Ｅ
０１を、基準電圧Ｖｒｅｆで設定された中点電圧を基準
に見ると、非反転入力端子（プラス）側は図８（Ｂ）に
示す信号波形となる。これに対し反転入力端子（マイナ
ス）側は図８（Ｃ）に示すように、非反転入力信号を反
転した入力信号となる。

【００４８】このため、オペアンプ１１５０は非反転入
力信号とこれを反転した反転入力信号とを比較するコン
パレータとして動作する。したがって、非反転入力信号
が反転入力信号を上回っている半サイクルの期間に亘
り、論理レベル１となる図８（Ｄ）のゼロクロス検出パ
ルスＥ１６を出力する。なお、図７に示すゼロクロス検
出回路の実施例は、図５に示したピーク検出回路に使用
しているゼロクロス検出回路１０５０についても同じ回
路構成となる。

【００４９】再び図３を参照するに、ゼロクロス検出回
路１１２は、図４（Ｃ）のリード信号におけるＮ極の正
の読取波形とＳ極の負の読取波形との間のゼロクロスタ
イミングを検出することになる。したがって、読取波形
のピーク検出に対しゼロクロス検出は必然的に検出タイ
ミングに位相遅れをもつことになる。即ち、ＰＬＬ回路
１０２による基準クロックについては、ピーク検出によ
る同期制御が行われており、本来、位相サーボの読取り
によるリードパルスもＰＬＬ回路１０２のクロックに同
期する必要があるが、ゼロクロスとすることで必然的に
基準クロックに対し位相遅れを起こす。

【００５０】このゼロクロス検出による位相遅れは、可
変ディレイ回路１１４およびシフター１０８で調整さ
れ、オントラック状態で積分電圧がゼロとなるデューテ
ィ比が５０％のデューティパルスの作成を可能とする。
ここでシフター１０８は、ＰＬＬカウンタ１０６の第２
ビット出力として得られるＰＬＬ回路１０２の基準クロ
ックを４分の１に分周したパルス信号の立上がりを、０
〜３τの３段階の範囲でデジタル的に遅延調整する。こ
れに対し、可変ディレイ回路１１４は、ゼロクロス検出
回路１１２の立上がりタイミングを複数のアナログ遅延
素子の選択接続でアナログ的に遅延させる。

【００５１】マスタクロック作成回路１１０は、目標シ
リンダに対応して定めた位相をもつ基準クロックを４分
の１に分周した周期４τのマスタクロックを作成してマ
スタクロック信号Ｅ１０として出力する。目標シリンダ
に対応した位相をもつマスタクロックの切替えは、ドラ
イブ・プロセッサ３６からのシリンダ切替信号Ｅ３０に
より行われる。

【００５２】シリンダ切替信号Ｅ３０による所謂シリン
ダ切替えは、オントラック制御にあっては、現在ヘッド
が位置している目標シリンダに対応する位相のマスタク
ロックとなる。一方、シーク制御時にあっては、前回の
ヘッド位置と今回のヘッド位置で求めた実速度、更には
加速度を加えて、予測された次の予測位置における目標
シリンダに対応する位相のマスタクロックを作成するよ
うに切り替える。

【００５３】デューティパルス作成回路１２０はセット
／リセット回路であり、マスタクロック作成回路１１０
からの目標シリンダに対応したマスタクロック信号Ｅ１
０の立上がり（基準位相）でセットされ、選択回路１１
８を介して得られるゼロクロス検出パルスの立下がり
（検出位相）でリセットされる。デューティパルス作成
回路１２０からはサーボヘッド１８のオントラック状態
で位相サーボパターンの第１フィールド（ＥＶＥＮ
１）、第２フィールド（ＯＤＤ１）、第３フィールド
（ＯＤＤ２）、第４フィールド（ＥＶＥＮ２）でデュー
ティ比が５０％，５０％，５０％，５０％となるデュー
ティパルスＥ１９が出力される。

【００５４】デューティパルス作成回路１２０からのデ
ューティパルスＥ１９は、積分回路１２４に与えられ
る。積分回路１２４は、基本的にはコンデンサ１２６
と、コンデンサ１２６に対しブリッジ結合された４つの
スイッチ素子１２８，１３０，１３２，１３４で構成さ
れる。コンデンサ１２６に対する下側のスイッチ素子１
３２，１３４は、デューティパルスＥ１９によりオンオ
フ制御される。これに対し、コンデンサ１２６の上側の
スイッチ素子１２８，１３０は、位相サーボパターンの
第１フィールド〜第４フィールドに応じて切替制御され
る。

【００５５】ここで、コンデンサ１２６の両端から取り
出す位置信号の極性を、図示のように右側をプラス、左
側をマイナスとすると、第１〜第４フィールドにおける
スイッチ素子１２８，１３０，１３２，１３４の切替え
による積分動作は次のようになる。まず、第１フィール
ドおよび第４フィールド（ＥＶＥＮ１，２）にあって
は、コンデンサ１２６の上側のスイッチ素子１２８がオ
ン、１３０がオフとなり、この状態でデューティパルス
Ｅ１９によりスイッチ素子１３０がオンオフする。この
ため、実線で示す経路でコンデンサ１２６が充電され、
コンデンサ１２６の両端電圧で見た位置信号はマイナス
側に増加する。

【００５６】一方、第２および第３フィールド（ＯＤＤ
１，２）にあっては、コンデンサ１２６の上側のスイッ
チ素子１３０がオン、１２８がオフとなり、この状態で
デューティパルスＥ１９によりスイッチ素子１３２がオ
ンオフする。したがって、コンデンサ１２６は破線で示
す経路で充電され、図示の極性で見た位置信号はプラス
側に増加する。

【００５７】目標シリンダに対するオントラック状態で
デューティパルスＥ１９は全フィールドについてデュー
ティ比５０％であり、各フィールドにおけるパルス数は
同じであることから、４フィールド分のデューティパル
スの積分動作が終了した時点でコンデンサ１２６の積分
電圧はゼロとなる。目標シリンダにオントラックしてい
る状態からサーボヘッドがずれるとデューティ比が５０
％から外れ、このデューティ比の変化に応じた電圧がコ
ンデンサ１２６に得られる。

【００５８】具体的には、目標シリンダに対しサーボヘ
ッド１８がマイナス方向、即ちアウタ側に移動すると、
第１および第４フィールド（ＥＶＥＮ１，２）のデュー
ティ比は減少し、逆に第２および第３フィールド（ＯＤ
Ｄ１，２）のデューティ比は増加する。これに対し、目
標シリンダに対しサーボヘッド１８がプラス方向、即ち
インナ側に移動すると、逆に第１および第４フィールド
（ＥＶＥＮ１，２）のデューティ比は増加し、第２およ
び第３フィールド（ＯＤＤ１，２）のデューティ比は減
少するようになる。

【００５９】積分回路１２４におけるコンデンサ１２６
の上側のスイッチ素子１２８，１３０の各フィールドご
との切替制御は、一致検出回路１２２からの出力信号Ｅ
５，Ｅ６，Ｅ７，Ｅ８により行われる。一致検出回路１
２２はＰＬＬカウンタ１０６の計数値と予め定めた所定
値との一致を判定して、各一致位置に対応した信号を出
力する。

【００６０】即ち、マーカー検出回路１０４、ガードバ
ンド・インデックス検出回路１０５に対する各サーチ信
号Ｅ１，Ｅ３，Ｅ４に加え、復調モード発生部１２２−
１により第１〜第４フィールドを示す復調モード信号Ｅ
５を出力する。またハーフモード発生部１２２−２によ
って第２フィールドと第３フィールドの境界となる位置
信号検出時点を示すハーフモード信号Ｅ６を出力する。
またデータウィンドウ発生部１２２−３によって第１〜
第４フィールド期間で積分回路１２４に対するデューテ
ィパルスを有効とするデータウィンドウ信号Ｅ７を出力
する。

【００６１】更に放電制御部１２２−４によって第１〜
第４フィールドに亘るデューティパルス発生期間以外の
タイミングでコンデンサ１２６を放電リセットする放電
制御信号Ｅ８を出力する。この放電制御信号Ｅ８による
放電リセットは、積分回路１２４に設けているスイッチ
素子１２８，１３０をオフ、スイッチ素子１３２，１３
４をオンすることになる。

【００６２】積分回路１２４のコンデンサ１２６の両端
電圧として得られた位置信号Ｅ４０は、ＡＤコンバータ
３８によりサーボフレームの終了タイミングで得られる
割込み信号Ｅ９によりドライブ・プロセッサ３０に取り
込まれる。一方、本発明にあっては、データ面のインナ
・ガードバンド領域（ＩＧＢ１）およびアウタ・ガード
バンド領域（ＯＧＢ１）にも位相サーボパターンを書き
込んでおり、このデータ面の位相サーボパターンによる
ヘッド位置の検出を可能とするため、データヘッド２０
に設けているリードヘッド４１０の読取信号を選択回路
１１６を介してゼロクロス検出回路１１２に入力してい
る。

【００６３】尚、リードヘッド４１０から選択回路１１
６の入力ラインについても、サーボヘッド１８側と同様
に、ＡＧＣアンプ及びローパスフィルタをうもけてもよ
い。選択回路１１６はドライブ・プロセッサ３０からの
制御信号Ｅ３１により切り替えられる。即ち、通常のサ
ーボ制御にあっては、選択回路１１６はサーボヘッド１
８側に切り替えられている。これに対し、データ面の位
相サーボパターンを読み出す際には、シリンダ１回転の
中の所定サーボフレーム数単位にデータヘッド２０側に
切り替えられる。

【００６４】即ち、サーボ面の位相サーボ情報によるオ
ントラック制御に対し離散的にデータヘッド２０に切り
替えながらデータ面の位相サーボ情報の読取りを行っ
て、例えばサーマルオフセット測定やヨー角オフセット
測定を行う。更に本発明にあっては、サーボライタによ
ってサーボ面に位相サーボ情報が書かれた後に、ディス
ク装置自身でデータ面に位相サーボパターンを書き込む
機能をもっていることから、この書込用のライト信号を
マスタクロック作成回路１１０で作成し、データヘッド
２０のライトヘッド４００に供給してデータ面にサーボ
情報を書き込むようにしている。

【００６５】更に、デューティパルス作成回路１２０に
より擬似的に任意のデューティ比をもつデューティパル
スを作成して積分回路１２４で位置信号を作り出すた
め、選択回路１１８が設けられている。選択回路１１８
は、制御信号Ｅ３２によりドライブ・プロセッサ３０か
らの擬似的なリードパルスとゼロクロス検出回路１１２
より得られるゼロクロス検出パルスとを切り替える。

【００６６】ドライブ・プロセッサ３０による擬似的な
リードパルスの発生によるデューティパルスの作成は、
シフター１０８および可変ディレイ回路１１４で行うデ
ューティ５０％の調整に使用する実際のデューティパル
スのデューティ比の測定に使用される。３．サーボフレーム図９は本発明のディスク装置のサーボ面に記録された１
シリンダ分のサーボ情報を直線上に展開して示してい
る。ディスク１回転分のサーボ領域１５４は２１６の区
間に分割されて２１６個のサーボフレーム１５６を形成
している。本発明にあっては、ディスク１回転分のサー
ボ領域１５４におけるクロック数は固定的に決められて
いる。

【００６７】１つのサーボフレーム１５６は、拡大して
示すように、トレーニング部１５８、マーカー部１６
０、ガードバンド・インデックス部１６２およびサーボ
パターン部１６４で構成される。各領域はサーボフレー
ム１５６の開始位置をゼロとすると、２０ＭＨｚの基準
クロックの計数値でトレーニング部１５８が０〜１１２
８、マーカー部１６０が１１２８〜１１６０、ガードバ
ンド・インデックス部１６２が１１６０〜１２６８、更
にサーボパターン部１６４が１２６８〜１５１２のカウ
ント値をもつことになる。

【００６８】図１０，図１１，図１２および図１３は、
サーボフレーム１５６に設けたトレーニング部１５８、
マーカー部１６０、ガードバンド・インデックス部１６
２およびサーボパターン部１６４の磁気記録状態を示
す。ここで、図１０（Ａ）のトレーニング部１５８、図
１０（Ｂ）のマーカー部１６０および図１１のガードバ
ンド・インデックス部１６２については、基準クロック
１６６を４クロック周期となる４τのスケールで示して
いる。これに対し、図１２，図１３のサーボパターン部
１６４については、基準クロック１６６を１クロック周
期となる１τのスケールで示している。

【００６９】図１０（Ａ）に示すトレーニング領域１５
８は、図３に示したＰＬＬ回路１０２の位相を同期させ
るタイミング信号を記録している。このトレーニング部
１５８のタイミング信号を読み出してピーク検出パルス
を４τで得ることで、ＰＬＬ回路１０２は実際のディス
ク回転に同期した１τ＝５０ｎｓ、即ち２０ＭＨｚの同
期発振を行うことができる。

【００７０】図１０（Ｂ）はトレーニング部１５８に続
くマーカー部１６０を示している。マーカー部１６０は
サーボフレームの中での位置を確定する役割を果たし、
マーカー検出で図３に設けたＰＬＬカウンタ１０６の計
数動作を開始し、一致検出回路１２２による各種の一致
判定を行わせる。マーカー部１６０からは「ＬＨＨＨＨ
ＬＨＬＨＬＨ」の読取信号が得られるが、このうち図示
の「Ｌ□ＨＨ□Ｌ□Ｌ□Ｌ□」の６ビットパターンの一
致検出によりマーカー検出を行っている。図１１はガー
ドバンド・インデックス部１６２を示す。本発明にあっ
ては、ガードバンド・インデックス部１６２を第１多数
決部１７４、第２多数決部１７６および第３多数決部１
７８の３つの領域に分け、それぞれに同じ信号を繰り返
し記録している。

【００７１】図３に示したガードバンド・インデックス
検出回路１０５は、ガードバンド・インデックス部１６
２の読取信号から得られた３つの第１〜第３多数決部１
７４，１７６，１７８のうち、一致情報が２以上得られ
ればガードバンドおよびインデックス検出と判断し、ガ
ードバンドおよびインデックスの検出性能を高めてい
る。

【００７２】サーボ面は半径方向にインナ側からインナ
・ガードバンド領域（ＩＧＢ１）１８０、ユーザ領域１
８２、第１アウタ・ガードバンド領域（ＯＧＢ１）１８
４および第２アウタ・ガードバンド領域（ＯＧＢ２）１
８６に分けられている。インデックス情報１８８，１９
０，１９２は、インナ・ガードバンド領域１８０、ユー
ザ領域１８２、更に、第１および第２アウタ・ガードバ
ンド領域１８４，１８６に設けられている。

【００７３】図１２および図１３は、位相サーボパター
ンを記録したサーボパターン部１６４の詳細を示す。こ
のサーボパターン部１６４は、図１２に示す第１フィー
ルド２００、第２フィールド２０２、図１３に示す第３
フィールド２０４および第４フィールド２０６で構成さ
れる。以下の図面中にあっては、（）内に示すよう
に、第１フィールド２００を「ＥＶＥＮ１」、第２フィ
ールド２０２を「ＯＤＤ１」、第３フィールド２０４を
「ＯＤＤ２」、第４フィールド２０６を「ＥＶＥＮ２」
としている。

【００７４】第１フィールド〜第４フィールドの各領域
の長さは、未使用部１９４，１９６，２０８および２０
１を除くと、同じ長さを有する。具体的には、基準クロ
ックの４周期分の４τを基準長さとすると、各フィール
ドは４τ×１０の長さをもつ。ＥＶＥＮ１，２となる第
１および第４フィールド２００，２０６は、シリンダ番
号のプラス側の増加方向（インナ方向）に０．５シリン
ダ移動するごとに１τ、位相をシフトしたパターンを、
８τ周期で書き込んでいる。

【００７５】これに対し、ＯＤＤ１，２となる第２およ
び第３フィールド２０２，２０４については、逆方向の
位相シフトとなるように書き込んでいる。また、各位相
サーボパターンは４シリンダごとに繰り返されている。４．位相サーボパターンの読出しによる位置検出図１４は、本発明のディスク装置でサーボ面の位相サー
ボパターンを読み出したときの図３の一致検出回路１２
２より出力される各信号のタイミングチャートを１サー
ボフレームについて示している。サーボフレームの読出
しで先頭のトレーニング領域から読み出したタイミング
信号によるＰＬＬ回路１０２の同期が完了すると、図１
４（Ｂ）に示すマーカー検出信号Ｅ２がマーカー領域の
検出でマーカー検出回路１０４より出力される。このマ
ーカー検出信号Ｅ２により、図１４（Ｃ）に示すように
ＰＬＬカウンタ１０６が動作状態となって、ＰＬＬ回路
１０２からのクロック信号Ｅ０の計数を開始する。

【００７６】ここで、マーカー検出からフレーム最後の
位置信号の読込みまでの期間は、ＰＬＬカウンタ１０６
の１６進カウント値で１８０Ｈと定まっている。したが
って、１６進計数値１８０Ｈが得られるまでの期間に当
たり、カウンタ動作が行われる。また図１４（Ａ）に示
すように、マーカー検出回路１０４の検出動作を有効と
するマーカーサーチ信号Ｅ１も同じ期間に亘って出力さ
れる。

【００７７】続いて図１４（Ｄ）に示すガードバンド・
インデックス検出信号Ｅ３が１６進計数値で０〜Ｂ０Ｈ
の期間に亘って得られる。このとき図１４（Ｅ）の有効
となっていたガードバンド・インデックスサーチ信号Ｅ
４は立ち上がって、ガードバンド・インデックス検出回
路１０５の検出動作を禁止する。ガードバンド・インデ
ックスサーチ信号Ｅ４がＨレベルに立ち上がっている１
６進計数値でＢ０Ｈ〜１４８Ｈの期間がサーボパターン
部１６４の読取期間となる。

【００７８】このサーボパターン部１６４の読取期間に
おいて、一致検出回路１２２は第１フィールドＥＶＥＮ
１、第２，第３フィールドＯＤＤ１，２、および第４フ
ィールドＥＶＥＮ２で変化する図１４（Ｆ）の復調モー
ド信号Ｅ５を出力し、積分回路１２４に設けているコン
デンサ１２６の上側のスイッチ素子１２８，１３０を各
フィールド期間で選択的にオンオフする。また、図１４
（Ｇ）に示すサーボパターン部１６４の中点となる位置
検出点を与えるハーフモード信号Ｅ６を出力する。

【００７９】サーボパターン部１６４が終了した次のト
レーニング部１５８までの間には、図１４（Ｈ）に示す
割込信号Ｅ９の発生が行われ、このタイミングでドライ
ブ・プロセッサ３０はＡＤコンバータ３８で変換した積
分回路１２４のコンデンサ１２６の両端電圧で決まる位
置信号を取り込む。更に、図１４（Ｉ）に示すように、
サーボパターン部１６４および割込信号Ｅ９の発生期間
以外の期間で有効となる放電制御信号Ｅ８を出力して、
積分回路１２４のコンデンサ１２６を放電リセット状態
即ちゼロ電圧状態としている。

【００８０】図１５は本発明のディスク装置によるサー
ボ面の位相サーボパターン、マスタクロック、ゼロクロ
ス検出によるリードパルス、デューティパルス、更にデ
ューティパルスに基づく積分回路１２４によるコンデン
サ１２６の端子電圧の変化を示している。ここで、サー
ボ面のサーボパターンはシリンダ番号０〜３の４シリン
ダで繰り返している。

【００８１】いまサーボヘッド１８が中央の２番シリン
ダにオントラックしていたとする。この状態にあって
は、シリンダ番号２に記録した位相サーボパターンに対
し４τ進んだ基準位相をもつマスタクロックとして選択
されている。したがって、図１５（Ｂ）に示すデューテ
ィパルスＥ１９は４τごとの基準クロックの立上がりで
セットされ、サーボヘッド１８による位相サーボパター
ンの読出しでリセットされる。そしてオントラック状態
であることから、第１〜第４フィールドＥＶＥＮ１，Ｏ
ＤＤ１，ＯＤＤ２，ＥＶＥＮ２のいずれについてもデュ
ーティ比は５０％となっている。

【００８２】このデューティ比５０％の状態にあって
は、積分回路１２４のコンデンサ１２６は、まず第１フ
ィールドＥＶＥＮ１でマイナス方向に充電される。続い
て第２フィールドＯＤＤ２でプラス方向に充電され、０
Ｖを過ぎて第３フィールドＯＤＤ２で更にプラス方向に
充電される。最後に第４フィールドＥＶＥＮ２にあって
は、第１フィールドＥＶＥＮ１と同様、マイナス方向に
充電され、位相サーボパターンの読出しが完了した時点
でコンデンサ電圧はオントラックを示す零電圧となって
いる。

【００８３】サーボヘッド１８がマイナス方向にシーク
してシリンダ番号１または０にオントラックした場合に
は、各トラックの位相サーボパターンに対し４τ位相が
進んだ基準位相のマスタクロックを選択することで、デ
ューティ比５０％のデューティパルスＥ１９が同様に得
られる。この点はプラス方向のシリンダ番号３にサーボ
ヘッド１８をシークした場合についても同様である。そ
して、オントラックしているシリンダ位置に対し±２シ
リンダの位置でヘッド位置に応じて直線的に変化するヘ
ッド位置信号を作り出すことができる。

【００８４】尚、本発明は、実施例に示した数値による
限定は受けない。

【００８５】

【発明の効果】以上説明したように本発明によれば、
０．５シリンダピッチで位相が異なるように記録された
位相サーボパターンの読取信号が両側の記録パターンの
影響を受けて信号波形が小さくなったり、ピークがなま
ったりしても、読取信号のゼロクロスを検出して復調信
号を得ているため、隣接シリンダによる影響を受けるこ
となく、位相パターンに正確に同期した復調信号として
のゼロクロス検出パルスを得ることができる。

【００８６】更に、前段にローパスフィルタを設けるこ
とで、読取信号のノイズの低減と、ゼロクロス部分の信
号の立ち上がりを早め、位相サーボの記録パターンに同
期した復調信号の精度を更に高めることができる。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明のハードウェア構成を示したブロック図

【図３】図２の位置信号作成回路の実施例を示したブロ
ック図

【図４】サーボパターンの磁気記録の説明図

【図５】図３のピーク検出回路の実施例を示した回路図

【図６】図５のピーク検出動作を示したタイミングチャ
ート

【図７】図３のゼロクロクス検出回路の実施例を示した
回路図

【図８】図７のゼロクロス検出動作を示したタイミング
チャート

【図９】サーボ面に記録した本発明のサーボフレームの
説明図

【図１０】図９のトレーニング部及びマーカー部におけ
る磁気記録パターンの説明図

【図１１】図９のガードバンド・インデックス部におけ
る磁気記録パターンの説明図

【図１２】図９のサーボパターン部における前半２フィ
ールドの磁気記録パターンの説明図

【図１３】図９のサーボパターン部における後半２フィ
ールドの磁気記録パターンの説明図

【図１４】図３の一致判定回路によるサーボフレームの
判定状態を示したタイミングチャート

【図１５】オントラック時の位置検出を示した説明図

【図１６】従来の位相サーボパターンの説明図

【図１７】図１６でシリンダ番号１，２，３番の各々に
オントラックした時の第１及び第３フィールドＥＶＥＮ
１，２でのデューティパルスを示したタイミングチャー
ト

【図１８】図１６でシリンダ番号２，３番の各々にオン
トラックした時の第２フィールドＯＤＤでのデューティ
パルスを示したタイミングチャート

【図１９】位相サーボ読取信号のピーク検出の問題を示
したタイムチャート

【符号の説明】

１：デューティ調整手段２：デューティ測定手段３：リードパルス検出手段１０：ディスクエンクロージャ１２：ドライブコントローラ１４：スピンドルモータ１６：ボイスコイルモータ（ＶＣＭ）１８：サーボヘッド２０，２０−１〜２０−ｎ：データヘッド２２：サーボヘッドＩＣ２４：データヘッドＩＣ２６：制御プロセッサ（ＭＰＵ）２８：インタフェース回路３０：ドライブプロセッサ（ＤＳＰ）３２，４０：ＤＡコンバータ３４，４２：ドライバ３６：位置信号作成回路３８：ＡＤコンバータ４４：符号化／復号化回路４６：バイアス電流制御回路４８：復調回路５０，５０−１〜５０−１１：磁気ディスク５２：ケース５４：回転軸５６−１，５６−２：ベアリング５８：ヘッドアクチュエータ６０：シャフト６２：ブロック６４：コイル６６−１〜６６−１１：アーム７０：サーボ系自動調整部７２：データ面位相情報書込部７４：データ面ビットデータ書込読出部７６：ヨー角オフセット測定部７８：ヨー角オフセット補正部８０：ＶＣＭ用ＤＡＣセンタ値調整部８２：リゼロ処理部８４：デューティ遅延調整処理部８６：積分回路調整処理部８８：シーク制御部９０：シリンダ切替制御部９２：位置予測処理部９４：サーマルオフセット測定部９６：サーマルオフセット補正部９８：パディング処理部１００：ピーク検出回路１０２：ＰＬＬ回路１０４：マーカー検出回路１０５：ガードバンド・インデックス検出回路１０６：ＰＬＬカウンタ１０８：シフター１１０：マスタクロック作成回路１１２：ゼロクロス検出回路１１４：可変ディレイ回路１１６，１１８：選択回路１２０：デューティパルス作成回路１２２：一致検出回路１２２−１：復調モード発生部１２２−２：ハーフモード発生部１２２−３：データウィンドウ発生部１２２−４：放電制御部１２４：積分回路１２６：コンデンサ１５６：サーボフレーム１５８：トレーニング部１６０：マーカー部１６２：ガードバンド・インデックス部１６４：サーボパターン部１７４：第１多数決部１７６：第２多数決部１７８：第３多数決部２００：第１フィールド（ＥＶＥＮ１）２０２：第２フィールド（ＯＤＤ１）２０４：第３フィールド（ＯＤＤ２）２０６：第４フィールド（ＥＶＥＮ２）３００，３０２，３０４：Ｄ−ＦＦ１０００：ＡＧＣアンプ１０１０：ローパスフィルタ

Claims

【特許請求の範囲】

【請求項１】ディスク媒体のデータ面に、複数のシリン
ダを１単位として各シリンダの円周方向に配置した複数
のサーボフレームの各々に、一の位相変化を有するサー
ボ情報を記録すると共に逆の位相変化を有する位相サー
ボ情報を記録し、該位相サーボ情報をサーボヘッド手段
（１８）により読出してヘッド位置を検出するディスク
装置に於いて、前記サーボヘッド手段（１８）による前記サーボ領域の
読取信号のゼロクロスタイミングを検出し、前記ヘッド
位置の検出に使用するゼロクロス検出パルスを出力する
ゼロクロス検出手段（１１２）を設けたことを特徴とす
るディスク装置。
【請求項２】請求項１記載のディスク装置に於いて、前
記ゼロクロス検出手段（１１２）の前段にローパスフィ
ルタ手段（１０１０）を設けたことを特徴とするディス
ク装置。