JPH07335511A - 張り合わせウエハ - Google Patents

張り合わせウエハ

Info

Publication number
JPH07335511A
JPH07335511A JP13025894A JP13025894A JPH07335511A JP H07335511 A JPH07335511 A JP H07335511A JP 13025894 A JP13025894 A JP 13025894A JP 13025894 A JP13025894 A JP 13025894A JP H07335511 A JPH07335511 A JP H07335511A
Authority
JP
Japan
Prior art keywords
wafer
bonded
wafers
plane
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13025894A
Other languages
English (en)
Inventor
Hideyuki Unno
秀之 海野
Tetsutada Sakurai
哲真 桜井
Nobuyuki Shimokuchi
信幸 下口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N T T ELECTRON TECHNOL KK
NTT ElectronicsTechno Corp
NTT Inc
Original Assignee
N T T ELECTRON TECHNOL KK
Nippon Telegraph and Telephone Corp
NTT ElectronicsTechno Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N T T ELECTRON TECHNOL KK, Nippon Telegraph and Telephone Corp, NTT ElectronicsTechno Corp filed Critical N T T ELECTRON TECHNOL KK
Priority to JP13025894A priority Critical patent/JPH07335511A/ja
Publication of JPH07335511A publication Critical patent/JPH07335511A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 強靱で割れ難く、高歩留りな張り合わせウエ
ハを得る。 【構成】 (100)面のウエハ1と(111)面のウ
エハ2を張り合わせる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体、絶縁体、導体
材料、あるいはこれらを組み合わせた膜からなる高歩留
まりにして強靱な張り合わせウエハに関するものであ
る。
【0002】
【従来の技術】半導体、絶縁体、導電体あるいはこれら
の複合体からなる異種あるいは同種のウエハの相互張り
合わせは、ショックレー等によるトランジスタの発明で
半導体デバイス研究が熱を帯びた1950年前後から種
々の方法が提案、実施されてきたことはよく知られた事
実である。これらの方法は、前記各種の素材を空間的に
接触させて高温(通常、800°C〜1100°C)で
熱処理をするか、各種の接着材料(合金、セラミックス
パウダ−等)を挟んで材料に応じた温度(例えば、40
0°C〜1000°C)で熱処理をすることが唱われて
いる。残念ながら、当時はウエハの加工精度や結晶の品
質が劣っていたため、この種の製法で製造されたウエハ
は研究レベルでは種々の試みが成されたものの実用に供
されたものは皆無と言ってよい。
【0003】最近、各種の材料の複合化が進められてお
り、一時期途絶えていたウエハの張り合わせが再度注目
を集めている。特に、Siに代表されるLSI製造用半
導体基板と他の基板をウエハ状態で張り合わせて高機能
なデバイスを作ることは一部の分野で実用に供されつつ
ある(例えば、特開平2−96349号公報「半導体基
板の製造方法」、中川明夫著「インテリジェントパワー
IC」、電気学会誌、113巻,P203、3月号、1
993年等)。これらの実用化が進んだ要因は、ひとえ
にウエハの張り合わせ面の加工がオングストロームオー
ダの精度で実現されるようになったこと、張り合わせ面
の異物となるダストを大きく減少させる高清浄なクリー
ンルームが利用できるようになったこと等が大きい。
【0004】ウエハの張り合わせは、ウエハ径が同一の
寸法、例えば6インチのウエハ間で行なわれるのが一般
的であるが、原理的には異なるウエハ径間でも可能であ
る。以下の例では、同一径の場合を示す。張り合わせに
際しては、張り合わせ面の平滑性をオングストロームオ
ーダまでよくすることが重要である。これは張り合わせ
のメカニズムとして、物質が原子間隔のオーダに接近し
た場合に働くファンデアワールスカによって最初の接着
性が得られ、その後に張り合わせ面に残存するH2 Oや
2 等を仲立ちとする化学結合に移行すると信じられて
いることによる。事実、鏡面性のよいウエハ程、良好な
張り合わせ特性を得たことが報告されている。
【0005】従来の張り合わせ方法の代表的な事例を図
3(a)〜(d)に示す。図中、1は主体となるウエ
ハ、2は支持ウエハ、3は拡散層、4はダスト、5は堆
積薄膜(SiO2 、Si34等)、6は張り合わせ面、
7は研磨・エッチング等により除去した部分である。主
体となるウエハ1に所定の加工(例えば、酸化、Si3
4 膜等の薄膜5の堆積、不純物添加による拡散層3の
形成、エピタキシャル層の成長等)を施す。続いて、支
持基板となるウエハ2にも必要な加工(例えば、酸化S
34膜等の薄膜5の堆積等)を施す(図3(a))。
張り合わせを行なう一対のウエハ1,2を対向させて、
張り合わせ面6を中央あるいはウエハの一端から静かに
接触させた後、速やかに接触面積をウエハ全面にまで拡
大する(図3(b))。この時、ダスト4等が付着して
いると、ウエハの接触すべき部位間の距離が大きくなっ
て、張り合わせのための力が十分働かなくなり、空隙や
ボイドの原因となる(図3(c))。張り合わせを強固
にするために、800°C以上の高温で熱処理を行うこ
とは一般的な手法である。この際、酸化性の雰囲気を用
いることが普通であるが、非酸化性の窒素やアルゴン雰
囲気とすること、あるいは酸化性と非酸化性の混合雰囲
気とすることも行なわれている。小さなダストやボイド
は、その際の熱処理で接触面に介在させた薄膜の原子間
や分子間の結合に取り込まれたり、薄膜に吸収されたり
して解消されることが分かっている。一般的には、張り
合わせたウエハは主体となるウエハ1に所定の加工、例
えば絶縁性膜上に1〜2μm厚の半導体層が残存するよ
うな薄層化がなされる。甚だしい場合は、残存半導体層
の厚みとして0.5μmあるいは0.1μm程度の加工
に成功した事例が報告されている(図3(d))。
【0006】本発明で、支持ウエハ2と主体となるウエ
ハ1の間には明確な区別が存在する。それは両者の厚み
にある。支持ウエハ2は機械的な強度を保つ必要がある
ことから数百μmの厚みを有する一方、主体となるウエ
ハ1は半導体デバイスの常として表面近傍のみが活性領
域として機能することから工程(d)を経た後の厚みは
高々数十μm、甚だしい場合は1μm以下である。当
然、残存半導体層には、高速あるいは高耐圧のデバイス
を作り込んだり、センサーと半導体集積回路(IC,L
SI)とが一体となった複合デバイスを形成することが
できる。さて、このような単純な工程で製造される張り
合わせ基板であるが、以下のような製造歩留まりを大き
く下げる要因が工程に内在していた。
【0007】なお、本出願で重要な基礎となる結晶の構
造に関しては、例えば、「結晶・表面の基礎物性」(黒
田司著、日刊工業新聞、1993年刊行)に詳しく記述
されていることがよく知られている。なお、以下の記述
では、結晶学の約束事に則って、面の表現として”
( )”を、また、軸あるいは方向ベクトルの表現とし
て”〔 〕”を、それぞれ用いることとし、括弧内の数
値には所謂バー記号は用いない。すなわち、方向や面の
集合体を表現しているものである。
【0008】張り合わせに用いるウエハは、ウエハ上に
製造するデバイスが最も高性能となるような仕様が採用
される。特に高集積を狙った仕様では、所謂CMOSに
適した(100)ウエハ、すなわち(100)面を主面
とするウエハを採用することが一般的である。しかし、
よく知られているように(100)面のSiウエハは
(010)あるいは(001)といった面に沿って大変
割れ易いという特質を有する。
【0009】一方、張り合わせの支持基板となるウエハ
は、被張り合わせウエハと同一の仕様を用いるか、大量
に生産された所謂ダミーウエハの仕様とすることが一般
的であった。ダミーウエハとは、所謂DRAM−LSI
製造に多量に用いられる(100)ウエハ(この種のも
のを良品ウエハと称する)を取得した残余のSiインゴ
ットから製造されるウエハである。すなわち、ダミーウ
エハも(100)面を主面とするSi結晶である。した
がって、先に述べたような(010)あるいは(00
1)面で割れ易いという欠点は残されていた。
【0010】
【発明が解決しようとする課題】今までに触れた報告の
各種の張り合わせウエハ技術は(100)基板相互でな
されたものである。一方、特別な例として、支持基板を
多結晶Siのウエハ(多結晶Siのインゴットをスライ
スして製造)や石英(SiO2 )製のウエハ(石英のイ
ンゴットをスライスして製造)とした事例が報告されて
いる。これらの特別なウエハは量産された事例が少な
く、また、Si結晶のような均一な加工技術の蓄積が少
なく、そのために張り合わせ面の鏡面性は劣らざるを得
ない。したがって、(100)ウエハのような割れ易い
という難点はないものの、Si結晶同士のような良好な
張り合わせを実現するには困難を伴っていた。
【0011】本発明は上記したような従来の問題点に鑑
みてなされたもので、その目的とするところは、結晶が
有する特性を巧みに利用することにより強靱で割れ難
く、高歩留りな張り合わせウエハを提供することにあ
る。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明は、結晶方位の異なるウエハ
を互いに張り合わせたことを特徴とする。請求項2に記
載の発明は、請求項1に記載の発明において、ウエハ間
に非晶質層が介在されていることを特徴とする。請求項
3に記載の発明は、請求項2に記載の発明において、非
晶質層が酸化膜であることを特徴とする。
【0013】
【作用】結晶面方位が(100)面のウエハはCMOS
に適しているが、(010)あるいは(001)面に沿
って割れ易いという特性を有している。このため、(1
00)面のウエハ同士を張り合わせたウエハは(01
0)あるいは(001)面で割れ易い。これに対して、
(111)ウエハは大変強く、割れ難いという特性を有
する。そこで、結晶面方位の異なる(100)ウエハと
(111)ウエハを張り合わせると、CMOSに適し、
かつ強靱で割れ難い張り合わせウエハが得られる。
【0014】
【実施例】以下、本発明を図面に示す実施例に基づいて
詳細に説明する。図1(a),(b)は本発明に係る張
り合わせウエハの一実施例を示す図である。同図におい
て、本実施例は結晶面方位が(100)面と(111)
面のウエハ1,2を張り合わせたものである。なお、O
Pはオリエンテーションフラット(直線状に加工したウ
エハ端)である。
【0015】ウエハの張り合わせには、張り合わせ面の
完全な平坦化、平滑化を実現することが望まれている。
しかし、ウエハの表面(鏡面加工がなされて半導体デバ
イスが形成される面と定義)と裏面(粗面加工がなされ
て加工途中のウエハ保持が容易とされる面と定義)の加
工履歴の違いからウエハは表面が凸になるように反るこ
とが一般的である。この反りは、 ウエハの結晶面方位(例えば、(100)面なのか、
(111)面なのか) 加工手法(例えば、Si層の除去が、機械的な研磨が
主体なのか、化学的なエッチングが主体なのか) Siウエハに含まれた酸素濃度およびSiO2 等の異
物質としてSiウエハ中に酸素を析出させる所謂デヌイ
ーデッドゾーン処理の有無等に依存する。
【0016】同一の仕様のウエハを準備すると同一の反
り、すなわち表面が凸となるように反ってしまう。この
結果、張り合わせに際しては、凸面同士を張り合わせる
という難点が生じる。
【0017】このような難点の解決手法を提案し、さら
に優れた効果を具現化したものが本願発明である。その
要旨は、張り合わせウエハ相互にそれぞれ異なる結晶面
を用いてウエハの反りを調整すると共に張り合わせ後の
強靱性を確保することにある。以下の説明においては結
晶の面方位と面指数が重要な根幹をなすので、簡単な注
釈を行なう。代表的なSiウエハは大集積を目的とした
CMOSデバイス用に用いられる(100)ウエハと高
速動作に有利なバイポーラデバイス用の(111)ウエ
ハである。これらは結晶の軸を明確にするため、前記オ
リエンテーションフラットあるいはノッチ(円形の微小
孔)と呼ばれる目印を付けることが一般的である。以下
の説明では日本国内で一般的なオリエンテーションフラ
ットを例に取り説明する。(100)ウエハ1の代表的
なオリエンテーションフラットOPは図1に示すように
〔110〕軸方向に設けられる。また、(111)ウエ
ハ2のそれは〔211〕あるいは〔110〕に設けられ
る(但し、図1においては前者の例を示す)。
【0018】張り合わせの具体的な手法としては、図1
に示すように、それぞれの外径を、あるいは中心を一致
させるように、一組のウエハを重ね合わせることが一般
的である。本実施例では、それぞれのウエハ1,2の中
心を”OXY”で表し、それぞれの中心が一致するように
実施する手法をモデル的に示している。図中の太い矢印
はウエハの重ね合わせを行なうための移動方向を示し、
細い矢印は当該ウエハの結晶軸の方向を示している。こ
こで、具体的な事例として挙げた張り合わせは大きく分
けて二種類である。 i) 異種の結晶面相互の張り合わせウエハ:図1
(b)参照 ii)同種の結晶面で異なる結晶軸が一致する張り合わ
せ:図2参照 例:(100)面同士を〔110〕軸と〔100〕軸が
一致するように張り合わせる
【0019】なお、図2に示す同一結晶面同士の張り合
わせにおいて、相互にわずかな傾き、所謂オフアングル
を設けて行なう構成も考られるが、この組合せは上記i
i)に示した手法の中で、軸を表すパラメータ〔k,
l,m〕のいずれか二組の数字を大きくして僅かに違え
た場合に相当するので割愛する。
【0020】次に、このような構成のウエハの組合せで
得られる利点について述べる。まず、最大の利点は高集
積化に有利なCMOSデバイスの搭載に必要な(10
0)ウエハの割れ易さを克服できることである。良く知
られているように(111)ウエハは大変強いウエハと
して知られており、例えば、1100°Cの高温石英管
中から20°Cのクリーンルーム内まで1分以内に引き
出しても基板が破壊されることはほとんどない(勿論、
(100)ウエハを用いると略100%の割合で基板に
大きなスリップが入ったり、甚だしい場合は基板の破断
が生ずる)。
【0021】そこで、図1の張り合わせにおいて、支持
基板として(111)ウエハ2を、デバイスを製造する
主体となる基板として(100)ウエハ1を用いること
が大きな効果を生む。このような構成では、デバイス製
造はCMOS製造に有利な(100)結晶面を、ウエハ
の機械的な強度確保には応力に強い(111)結晶面を
利用することが可能となる。さらに、(111)結晶面
の応力に強い特性を生かして短時間の昇温、降温を(1
00)結晶面に施すことが可能である。これは、昨今の
超高速あるいは高集積デバイスに必要な0.1μm以下
の浅い接合形成を容易にする特長がある。
【0022】次に、本発明が有する別の利点について述
べる。図2に示したように、同一の結晶面を有する基板
相互で異なる結晶軸が一致する張り合わせを行なう事例
とし、(100)面同士を〔021〕軸と〔012〕軸
が一致するように張り合わせる場合を取り上げる。良く
知られているように同一面に含まれる〔100〕軸と
〔110〕軸とのなす角度は約45°である。このこと
は、同一仕様の(100)ウエハを特定の軸方向から片
方を45°回転させた状態で張り合わせれば所望の構成
となることを意味している。このような張り合わせを行
なうと(100)面を主面とする基板において割れ易い
(010)面あるいは(001)面等が張り合わせウエ
ハ相互で一致することはなく、これらの面はそれぞれ約
45°のずれを持つこととなる。当然であるが、結晶に
おいて割れ易い面を外した面は大変割れ難いことが知ら
れている。すなわち、図2において、支持ウエハ2の割
れ易い面は主体となるウエハ1の割れ難い面で保護され
ることとなる。この第二の事例は、割れ易いラワン材の
薄片を年輪が直交するように張り合わせて軽量で強度が
高い合板を形成する技術に似ていると言える。この事例
においては、約45°の回転で張り合わせたが、この角
度に制限されるものではなく、割れ易い面が一致しない
回転角度ならいずれの値でもよいことは自明である。
【0023】良く知られているように、DRAMに代表
されるメモリーの大量生産で(100)ウエハは大量に
用いられる。このため、機械的な強度に優れる(11
1)基板より容易に安価に入手が可能である。各種のデ
バイスを製造する際、(111)ウエハほど応力に強い
必要がなければ、この事例は強靱な張り合わせウエハの
強靱性を活用した短時間の昇温/降温工程を組合せて製
作した。昇温/降温の速度は各温度領域に適した変化を
与えることが普通である。例えば、(100)面のSi
ウエハの1100°Cへの変化は、900°Cまでは4
5°C/分、それ以上の温度に対しては10°C/分、
20°C/分、30°C/分の温度変化をきめ細かく組
み合わせて、室温から約40分かけて行なわれるのが従
来の手法であったが、強靱な本発明の張り合わせウエハ
は約15分の時間で1100°Cへの昇温を可能とし
た。製造されたデバイスの特性は結晶性の優劣を示す差
異は認められなかった。この結果、同等のデバイス特性
を実現するためには、高温の処理を行なう酸化炉で本発
明のウエハは短時間で多数の枚数の処理が可能となるも
のである。この種の酸化炉は約1億円と高価なものが常
用されていることからこの効果は大きく、ウエハの処理
コストに占める酸化炉の減価償却分を数分の一に減少さ
せてデバイスのコスト低減に大きく寄与するものであ
る。また、接合面間に酸化膜からなる非晶質層が介在さ
れていると、より強い張り合わせウエハが得られる。
【0024】次に、(100)基板同士を特定の結晶軸
が26°違えた状態で張り合わせた本発明の別の応用事
例では、前記のような高い強靱性を得ることはできなか
ったものの約25分間での昇温を可能にした。(11
1)面のウエハを支持基板とする事例に加えて強靱性で
は劣るものの、支持基板の入手し易さの観点や(11
1)面のウエハに比較して1〜2割り程度低くなる支持
基板のコストの魅力から本事例も十分な効果があると言
える。
【0025】
【発明の効果】以上説明したように本発明に係る張り合
わせウエハは、結晶方位の異なるウエハ同士を張り合わ
せたので、安価な手法で強靱な張り合わせウエハを実現
することができ、また、張り合わせ面に酸化膜を介在さ
せると、より強靱なウエハが得られ、結果としてウエハ
の中に形成されるデバイスの低コスト化を実現すること
が可能である。
【図面の簡単な説明】
【図1】 (a),(b)は本発明に係る張り合わせウ
エハの一実施例を示す図で、(100)面のウエハと
(111)面のウエハを張り合わせた例を示す。
【図2】 結晶面が同じで異なる結晶軸を一致させて張
り合わせた実施例を示す図である。
【図3】 (a)〜(d)は従来行なわれている一般的
なウエハの張り合わせ方法を説明するための図である。
【符号の説明】
1…主体となるウエハ、2…支持ウエハ、3…拡散層、
4…ダスト、5…堆積薄膜、6…張り合わせ面、7…除
去部分、OPオリエンテーションフラット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜井 哲真 東京都武蔵野市吉祥寺本町1丁目14番5号 エヌティティエレクトロニクステクノロ ジー株式会社内 (72)発明者 下口 信幸 東京都武蔵野市吉祥寺本町1丁目14番5号 エヌティティエレクトロニクステクノロ ジー株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 結晶方位の異なるウエハを互いに張り合
    わせたことを特徴とする張り合わせウエハ。
  2. 【請求項2】 請求項1記載の張り合わせウエハにおい
    て、ウエハ間に非晶質層が介在されていることを特徴と
    する張り合わせウエハ。
  3. 【請求項3】 請求項2記載の張り合わせウエハにおい
    て、非晶質層が酸化膜であることを特徴とする張り合わ
    せウエハ。
JP13025894A 1994-06-13 1994-06-13 張り合わせウエハ Pending JPH07335511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13025894A JPH07335511A (ja) 1994-06-13 1994-06-13 張り合わせウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13025894A JPH07335511A (ja) 1994-06-13 1994-06-13 張り合わせウエハ

Publications (1)

Publication Number Publication Date
JPH07335511A true JPH07335511A (ja) 1995-12-22

Family

ID=15029964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13025894A Pending JPH07335511A (ja) 1994-06-13 1994-06-13 張り合わせウエハ

Country Status (1)

Country Link
JP (1) JPH07335511A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223667A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 積層基板およびその製造方法
JPH09320912A (ja) * 1996-06-03 1997-12-12 Nec Corp 半導体基板およびその製造方法
JP2004522296A (ja) * 2000-12-28 2004-07-22 コミツサリア タ レネルジー アトミーク 積層構造を形成するための方法
US6870226B2 (en) 2002-10-17 2005-03-22 Renesas Technology Corp. Semiconductor device and method of manufacturing same
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP2006049895A (ja) * 2004-07-28 2006-02-16 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイス、半導体チップ及び半導体デバイス製造方法
US7186349B2 (en) * 2003-11-04 2007-03-06 Benq Corporation Fluid ejection device and method of fabricating the same
JP2009040639A (ja) * 2007-08-09 2009-02-26 Mitsubishi Electric Corp 半導体ウエハ装置
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2012068136A (ja) * 2010-09-24 2012-04-05 Citizen Holdings Co Ltd 機械構造部品及びその製造方法
JP2017507478A (ja) * 2014-01-07 2017-03-16 蘇州晶湛半導体有限公司Enkris Semiconductor,Inc. 半導体基板、半導体デバイス、および半導体基板の製造方法
WO2023100577A1 (ja) * 2021-12-01 2023-06-08 信越半導体株式会社 電子デバイス用基板及びその製造方法
JP2023081820A (ja) * 2021-12-01 2023-06-13 信越半導体株式会社 電子デバイス用基板及びその製造方法
JP2024143017A (ja) * 2023-03-30 2024-10-11 三菱マテリアル株式会社 シリコン部材、および、シリコン部材の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223667A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 積層基板およびその製造方法
JPH09320912A (ja) * 1996-06-03 1997-12-12 Nec Corp 半導体基板およびその製造方法
JP2004522296A (ja) * 2000-12-28 2004-07-22 コミツサリア タ レネルジー アトミーク 積層構造を形成するための方法
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
US7531878B2 (en) 2002-10-17 2009-05-12 Renesas Technology Corp. Semiconductor MIS transistor formed on SOI semiconductor substrate
US6870226B2 (en) 2002-10-17 2005-03-22 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US7186349B2 (en) * 2003-11-04 2007-03-06 Benq Corporation Fluid ejection device and method of fabricating the same
JP2006049895A (ja) * 2004-07-28 2006-02-16 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイス、半導体チップ及び半導体デバイス製造方法
JP2009040639A (ja) * 2007-08-09 2009-02-26 Mitsubishi Electric Corp 半導体ウエハ装置
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2012068136A (ja) * 2010-09-24 2012-04-05 Citizen Holdings Co Ltd 機械構造部品及びその製造方法
JP2017507478A (ja) * 2014-01-07 2017-03-16 蘇州晶湛半導体有限公司Enkris Semiconductor,Inc. 半導体基板、半導体デバイス、および半導体基板の製造方法
US10249788B2 (en) 2014-01-07 2019-04-02 Enkris Semiconductor, Inc. Semiconductor substrate, semiconductor device and manufacturing method of semiconductor substrate
WO2023100577A1 (ja) * 2021-12-01 2023-06-08 信越半導体株式会社 電子デバイス用基板及びその製造方法
JP2023081820A (ja) * 2021-12-01 2023-06-13 信越半導体株式会社 電子デバイス用基板及びその製造方法
JP2024143017A (ja) * 2023-03-30 2024-10-11 三菱マテリアル株式会社 シリコン部材、および、シリコン部材の製造方法

Similar Documents

Publication Publication Date Title
JP2856030B2 (ja) 結合ウエーハの製造方法
EP1408551B1 (en) Method for producing bonding wafer
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
CN108140541B (zh) SiC复合基板的制造方法
EP1453096B1 (en) Method for producing a bonded wafer
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JPWO2014178356A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
CN110060959B (zh) 贴合晶片的制造方法
JPWO2009011152A1 (ja) Soi基板およびsoi基板を用いた半導体装置
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JP2007214256A (ja) Soiウェーハ
CN107665813B (zh) 一种钽酸锂晶体基片加工方法
JP2005082870A (ja) 積層基板の洗浄方法および基板の貼り合わせ方法
JP4315774B2 (ja) 異種材料複合体およびその製造方法
JP4239676B2 (ja) Soiウェーハおよびその製造方法
US6607968B1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
JPH08316443A (ja) Soi基板及びその製造方法
JP2021163779A (ja) Soiウェーハおよびその製造方法
JP2721265B2 (ja) 半導体基板の製造方法
JPH0770472B2 (ja) 半導体基板の製造方法
JP2007214255A (ja) 貼り合わせsoiウェーハの製造方法
CN101145512A (zh) 贴合晶片的制造方法
JPH08316442A (ja) Soi基板及びその製造方法
JP2807614B2 (ja) Soiウェーハの作製方法
JP2981673B2 (ja) 半導体基板の製造方法