JPH07335818A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH07335818A JPH07335818A JP6125579A JP12557994A JPH07335818A JP H07335818 A JPH07335818 A JP H07335818A JP 6125579 A JP6125579 A JP 6125579A JP 12557994 A JP12557994 A JP 12557994A JP H07335818 A JPH07335818 A JP H07335818A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- bus bar
- bonding
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 バスバーリードとボンディングワイヤとの電
気的な短絡を防止することのできる半導体装置の提供を
目的とする。
【構成】 表面中央部に１列に複数のボンディングパッ
ド３、３、‥が形成された半導体チップ２上に、信号を
入出力するインナーリード６ａ、６ａ、‥と電源電圧お
よび基準電圧をそれぞれ供給するバスバーリード７、７
とが絶縁物５を介して配置され、前記インナーリード６
ａ、６ａ、‥とバスバーリード７、７とがボンディング
ワイヤ８、８、‥によりボンディングパッド３、３、‥
に結線され、これらが樹脂９によって封止されてなるリ
ード・オン・チップ構造の半導体装置Ａであって、前記
バスバーリード７、７の上面が前記インナーリード６
ａ、６ａ、‥のボンディング面よりも低くなっている。
(57) [Summary] [Object] An object of the present invention is to provide a semiconductor device capable of preventing an electrical short circuit between a bus bar lead and a bonding wire. Configuration: Inner leads 6a, 6a for inputting / outputting a signal and a power supply voltage and a reference voltage are respectively supplied on a semiconductor chip 2 having a plurality of bonding pads 3, 3, ... Busbar lead 7, 7
And the inner lead 6 are arranged via an insulator 5.
a and 6a, and the bus bar leads 7, 7 by bonding wires 8, 8 ,.
A semiconductor device A having a lead-on-chip structure in which the busbar leads 7 and 7 are connected to each other and sealed with a resin 9 and the upper surfaces of the busbar leads 7, 7 are the inner leads 6.
It is lower than the bonding surfaces of a, 6a, ....
Description
【０００１】[0001]
【産業上の利用分野】本発明は、特にＬＯＣ（Lead On
Chip）構造を有する半導体装置に関する。BACKGROUND OF THE INVENTION The present invention is particularly applicable to LOC (Lead On
The present invention relates to a semiconductor device having a Chip) structure.
【０００２】[0002]
【従来の技術】バスバーリードを備えたＬＯＣ構造を有
する半導体装置について、特開昭６１−２４１９５９号
公報、あるいは特開平４−１１４４３８号公報等に、そ
の技術的内容が詳しく説明されている。上記の特開昭６
１−２４１９５９号公報等で開示されている半導体装置
は、半導体チップの表面中央部に形成されたボンディン
グパッドと半導体チップの表面に配置されるインナーリ
ードとを、同じく半導体チップの表面上に配置されるバ
スバーリードを跨ぐようにしてボンディングワイヤを用
いて結線し、これらの部材を樹脂によって封止する構造
になっている。2. Description of the Related Art The technical contents of a semiconductor device having a LOC structure having a bus bar lead are described in detail in Japanese Patent Laid-Open No. 61-241959 or Japanese Patent Laid-Open No. 4-114438. The above-mentioned JP-A-6
In the semiconductor device disclosed in Japanese Laid-Open Patent Publication No. 1-241959, a bonding pad formed in the central portion of the surface of the semiconductor chip and an inner lead arranged on the surface of the semiconductor chip are also arranged on the surface of the semiconductor chip. The bus bar leads are connected to each other by using bonding wires, and these members are sealed with resin.
【０００３】[0003]
【発明が解決しようとする課題】ところで、このような
従来の半導体装置では、半導体装置の製造工程のうち、
ボンディングワイヤの結線工程、あるいは半導体装置を
構成する部材を樹脂によって封止する行程において、ボ
ンディングワイヤとバスバーリードとが接触し、電気的
に短絡することがある。この短絡を回避するために、バ
スバーリードとボンディングワイヤとの隙間を大きくす
るという方法が考えられるが、この方法を採用した場
合、半導体装置の厚みが増大することとなり、近年ます
ます高まっている半導体装置の小型化、薄型化の要求に
沿わないという問題がある。By the way, in such a conventional semiconductor device, among the steps of manufacturing the semiconductor device,
In the process of connecting the bonding wires, or in the process of sealing the members constituting the semiconductor device with resin, the bonding wires may come into contact with the bus bar leads and electrically short-circuit. In order to avoid this short circuit, a method of increasing the gap between the bus bar lead and the bonding wire can be considered, but if this method is adopted, the thickness of the semiconductor device will increase, and the semiconductor that has been increasing in recent years There is a problem that the demand for downsizing and thinning of the device cannot be met.
【０００４】本発明は上述する問題点に鑑みてなされた
もので、大型化、厚型化といった手段を用いること無
く、バスバーリードとボンディングワイヤとの電気的な
短絡を防止することのできる半導体装置の提供を目的と
する。The present invention has been made in view of the above-mentioned problems, and it is a semiconductor device capable of preventing an electrical short circuit between a bus bar lead and a bonding wire without using means for increasing the size and increasing the thickness. For the purpose of providing.
【０００５】[0005]
【課題を解決するための手段】請求項１記載の半導体装
置は、上記問題を解決するために、表面中央部に１列に
複数のボンディングパッドが形成された半導体チップ上
に、信号を入出力するインナーリードと電源電圧および
基準電圧をそれぞれ供給するバスバーリードとが絶縁物
を介して配置され、前記インナーリードとバスバーリー
ドとがボンディングワイヤによりボンディングパッドに
結線され、これらが樹脂によって封止されてなるリード
・オン・チップ構造の半導体装置であって、前記バスバ
ーリードの上面が前記インナーリードのボンディング面
よりも低くなっていることを特徴とする。According to a first aspect of the present invention, in order to solve the above problems, a signal is input / output on / from a semiconductor chip having a plurality of bonding pads formed in a line at the center of the surface. The inner leads and the busbar leads for supplying the power supply voltage and the reference voltage are arranged via an insulator, the inner leads and the busbar leads are connected to bonding pads by bonding wires, and these are sealed with resin. The lead-on-chip structure of the semiconductor device is characterized in that the upper surface of the bus bar lead is lower than the bonding surface of the inner lead.
【０００６】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、前記バスバーリードに前記ボ
ンディングワイヤを接続する突起部を設け、前記インナ
ーリードおよび該突起部の下部の絶縁物の厚さに対して
前記バスバーリードの下部の絶縁物の厚さを薄くするま
たはなくすことにより、バスバーリードの上面をインナ
ーリードのボンディング面よりも低くしたことを特徴と
する。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the bus bar lead is provided with a protrusion for connecting the bonding wire, and the thickness of the insulating material under the inner lead and the protrusion is increased. On the other hand, the upper surface of the bus bar lead is made lower than the bonding surface of the inner lead by thinning or eliminating the thickness of the insulator below the bus bar lead.
【０００７】[0007]
【作用】請求項１または請求項２に係わる半導体装置に
よれば、バスバーリードは、インナーリードに対して相
対的に低く設置されているため、バスバーリードとボン
ディングワイヤとの隙間が大きいため、バスバーリード
とボンディングワイヤとの短絡が防止できる。According to the semiconductor device of the first or second aspect, since the bus bar lead is installed relatively lower than the inner lead, the gap between the bus bar lead and the bonding wire is large. A short circuit between the lead and the bonding wire can be prevented.
【０００８】[0008]
【実施例】図１から図４を参照して、本発明による半導
体装置の実施例を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a semiconductor device according to the present invention will be described with reference to FIGS.
【０００９】〔実施例１〕図２は本実施例による半導体
装置Ａの平面図である。また、図１はこの半導体装置Ａ
におけるＸ−Ｘ’面の断面図、図３はＹ−Ｙ’面の断面
図である。図において、２は半導体チップである。半導
体チップ２は、シリコン等の単結晶からなる平板な長方
形状のチップであり、内部に微細な電気回路が形成され
ている。３はボンディングパッドである。ボンディング
パッド３は、半導体チップ２に形成された電気回路を半
導体装置Ａの外部回路と接続するための端子であり、半
導体チップ２の表面中央部に、長辺に平行して一列に多
数形成されている。[Embodiment 1] FIG. 2 is a plan view of a semiconductor device A according to this embodiment. 1 shows the semiconductor device A
3 is a sectional view taken along line XX ′ in FIG. 3, and FIG. 3 is a sectional view taken along line YY ′. In the figure, 2 is a semiconductor chip. The semiconductor chip 2 is a flat rectangular chip made of a single crystal such as silicon and has a fine electric circuit formed therein. 3 is a bonding pad. The bonding pad 3 is a terminal for connecting an electric circuit formed on the semiconductor chip 2 to an external circuit of the semiconductor device A, and is formed in large numbers in a line in a central portion of the surface of the semiconductor chip 2 in parallel with the long side. ing.
【００１０】絶縁テープ５は、放射線の一種であるα線
に対して半導体チップ２に形成された電気回路を保護し
ており、半導体チップ２の表面とインナーリード６ａの
先端部との間に介装され、例えば半導体チップ２の表面
とインナーリード６ａの先端部とにそれぞれ接着されて
いる。The insulating tape 5 protects the electric circuit formed on the semiconductor chip 2 against α rays, which is a type of radiation, and is interposed between the surface of the semiconductor chip 2 and the tips of the inner leads 6a. And is adhered to the surface of the semiconductor chip 2 and the tips of the inner leads 6a, respectively.
【００１１】６はＬＳＩリードである。ＬＳＩリード６
は、半導体チップ２の長辺に沿って２列に多数配置され
ており、半導体チップ２に形成された電気回路を半導体
装置１の外部回路と接続する。また、各々のＬＳＩリー
ド６は、樹脂９によって封止されるインナーリード６ａ
と、外部に露出するアウターリード６ｂとに分けられ、
インナーリード６ａの先端部は、半導体チップ２の表面
上に絶縁テープ５を介して、それぞれ配置されている。Reference numeral 6 is an LSI lead. LSI lead 6
Are arranged in two rows along the long side of the semiconductor chip 2, and connect the electric circuit formed on the semiconductor chip 2 to the external circuit of the semiconductor device 1. In addition, each LSI lead 6 has an inner lead 6a sealed with resin 9.
And an outer lead 6b exposed to the outside,
The tips of the inner leads 6a are arranged on the surface of the semiconductor chip 2 with the insulating tape 5 interposed therebetween.
【００１２】また、７はバスバーリードである。バスバ
ーリード７は、電源に接続される２本のＬＳＩリード６
の各インナーリード６ａをボンディングパッド３に沿っ
て引き伸ばした形状であり、図３に示すように絶縁テー
プ５の厚み分だけ折り曲げて、半導体チップ２の表面上
に配置されている。また、バスバーリード７には、絶縁
テープ５上に乗り上げるようにボンディングワイヤ８が
接続される突起部７ａが複数設けられている。基準電圧
（ＧＮＤ）に接続される２本のＬＳＩリード６について
も同様の形状で、半導体チップ２の表面上に配置されて
いる。Reference numeral 7 is a bus bar lead. The busbar leads 7 are two LSI leads 6 connected to the power supply.
Each inner lead 6a is extended along the bonding pad 3, and is bent on the surface of the semiconductor chip 2 by bending by the thickness of the insulating tape 5 as shown in FIG. In addition, the bus bar lead 7 is provided with a plurality of protrusions 7 a to which the bonding wires 8 are connected so as to ride on the insulating tape 5. The two LSI leads 6 connected to the reference voltage (GND) have the same shape and are arranged on the surface of the semiconductor chip 2.
【００１３】８はボンディングワイヤである。ボンディ
ングワイヤ８は、バスバーリード７の突起部７ａとボン
ディングパッド３、および各インナーリード６ａとボン
ディングパッド３の各上面（ボンディング面）とを電気
的に接続し、各インナーリード６ａとボンディングパッ
ド３とを電気的に接続する場合、バスバーリード７を跨
ぐようにして接続される。ボンディングワイヤ８は、例
えば熱圧着による超音波振動を併用したボンディング法
を用いて接続される。また、９は樹脂である。樹脂９
は、例えばシリコンフィラーを添加したエポキシ系樹脂
からなり、半導体装置Ａが置かれる周囲環境に対して、
半導体装置Ａを構成する上記各部材を封止している。Reference numeral 8 is a bonding wire. The bonding wire 8 electrically connects the protruding portion 7a of the bus bar lead 7 and the bonding pad 3, and each inner lead 6a and each upper surface (bonding surface) of the bonding pad 3, and connects each inner lead 6a and the bonding pad 3 to each other. Are electrically connected, the bus bar leads 7 are connected. The bonding wires 8 are connected by using a bonding method that also uses ultrasonic vibration by thermocompression bonding, for example. Further, 9 is a resin. Resin 9
Is made of, for example, an epoxy resin to which a silicon filler is added, and with respect to the surrounding environment in which the semiconductor device A is placed,
The above-mentioned members constituting the semiconductor device A are sealed.
【００１４】上記構成の半導体装置によれば、絶縁テー
プ５の厚さの分バスバーリード７の上面とボンディング
ワイヤ８との隙間が増えていることにより、ボンディン
グワイヤ８の結線工程、あるいは半導体装置を構成する
部材を樹脂によって封止する工程でボンディングワイヤ
８とバスバーリード７とが接触して電気的に短絡するこ
とが防止できる。According to the semiconductor device having the above structure, the gap between the upper surface of the bus bar lead 7 and the bonding wire 8 is increased by the thickness of the insulating tape 5, so that the step of connecting the bonding wire 8 or the semiconductor device is completed. It is possible to prevent the bonding wire 8 and the bus bar lead 7 from coming into contact with each other and electrically short-circuiting in the step of sealing the constituent members with resin.
【００１５】〔実施例２〕図４は本実施例による半導体
装置Ｂの要部断面図である。なお、実施例１と構成の同
一部分には同一符号を付して説明を省略する。[Embodiment 2] FIG. 4 is a cross-sectional view of essential parts of a semiconductor device B according to this embodiment. The same parts as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
【００１６】本実施例の半導体装置Ｂでは、インナーリ
ード６ａの先端部は、半導体チップ２の表面上に例えば
２枚の絶縁テープ５とを介して、配置される構成とす
る。そして、バスバーリード７は、半導体チップ２の表
面上に１枚の絶縁テープ５を介して、配置される構成と
する。あるいは、インナーリード６ａの先端部が配置さ
れる部分に対して、バスバーリード７が配置される部分
をエッチング加工等を加えて薄くした絶縁テープ５を用
いる。In the semiconductor device B of the present embodiment, the tip portions of the inner leads 6a are arranged on the surface of the semiconductor chip 2 with, for example, two insulating tapes 5 interposed therebetween. Then, the bus bar lead 7 is arranged on the surface of the semiconductor chip 2 with one insulating tape 5 interposed therebetween. Alternatively, the insulating tape 5 is used in which the portion where the bus bar lead 7 is arranged is thinned by etching or the like with respect to the portion where the tip portion of the inner lead 6a is arranged.
【００１７】こうすることにより、半導体チップの表面
に対してバスバーリード７の上面の高さは、インナーリ
ード６ａの先端部およびバスバーリード７の先端部７ａ
のボンディング面の高さよりも絶縁テープ５の１枚分だ
け低くなる。よって、バスバーリード７とボンディング
ワイヤ８との隙間が増えて、ボンディングワイヤ８とバ
スバーリード７とが接触して電気的に短絡することが防
止できる。By doing so, the height of the upper surface of the bus bar lead 7 with respect to the surface of the semiconductor chip is such that the tips of the inner leads 6a and the tips 7a of the bus bar leads 7 are formed.
The height is lower than the height of the bonding surface by one insulating tape 5. Therefore, it is possible to prevent a gap between the bus bar lead 7 and the bonding wire 8 from increasing and prevent the bonding wire 8 and the bus bar lead 7 from coming into contact with each other and electrically short-circuiting.
【００１８】[0018]
【発明の効果】本発明に係わる半導体装置によれば、バ
スバーリードは、インナーリードに対して相対的に低く
されているので、バスバーリードとボンディングワイヤ
の接触によるショートを防止することができる。According to the semiconductor device of the present invention, since the bus bar lead is made relatively lower than the inner lead, it is possible to prevent a short circuit due to contact between the bus bar lead and the bonding wire.
【図１】図２に示す本発明による半導体装置におけるＸ
−Ｘ’面の断面図である。1 is an X in the semiconductor device according to the present invention shown in FIG.
It is a sectional view of the -X 'surface.
【図２】本発明による実施例１の半導体装置の平面図で
ある。FIG. 2 is a plan view of the semiconductor device according to the first embodiment of the present invention.
【図３】図２に示す本発明による半導体装置におけるＹ
−Ｙ’面の断面図である。FIG. 3 shows Y in the semiconductor device according to the present invention shown in FIG.
It is a sectional view of the -Y 'surface.
【図４】本発明による実施例２の半導体装置の要部断面
図である。FIG. 4 is a cross-sectional view of essential parts of a semiconductor device according to a second embodiment of the present invention.
Ａ、Ｂ 半導体装置 ２ 半導体チップ ３ ボンディングパッド ５ 絶縁テープ ６ ＬＳＩリード ６ａ インナーリード ６ｂ アウターリード ７ バスバーリード ８ ボンディングワイヤ ９ 樹脂 A, B Semiconductor device 2 Semiconductor chip 3 Bonding pad 5 Insulating tape 6 LSI lead 6a Inner lead 6b Outer lead 7 Bus bar lead 8 Bonding wire 9 Resin
Claims (2)
パッドが形成された半導体チップ上に、信号を入出力す
るインナーリードと電源電圧および基準電圧をそれぞれ
供給するバスバーリードとが絶縁物を介して配置され、
前記インナーリードとバスバーリードとがボンディング
ワイヤによりボンディングパッドに結線され、これらが
樹脂によって封止されてなるリード・オン・チップ構造
の半導体装置であって、 前記バスバーリードの上面が前記インナーリードのボン
ディング面よりも低くなっていることを特徴とする半導
体装置。1. An inner lead for inputting / outputting a signal and a bus bar lead for supplying a power supply voltage and a reference voltage, respectively, on a semiconductor chip having a plurality of bonding pads formed in a line at the center of the surface via an insulator. Placed
A semiconductor device having a lead-on-chip structure in which the inner lead and the bus bar lead are connected to a bonding pad by a bonding wire, and these are sealed with a resin, and an upper surface of the bus bar lead is bonded to the inner lead. A semiconductor device characterized by being lower than the surface.
ワイヤを接続する突起部を設け、前記インナーリードお
よび該突起部の下部の絶縁物の厚さに対して前記バスバ
ーリードの下部の絶縁物の厚さを薄くするまたはなくす
ことにより、バスバーリードの上面をインナーリードの
ボンディング面よりも低くしたことを特徴とする請求項
１記載の半導体装置。2. The busbar lead is provided with a protrusion for connecting the bonding wire, and the thickness of the insulator below the busbar lead is set to the thickness of the insulator below the inner lead and the protrusion. 2. The semiconductor device according to claim 1, wherein the upper surface of the bus bar lead is made lower than the bonding surface of the inner lead by thinning or eliminating it.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125579A JP2810626B2 (en) | 1994-06-07 | 1994-06-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125579A JP2810626B2 (en) | 1994-06-07 | 1994-06-07 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335818A true JPH07335818A (en) | 1995-12-22 |
| JP2810626B2 JP2810626B2 (en) | 1998-10-15 |
Family
ID=14913681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6125579A Expired - Fee Related JP2810626B2 (en) | 1994-06-07 | 1994-06-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2810626B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750342A3 (en) * | 1995-06-21 | 1997-10-08 | Oki Electric Ind Co Ltd | Semiconductor device having the inner end of conductors disposed on the surface of a semiconductor chip |
| WO1999012203A1 (en) * | 1997-08-29 | 1999-03-11 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US6133624A (en) * | 1997-01-29 | 2000-10-17 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a lead on chip structure |
| CN110402504A (en) * | 2017-03-15 | 2019-11-01 | 矢崎总业株式会社 | Busbar module and battery pack |
-
1994
- 1994-06-07 JP JP6125579A patent/JP2810626B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750342A3 (en) * | 1995-06-21 | 1997-10-08 | Oki Electric Ind Co Ltd | Semiconductor device having the inner end of conductors disposed on the surface of a semiconductor chip |
| US5874783A (en) * | 1995-06-21 | 1999-02-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip |
| EP1396886A3 (en) * | 1995-06-21 | 2004-07-07 | Oki Electric Industry Company, Limited | Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip |
| US6133624A (en) * | 1997-01-29 | 2000-10-17 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a lead on chip structure |
| WO1999012203A1 (en) * | 1997-08-29 | 1999-03-11 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US6297544B1 (en) | 1997-08-29 | 2001-10-02 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| CN110402504A (en) * | 2017-03-15 | 2019-11-01 | 矢崎总业株式会社 | Busbar module and battery pack |
| CN110402504B (en) * | 2017-03-15 | 2021-09-28 | 矢崎总业株式会社 | Bus bar module and battery pack |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2810626B2 (en) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| JP2509422B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6054754A (en) | Multi-capacitance lead frame decoupling device | |
| JPH08116016A (en) | Lead frame and semiconductor device | |
| JPH04324662A (en) | semiconductor package | |
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| JPH05326735A (en) | Semiconductor device and manufacture thereof | |
| JPH10256470A (en) | Semiconductor device | |
| JP2828056B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2983620B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS5992556A (en) | Semiconductor device | |
| JPH07335818A (en) | Semiconductor device | |
| US5309016A (en) | Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JPH10335366A (en) | Semiconductor device | |
| JP2000196005A (en) | Semiconductor device | |
| JPH0621305A (en) | Semiconductor device | |
| JP3439890B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2503029B2 (en) | Method for manufacturing thin semiconductor device | |
| JPH02211643A (en) | Semiconductor device | |
| JP2587722Y2 (en) | Semiconductor device | |
| JPH10242381A (en) | Structure of sealed semiconductor device having a plurality of IC chips | |
| JP2780927B2 (en) | Semiconductor device | |
| JP2972486B2 (en) | Semiconductor device | |
| JPH0661371A (en) | Semiconductor device | |
| JP2000124392A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |