JPH07335901A

JPH07335901A - 半導体装置の製造方法

Info

Publication number: JPH07335901A
Application number: JP15271394A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野; Masabumi Kunii; 正文国井; Takenobu Urazono; 丈展浦園; Shizuo Nishihara; 静夫西原; Hisao Hayashi; 久雄林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-06-10
Filing date: 1994-06-10
Publication date: 1995-12-22

Abstract

(57)【要約】【目的】反射防止膜を有効活用して半導体装置の製造
プロセスを合理化する。【構成】半導体装置を製造する際先ず成膜工程を行な
い、絶縁基板１上に半導体薄膜２を形成する。次に被覆
工程を行ない半導体薄膜２に重ねてレーザ光４に対する
反射防止膜３を形成する。続いて照射工程を行ない反射
防止膜３を介して半導体薄膜２にレーザ光４を照射し、
半導体薄膜２の結晶化を行なうと同時に反射防止膜３を
緻密化する。最後に処理工程を行ない結晶化した半導体
薄膜を活性領域とし緻密化した反射防止膜をゲート絶縁
膜にして薄膜トランジスタを集積形成する。被覆工程を
行なう際、半導体薄膜２の所望区域を選択的に反射防止
膜３で被覆し、レーザ光４の照射効率を変化させる事に
より平面分割的に結晶化区域と非結晶化区域を形成して
も良い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関する。詳しくは、レーザ光照射を用いた半導体薄膜の
結晶化技術に関する。より詳しくは、レーザ光に対する
反射防止膜の有効活用技術に関する。

【０００２】

【従来の技術】高解像度ディスプレイとして、スイッチ
ング素子に多結晶シリコン薄膜トランジスタを用いた大
型で高精細な液晶表示パネルが有望視されている。多結
晶シリコン薄膜トランジスタを用いて大型高精細の液晶
表示パネルを量産する為には、低価格のガラス基板を採
用できる低温プロセスの確立が必須である。低温プロセ
スの手法として従来から大きく期待されてきたのは、レ
ーザ光を非晶質シリコン等の半導体薄膜に照射して、低
融点ガラス基板上に高品質の多結晶シリコンを形成する
技術である。図８は従来のレーザ光照射方法の一例を示
す模式図である。加工対象となる半導体装置は透明絶縁
基板１０１の上に半導体薄膜１０２を形成した積層構造
を有している。この半導体薄膜１０２は例えば非晶質シ
リコン等からなる。半導体薄膜１０２に設けられた所定
の面積区画１０３に対してレーザ光１０４を照射する。
レーザ出力は比較的小さい為、一回のレーザ照射では１
００μｍ²程度の狭い領域を処理する。従って、画面サ
イズの大型化に伴ない大面積の半導体薄膜１０２を処理
する為には、レーザ光１０４を走査させたり、レーザ照
射領域をステップ状に移動して、全体の半導体薄膜１０
２を照射していた。即ち、レーザ照射領域をある程度絞
る事によりエネルギー密度を大きくし、これにより非晶
質シリコン又は比較的粒径の小さい多結晶シリコンから
なる半導体薄膜１０２を完全に溶融し、その大粒径化を
図っていた。レーザ光を走査したりステップ状に移動す
る為、一チップ当たりの照射時間は比較的長くかかりス
ループットが低下する。又、レーザ光の照射を走査する
と、局所的に温度差が発生し結晶粒径のバラツキが大き
くなる。これにより、移動度や閾値電圧等薄膜トランジ
スタの電気的特性にバラツキが生じる。

【０００３】図９は、従来のレーザ光照射方法の他の例
を示す模式図である。これは、半導体薄膜１０２を平面
分割して、選択的に結晶化区画と非結晶化区画を設ける
ものであり、例えば特開昭６０−２４５１２４号公報に
開示されている。即ち、予め設定された複数の面積区画
１０３に対し、順次レーザ光１０４を照射して結晶化区
域を形成するとともに、それ以外の部分は非結晶化区域
となる。この方法ではレーザ光照射を多数回選択的に行
なう事となりその都度レーザ照射系の座標設定を行なう
必要があり、スループットは比較的低いレベルに留まっ
ている。

【０００４】

【発明が解決しようとする課題】ところで、従来からレ
ーザ光照射による結晶化を行なう場合には、半導体薄膜
の表面に予め反射防止膜を形成しておく事が一般的であ
る。反射防止膜はレーザ光の照射エネルギーの吸収効率
を向上でき、半導体薄膜を完全溶融化してその結晶化を
促進する上で有効である。しかしながら、従来の方式で
は、使用済みとなった反射防止膜はエッチング等により
除去され、その上に半導体プロセスを適用して薄膜トラ
ンジスタ等を集積形成していた。そこで、本発明は半導
体装置の製造プロセスを効率化する為、反射防止膜の有
効活用を図る事を目的とする。

【０００５】

【課題を解決するための手段】上述した本発明の目的を
達成する為以下の二通りの手段を講じた。即ち、本発明
の第一側面によれば、半導体装置は次の工程により製造
される。最初に成膜工程を行ない、絶縁基板上に半導体
薄膜を形成する。次に被覆工程を行ない、該半導体薄膜
に重ねてレーザ光に対する反射防止膜を形成する。続い
て照射工程を行ない、該反射防止膜を介して該半導体薄
膜にレーザ光を照射し、半導体薄膜の結晶化を行なうと
同時に反射防止膜を緻密化する。最後に処理工程を行な
い、結晶化した半導体薄膜を活性領域とし且つ緻密化し
た反射防止膜をゲート絶縁膜にして薄膜トランジスタを
集積形成する。前記被覆工程では、例えばＳｉＯ₂，Ｓ
ｉＮ及びＳｉＯＮから選択される少なくとも一種の無機
材料を用いて反射防止膜を形成している。これらの無機
材料は後工程でゲート絶縁膜に転換される。

【０００６】本発明の第二側面によれば、半導体装置は
以下の工程により製造される。最初に成膜工程を行な
い、絶縁基板上に半導体薄膜を形成する。次に被覆工程
を行ない該半導体薄膜の所望区域に重ねてレーザ光に対
する反射防止膜を選択的に形成する。続いて照射工程を
行ない、反射防止膜に被覆された区域と被覆されていな
い区域をレーザ光で同時に一括照射し、平面分割的に結
晶化区域と非結晶化区域を形成する。最後に処理工程を
行ない、該結晶化区域と非結晶化区域に各々電気特性の
異なる薄膜トランジスタを作り分ける。例えば、結晶化
区域に電流駆動能力の大きな薄膜トランジスタを集積形
成する一方、非結晶化区域に電流駆動能力の小さな薄膜
トランジスタを集積形成する。この場合、非結晶化区域
にマトリクス状の画素電極を追加形成し、該電流駆動能
力の小さな薄膜トランジスタと接続して画素アレイ部を
作り込む事ができる。一方該結晶化区域に含まれる電流
駆動能力の大きな薄膜トランジスタを結線して画素アレ
イ部を駆動する周辺回路部を作り込む事ができる。これ
らの工程により、アクティブマトリクス型表示装置の駆
動基板に適した半導体装置を製造できる。

【０００７】

【作用】本発明の第一側面では、ＳｉＯ₂，ＳｉＮ，Ｓ
ｉＯＮ等から構成される反射防止膜を介して半導体薄膜
にレーザ光を照射し、半導体薄膜の結晶化を行なうと同
時に反射防止膜を緻密化している。これに対して半導体
プロセスを適用し、結晶化した半導体薄膜を活性領域と
する薄膜トランジスタを集積形成する。この際、緻密化
した反射防止膜を除去する事なくゲート絶縁膜に転換し
て有効利用を図る。これにより、半導体装置の製造方法
を効率化できスループットの改善につながる。

【０００８】又本発明の第二側面では、半導体薄膜の所
望区域に重ねて反射防止膜を選択的に形成する。この
後、反射防止膜で被覆された区域と被覆されていない区
域をレーザ光で一括照射する事により平面分割的に結晶
化区域と非結晶化区域を形成する。図９に示した従来方
法に比較すると、反射防止膜を巧みに利用する事により
一回の照射工程で結晶化区域と非結晶化区域を作り分け
る事が可能になり、スループットの改善につながる。

【０００９】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる半導体装置製造
方法の第一実施例を示す模式図である。本製造方法で
は、最初に成膜工程を行ない絶縁基板１上に半導体薄膜
２を形成する。半導体薄膜２は例えば非晶質シリコンあ
るいは比較的粒径の小さな多結晶シリコン等からなる。
次に被覆工程を行ない、半導体薄膜２に重ねてレーザ光
に対する反射防止膜３を形成する。反射防止膜３として
は、例えばＳｉＯ₂，ＳｉＮ及びＳｉＯＮから選択され
る少なくとも一種若しくはそれら複数層の無機材料が用
いられる。成膜方法としては、例えばＳｉＯ₂を常圧で
形成する。あるいは、４００℃の基板温度で０．１Torr
〜１０Torr程度の圧力でＬＴＯ（ＬＯＷＴＥＭＰＥＲ
ＡＴＵＲＥＯＸＩＤＥ）ＳｉＯ₂を形成しても良い。
さらには、プラズマＣＶＤにより、ＳｉＯ₂，ＳｉＮあ
るいはＳｉＯＮを成膜しても良い。何れにしてもこの反
射防止膜３は後工程で行なわれるレーザ光照射の吸収効
率を上げる事を目的とし、例えば５０nm程度の厚みに形
成される。次に照射工程を行ない、反射防止膜３を介し
て半導体薄膜２にレーザ光４を照射し、半導体薄膜２の
結晶化を行なうと同時に反射防止膜３を緻密化する。本
例ではレーザ光４としてワンショットレーザパルスを用
い、一回の照射で半導体薄膜２を完全溶融しその結晶化
を図っている。最後に処理工程（半導体プロセス）を行
ない結晶化した半導体薄膜２を活性領域とし緻密化した
反射防止膜３をゲート絶縁膜にして薄膜トランジスタを
集積形成する。

【００１０】一般にＳｉＯ₂やＳｉＯＮ等からなる反射
防止膜３はゲート絶縁膜として通常用いられる熱ＳｉＯ
₂に比べて低温（例えば６００℃以下）で成膜される
為、初期段階では緻密化が十分に行なわれていない。従
って、反射防止膜３の内部に局在準位密度（トラップ準
位）が存在する。この事は、下地となる半導体薄膜２と
その上の反射防止膜３との間に存在する界面固定電荷密
度も増加する事を示している。本発明ではレーザ光照射
により反射防止膜３自体も半導体薄膜２を構成するシリ
コンの溶融温度（１２００℃）近傍まで瞬間的に加熱す
る為、ＳｉＯ₂，ＳｉＮ，ＳｉＯＮ等無機材料自体も溶
融固化する事が可能になり、従来ゲート絶縁膜として用
いられる熱ＳｉＯ₂並の膜特性が得られる。例えば、波
長が３００nm〜３５０nm、エネルギー密度が２００mJ／
cm²〜４００mJ／cm²で、パルス幅が２０nsec〜２００
nsecのレーザパルスをワンショット照射して半導体薄膜
の結晶化と反射防止膜の緻密化を同時に達成している。

【００１１】図２は、図１に示した半導体装置製造方法
の変形例を示す模式図である。本例ではレーザ光４を分
割して複数回に分けステップ状に半導体薄膜２を照射し
ている。例えば、照射範囲を絞ったレーザパルスをワン
ショットずつステップ状に移動させる。これにより、高
密度の照射エネルギーを半導体薄膜２及び反射防止膜３
に加える事が可能になる。

【００１２】図３は、図１に示した製造方法により作成
された半導体装置に含まれる薄膜トランジスタの構成例
を示す模式的な部分断面図である。本例ではプレーナ型
の薄膜トランジスタが形成されている。図示する様に、
透明絶縁基板１１の上には薄膜トランジスタの素子領域
を構成する半導体薄膜１２が形成されている。この半導
体薄膜１２は前述したレーザ光の照射により結晶化した
シリコンからなる。半導体薄膜１２の上にはゲート絶縁
膜１３を介してアルミニウムとシリコンの合金等からな
るゲート電極１４がパタニング形成されている。前述し
た様にゲート絶縁膜１３はレーザ光の照射により緻密化
した反射防止膜を利用したものである。ゲート電極１４
の両側で半導体薄膜１２にはｎ型の不純物が高濃度に注
入され、薄膜トランジスタのソース領域及びドレイン領
域を構成する。両者の間にチャネル領域が設けられる。
かかる構成を有する薄膜トランジスタはＰＳＧ等からな
る第一層間絶縁膜１５により被覆される。その上には金
属アルミニウム等からなる配線１６がパタニング形成さ
れており、コンタクトホールを介して薄膜トランジスタ
のソース領域及びドレイン領域に導通する。配線１６の
上にはさらにＰＳＧ等からなる第二層間絶縁膜１７が被
覆される。その上にはさらにＰ−ＳｉＮ等からなるパッ
シベーション膜１８が成膜される。

【００１３】以下の表１に、本発明に従って作成された
ゲート絶縁膜と従来のゲート絶縁膜とを比較したデータ
を示す。本発明に従って作成されたゲート絶縁膜はＬＴ
ＯＳｉＯ₂で反射防止膜から転換したものである。一方
従来のゲート絶縁膜としては典型的な熱ＳｉＯ₂を挙げ
ている。層間破壊耐圧については従来のゲート絶縁膜が
４０Ｖであるのに対し、本発明にかかるゲート絶縁膜は
３８Ｖ程度であり、殆んど遜色がない。又、膜の緻密度
を示すエッチングレートについては、従来のゲート絶縁
膜が１．６nm/secであるのに対し、本発明にかかるゲー
ト絶縁膜は１．５nm/sec程度であり、殆んど遜色のない
事が分かる。さらに、界面固定電荷密度：Ｑssについて
は従来のゲート絶縁膜が１×１０¹⁰（１／cm²eV）であ
るのに対し、本発明に従って作成されたゲート絶縁膜は
２×１０¹⁰（１／cm²eV）程度であり、オーダ的に見る
とレーザ光照射による緻密化の結果、界面固定電荷密度
が十分低下している事が分かる。

【表１】

【００１４】図４は、本発明に従って形成された薄膜ト
ランジスタの電気特性を示すグラフであり、カーブＡで
示されている。なおカーブＢはレーザ光照射による緻密
化を行なっていない反射防止膜をゲート絶縁膜として用
いた場合の薄膜トランジスタ特性を表わしている。この
グラフでは横軸にゲート電圧ＶＧＳをとり、縦軸にドレ
イン電流ＩＤＳをとってある。グラフから明らかな様
に、レーザ光照射により緻密化した場合には電流駆動能
力が格段に向上しているとともに、リーク電流も減少し
ている。これは、ゲート絶縁膜の緻密化に伴なう界面準
位密度の低下によりもたらされたものであると考えられ
る。

【００１５】次に図５を参照して本発明にかかる半導体
装置製造方法の第二実施例を説明する。最初に成膜工程
を行ない、透明絶縁基板２１上に半導体薄膜２２を形成
する。次に被覆工程を行ない、半導体薄膜２２の所望区
域に重ねてレーザ光に対する反射防止膜２３を選択的に
形成する。続いて照射工程を行ない、反射防止膜で被覆
された区域２４と被覆されていない区域２５をレーザ光
２６で一括照射し、平面分割的に結晶化区域２４と非結
晶化区域２５を形成する。最後に処理工程を行ない結晶
化区域２４と非結晶化区域２５に各々電気特性の異なる
薄膜トランジスタを作り分ける。例えば、結晶化区域２
４に電流駆動能力の大きな薄膜トランジスタを集積形成
し、非結晶化区域２５に電流駆動能力の小さな薄膜トラ
ンジスタを集積形成する。なお、結晶化区域２４に残さ
れた反射防止膜を利用して薄膜トランジスタのゲート絶
縁膜に加工しても良いことは勿論である。

【００１６】大面積の半導体薄膜（例えばシリコン薄
膜）にレーザ光を照射する場合、局部的に、結晶シリコ
ントランジスタとは特性の異なる薄膜トランジスタが必
要になる場合がある。例えば、非晶質シリコントランジ
スタの様なリーク電流の低いデバイスは画素スイッチン
グ用の能動素子として使用する事が可能であり、これを
周辺の駆動回路部と同時に作成できれば、レーザ光の照
射工程での量産効率が飛躍的に向上する。しかしなが
ら、アクティブマトリクス型表示装置等に使用する駆動
回路は結晶シリコンと同程度の電子移動度が必要であ
る。この為、従来一括同時のレーザ光照射はできなかっ
た。本発明はこれを可能とする為、結晶化する区域のみ
反射防止膜を選択的に成膜し、その他の区域は反射防止
膜を除去する構造を採用した。これにより反射防止膜で
被覆された区域は結晶化が促進される。その他の区域は
レーザ光の照射エネルギーが効率的に吸収できない為略
非晶質シリコンのまま残される。この後、半導体プロセ
スを適用して両区域に夫々電気特性の異なる薄膜トラン
ジスタを集積形成すれば良い。本発明ではレーザ光の照
射を選択的且つ多数回行なう必要がなくなる為量産効率
が向上する。

【００１７】図６は図５に示した半導体装置製造方法の
一応用例を示し、表示用半導体チップの製造方法を模式
的に表わしている。最初に成膜工程を行ない、比較的低
融点（例えば６００℃以下）のガラス材料からなる透明
な絶縁基板５１の上に半導体薄膜５２を形成する。この
半導体薄膜５２は前駆状態では非晶質又は比較的小さな
粒径を有する多結晶であり、例えば非晶質シリコンや多
結晶シリコンからなる。次に、半導体薄膜５２の加熱処
理を含む一連の処理を行ない、一チップ分の面積区画５
３に薄膜トランジスタを集積形成する。本実施例では面
積区画５３内に画素アレイ部５４と、これを駆動する周
辺回路部として水平走査回路５５及び垂直走査回路５６
を含んでいる。これらには何れも薄膜トランジスタが集
積形成される。最後に画素アレイ部５４に一画面分の画
素電極をマトリクス状に形成して表示用半導体チップ５
７を完成する。これは表示用駆動基板として、例えばア
クティブマトリクス型液晶パネル等に組み込まれる。

【００１８】本実施例では、面積区画５３に対してレー
ザパルス５８をワンショットで照射し一チップ分の半導
体薄膜５２の一括加熱処理を行なう。例えば、半導体薄
膜５２が前駆状態で非晶質シリコンである時には、一括
加熱により一旦溶融した後結晶化し比較的大粒径の多結
晶シリコンが得られる。半導体薄膜５２が前駆状態で比
較的粒径の小さな多結晶である場合には、一括加熱によ
り溶融した後再び再結晶化し比較的大粒径の多結晶に変
換できる。レーザパルス５８としては例えばエキシマレ
ーザ光を用いる事ができる。エキシマレーザ光は強力な
パルス紫外光である為、シリコン等からなる半導体薄膜
５２の表面層で吸収され、その部分の温度を上昇させる
が、絶縁基板５１まで加熱する事はない。絶縁基板５１
に成膜する前駆膜としては、低温で作成できるプラズマ
ＣＶＤシリコン膜等を選ぶ事ができる。ガラス材料から
なる透明絶縁基板５１に例えば厚み３０nmのプラズマＣ
ＶＤシリコン膜を成膜した場合、ＸｅＣｌエキシマレー
ザ光を照射した時の溶融閾値エネルギーは１３０mJ／cm
²程度である。膜厚全体が溶融するには例えば２２０mJ
／cm²程度のエネルギーが必要である。溶融してから固
化するまでの時間はおよそ７０nsである。

【００１９】本実施例では、画素アレイ部５４が形成さ
れる区域に反射防止膜を設けない一方、水平走査回路５
５及び垂直走査回路５６等周辺回路部が形成される部分
には予め反射防止膜を形成している。これにより、非結
晶化区域と結晶化区域を同時に作り込む事が可能にな
る。非結晶化区域ではマトリクス状の画素電極を追加形
成し電流駆動能力の小さな薄膜トランジスタと接続して
画素アレイ部５４を作り込む。結晶化区域に含まれる電
流駆動能力の大きな薄膜トランジスタを結線して画素ア
レイ部５４を駆動する水平走査回路５５及び垂直走査回
路５６を作り込む。

【００２０】最後に、本発明の特徴要素となる反射防止
膜の構成材料を列挙しておく。即ち、ＳｉＯ₂，ＳｉＯ
Ｎ，ＳｉＮ，ＰＳＧ，Ｐ−ＳｉＯ₂：Ｈ，Ｐ−ＳｉＯ
Ｎ：Ｈ，Ｐ−ＳｉＮ：Ｈ，Ｐ−ＰＳＧ：Ｈ，ＢＰＳＧ，
ポリイミド，Ｔａ₂Ｏ₅，ＣｒＯ₂，Ａｌ₂Ｏ₃，Ａｌ
ＳｉＯ₂，ＭｏＴａＯ₂，Ｗ_xＯ_1-x，ＴｉＯ₂，ＰＺ
Ｔ等が挙げられる。これらの材料は単独もしくは組み合
わせて用いる事ができる。図７は複層の反射防止膜を表
わしている。即ち、透明絶縁基板７１の上に成膜された
半導体薄膜７２は三層構造を有する反射防止膜７３によ
り被覆される。各層の材料としては、上に列挙した物質
から適宜選択する事ができる。

【００２１】

【発明の効果】以上説明した様に、本発明の第一側面に
よれば、反射防止膜を介して半導体薄膜にレーザ光を照
射し、半導体薄膜の結晶化を行なうと同時に反射防止膜
を緻密化する。その後結晶化した半導体薄膜を活性領域
とし緻密化した反射防止膜をゲート絶縁膜にして薄膜ト
ランジスタを集積形成する事により、半導体装置の製造
プロセスが時間短縮され量産化に寄与できるという効果
がある。本発明の第二側面によれば、反射防止膜で被覆
された区域と被覆されていない区域をレーザ光で一括照
射し、平面分割的に結晶化区域と非結晶化区域を作り分
けている。これによりレーザ光照射による半導体の結晶
化工程が時間短縮され量産化が可能になるという効果が
ある。

【図面の簡単な説明】

【図１】本発明にかかる半導体装置製造方法の第一実施
例を示す模式図である。

【図２】第一実施例の変形例を示す模式図である。

【図３】本発明に従って製造された半導体装置に含まれ
る薄膜トランジスタの構造を示す断面図である。

【図４】図３に示した薄膜トランジスタの電気特性を示
すグラフである。

【図５】本発明にかかる半導体装置製造方法の第二実施
例を示す模式図である。

【図６】第二実施例の応用を示す模式図である。

【図７】反射防止膜の複層構造を示す断面図である。

【図８】従来のレーザ光照射方法の一例を示す模式図で
ある。

【図９】従来のレーザ光照射方法の他の例を示す模式図
である。

【符号の説明】

１絶縁基板２半導体薄膜３反射防止膜４レーザ光１１絶縁基板１２半導体薄膜１３ゲート絶縁膜１４ゲート電極

フロントページの続き (72)発明者西原静夫東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者林久雄東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に半導体薄膜を形成する成膜
工程と、該半導体薄膜に重ねてレーザ光に対する反射防止膜を形
成する被覆工程と、該反射防止膜を介して該半導体薄膜にレーザ光を照射
し、半導体薄膜の結晶化を行なうと同時に反射防止膜を
緻密化する照射工程と、結晶化した半導体薄膜を活性領域とし緻密化した反射防
止膜をゲート絶縁膜にして薄膜トランジスタを集積形成
する処理工程とを行なう半導体装置の製造方法。
【請求項２】前記被覆工程は、ＳｉＯ₂，ＳｉＮ及び
ＳｉＯＮから選択される少なくとも一種の無機材料を用
いて反射防止膜を形成する請求項１記載の半導体装置の
製造方法。
【請求項３】前記被覆工程は半導体薄膜の所望区域を
選択的に反射防止膜で被覆し、レーザ光の照射効率を変
化させる事により平面分割的に結晶化区域と非結晶化区
域を形成する請求項１記載の半導体装置の製造方法。
【請求項４】前記処理工程は、該結晶化区域に比較的
電流駆動能力の大きな薄膜トランジスタを集積形成し、
該非結晶化区域に比較的電流駆動能力の小さな薄膜トラ
ンジスタを集積形成する請求項３記載の半導体装置の製
造方法。
【請求項５】薄膜トランジスタに接続してマトリクス
状の画素電極を集積形成する工程を含む請求項１記載の
半導体装置の製造方法。
【請求項６】絶縁基板上に半導体薄膜を形成する成膜
工程と、該半導体薄膜の所望区域に重ねてレーザ光に対する反射
防止膜を選択的に形成する被覆工程と、反射防止膜で被覆された区域と被覆されていない区域を
レーザ光で一括照射し、平面分割的に結晶化区域と非結
晶化区域を形成する照射工程と、該結晶化区域と非結晶化区域に各々電気特性の異なる薄
膜トランジスタを作り分ける処理工程とを行なう半導体
装置の製造方法。
【請求項７】前記処理工程は、該結晶化区域に電流駆
動能力の大きな薄膜トランジスタを集積形成し、該非結
晶化区域に電流駆動能力の小さな薄膜トランジスタを集
積形成する請求項６記載の半導体装置の製造方法。
【請求項８】該非結晶化区域にマトリクス状の画素電
極を追加形成し該電流駆動能力の小さな薄膜トランジス
タと接続して画素アレイ部を作り込み、該結晶化区域に
含まれる電流駆動能力の大きな薄膜トランジスタを結線
して画素アレイ部を駆動する周辺回路部を作り込む工程
を含む請求項７記載の半導体装置の製造方法。
【請求項９】前記処理工程は、該結晶化区域に残され
た反射防止膜を利用して薄膜トランジスタのゲート絶縁
膜に加工する工程を含む請求項６記載の半導体装置の製
造方法。
【請求項１０】薄膜トランジスタと画素電極とが集積
形成された表示用駆動基板であって、該薄膜トランジスタは半導体薄膜と反射防止膜とを用い
て作成されており、該半導体薄膜は反射防止膜を介してレーザ光の照射を受
け結晶化されており該薄膜トランジスタの活性領域を構
成し、該反射防止膜はレーザ光の照射を受け緻密化されており
該薄膜トランジスタのゲート絶縁膜を構成する事を特徴
とする表示用駆動基板。
【請求項１１】半導体薄膜に集積形成された薄膜トラ
ンジスタと、マトリクス状に集積形成された画素電極と
を有する表示用駆動基板であって、該半導体薄膜は部分的に被覆した反射防止膜を介してレ
ーザ光の一括照射を受け結晶化区域と非結晶化区域とに
平面分割されており、該非結晶化区域には電流駆動能力の小さな薄膜トランジ
スタと画素電極とが集積形成され画素アレイ部を構成す
る一方、該結晶化区域には電流駆動能力の大きな薄膜トランジス
タが集積形成され周辺回路部を構成して該画素アレイ部
を駆動する事を特徴とする表示用駆動基板。