JPH07336171A - 可変利得増幅回路 - Google Patents
可変利得増幅回路Info
- Publication number
- JPH07336171A JPH07336171A JP12600394A JP12600394A JPH07336171A JP H07336171 A JPH07336171 A JP H07336171A JP 12600394 A JP12600394 A JP 12600394A JP 12600394 A JP12600394 A JP 12600394A JP H07336171 A JPH07336171 A JP H07336171A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pnp
- transistors
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】双差動増幅器を用いた可変利得増幅回路におい
て、周波数特性の改善、位相遅延の低減および低電圧化
にも適応可能な可変利得増幅回路を提供する 【構成】トランジスタ対Ｑ１４およびＱ１５と定電流源
Ｉ１０からなり、ベースに入力信号Ｖｉｎが供給される
第１の差動増幅器と、Ｑ１４のコレクタに各々のエミッ
タが共通接続されるＱ１０およびＱ１１からなりＱ１０
のベースに電圧ΔＶが供給される第２の差動増幅器と、
Ｑ１５のコレクタに各々のエミッタが共通接続されるＱ
１２およびＱ１３からなりＱ１２およびＱ１１のベース
が接続されて差動電圧ΔＶが供給され、Ｑ１３およびＱ
１０のベースが接続される第３の差動増幅器とを有し、
第２および第３の差動増幅器の能動負荷として、Ｑ１
６、Ｑ１９、Ｑ２１、Ｒ１２とＱ１１、Ｑ１８、Ｑ２
０、Ｒ１１とからなるカレントミラーがそれぞれ接続さ
れ、その出力をエミッタホロワＱ２２、２３で出力す
る。
て、周波数特性の改善、位相遅延の低減および低電圧化
にも適応可能な可変利得増幅回路を提供する 【構成】トランジスタ対Ｑ１４およびＱ１５と定電流源
Ｉ１０からなり、ベースに入力信号Ｖｉｎが供給される
第１の差動増幅器と、Ｑ１４のコレクタに各々のエミッ
タが共通接続されるＱ１０およびＱ１１からなりＱ１０
のベースに電圧ΔＶが供給される第２の差動増幅器と、
Ｑ１５のコレクタに各々のエミッタが共通接続されるＱ
１２およびＱ１３からなりＱ１２およびＱ１１のベース
が接続されて差動電圧ΔＶが供給され、Ｑ１３およびＱ
１０のベースが接続される第３の差動増幅器とを有し、
第２および第３の差動増幅器の能動負荷として、Ｑ１
６、Ｑ１９、Ｑ２１、Ｒ１２とＱ１１、Ｑ１８、Ｑ２
０、Ｒ１１とからなるカレントミラーがそれぞれ接続さ
れ、その出力をエミッタホロワＱ２２、２３で出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は可変利得増幅回路に係わ
り、特にテレビジョン受像機、ビデオテープレコーダ等
に用いられる広帯域で周波数特性の優れた半導体集積回
路の可変利得増幅回路に関する。
り、特にテレビジョン受像機、ビデオテープレコーダ等
に用いられる広帯域で周波数特性の優れた半導体集積回
路の可変利得増幅回路に関する。
【０００２】
【従来の技術】この種の従来の半導体集積回路の双差動
増幅器を用いた可変利得増幅回路は、その一般的な例の
回路図を示した図３を参照すると、トランジスタ対の一
方のＮＰＮトランジスタＱ３４のエミッタおよび接地電
位ＧＮＤ間に定電流源Ｉ３０が、他方のＮＰＮトランジ
スタＱ３５のエミッタおよび接地電位間に定電流源３１
がそれぞれ接続され、各々のエミッタが抵抗Ｒ３０を介
して接続されるとともにベースに入力信号Ｖｉｎが供給
される第１の差動増幅器と、この第１の差動増幅器のＮ
ＰＮトランジスタＱ３４のコレクタにＮＰＮトランジス
タＱ３０およびＱ３１からなるトランジスタ対のエミッ
タが共通接続され、それぞれのコレクタと電源電位間に
抵抗Ｒ３１およびＲ３２が挿入され、ＮＰＮトランジス
タＱ３０のベースが入力端子３０ａに、ＮＰＮトランジ
スタＱ３１のベースが入力端子３０ｂに接続されこれら
入力端子間に差動電圧ΔＶが供給される第２の差動増幅
器と、ＮＰＮトランジスタＱ３５のコレクタにＮＰＮジ
スタＱ３２およびＱ３３からなるトランジスタ対のエミ
ッタが共通接続され、ＮＰＮトランジスタＱ３１および
Ｑ３２とＮＰＮトランジスタＱ３０およびＱ３３のベー
スがそれぞれ共通接続された第３の差動増幅器と、電源
電位および接地電位間にＮＰＮトランジスタＱ３６と定
電流源Ｉ３２が直列接続で挿入され、そのベースが第２
の差動増幅器のＮＰＮトランジスタＱ３０のコレクタに
接続されエミッタが出力端子３２に接続される第１のエ
ミッタホロワ出力回路と、電源電位および接地電位間に
ＮＰＮトランジスタＱ３７と定電流源Ｉ３３が直列接続
で挿入され、そのベースが第３の差動増幅器のＮＰＮト
ランジスタＱ３２のコレクタに接続されエミッタが出力
端子３３に接続される第２のエミッタホロワ出力回路と
を備えて構成される。
増幅器を用いた可変利得増幅回路は、その一般的な例の
回路図を示した図３を参照すると、トランジスタ対の一
方のＮＰＮトランジスタＱ３４のエミッタおよび接地電
位ＧＮＤ間に定電流源Ｉ３０が、他方のＮＰＮトランジ
スタＱ３５のエミッタおよび接地電位間に定電流源３１
がそれぞれ接続され、各々のエミッタが抵抗Ｒ３０を介
して接続されるとともにベースに入力信号Ｖｉｎが供給
される第１の差動増幅器と、この第１の差動増幅器のＮ
ＰＮトランジスタＱ３４のコレクタにＮＰＮトランジス
タＱ３０およびＱ３１からなるトランジスタ対のエミッ
タが共通接続され、それぞれのコレクタと電源電位間に
抵抗Ｒ３１およびＲ３２が挿入され、ＮＰＮトランジス
タＱ３０のベースが入力端子３０ａに、ＮＰＮトランジ
スタＱ３１のベースが入力端子３０ｂに接続されこれら
入力端子間に差動電圧ΔＶが供給される第２の差動増幅
器と、ＮＰＮトランジスタＱ３５のコレクタにＮＰＮジ
スタＱ３２およびＱ３３からなるトランジスタ対のエミ
ッタが共通接続され、ＮＰＮトランジスタＱ３１および
Ｑ３２とＮＰＮトランジスタＱ３０およびＱ３３のベー
スがそれぞれ共通接続された第３の差動増幅器と、電源
電位および接地電位間にＮＰＮトランジスタＱ３６と定
電流源Ｉ３２が直列接続で挿入され、そのベースが第２
の差動増幅器のＮＰＮトランジスタＱ３０のコレクタに
接続されエミッタが出力端子３２に接続される第１のエ
ミッタホロワ出力回路と、電源電位および接地電位間に
ＮＰＮトランジスタＱ３７と定電流源Ｉ３３が直列接続
で挿入され、そのベースが第３の差動増幅器のＮＰＮト
ランジスタＱ３２のコレクタに接続されエミッタが出力
端子３３に接続される第２のエミッタホロワ出力回路と
を備えて構成される。
【０００３】このタイプの利得増幅器は、第１の差動増
幅器のＮＰＮトランジスタＱ３４およびＱ３５の上に第
２の差動増幅器のＮＰＮトランジスタＱ３０およびＱ３
１と第３の差動増幅器のＮＰＮトランジスタＱ３２およ
びＱ３３とが接続され、これらのＮＰＮトランジスタＱ
３０、Ｑ３１、Ｑ３２およびＱ３３のベース電圧によっ
て利得を可変し、抵抗Ｒ３１およびＲ３２によって電圧
に変換した後に、エミッタホロワＱ３６およびＱ３７を
通ってその差電圧が出力信号Ｖｏｕｔとして出力される
ようになっている。
幅器のＮＰＮトランジスタＱ３４およびＱ３５の上に第
２の差動増幅器のＮＰＮトランジスタＱ３０およびＱ３
１と第３の差動増幅器のＮＰＮトランジスタＱ３２およ
びＱ３３とが接続され、これらのＮＰＮトランジスタＱ
３０、Ｑ３１、Ｑ３２およびＱ３３のベース電圧によっ
て利得を可変し、抵抗Ｒ３１およびＲ３２によって電圧
に変換した後に、エミッタホロワＱ３６およびＱ３７を
通ってその差電圧が出力信号Ｖｏｕｔとして出力される
ようになっている。
【０００４】この回路の動作原理を説明すると、入力信
号Ｖｉｎは、ＮＰＮトランジスタＱ３４およびＱ３５と
抵抗Ｒ３０とによって電流変換され、ＮＰＮトランジス
タＱ３４および３５のコレクタに流れる電流をＩQ34Cお
よびＩQ35Cとすると、コレクタにはそれぞれ次式に示す
ような電流が流れる。
号Ｖｉｎは、ＮＰＮトランジスタＱ３４およびＱ３５と
抵抗Ｒ３０とによって電流変換され、ＮＰＮトランジス
タＱ３４および３５のコレクタに流れる電流をＩQ34Cお
よびＩQ35Cとすると、コレクタにはそれぞれ次式に示す
ような電流が流れる。
【０００５】 ＩQ34C＝Ｉ30＋Ｖin／（ｒeQ34＋ｒeQ35＋Ｒ30）………………………（１） ＩQ35C＝Ｉ31−Ｖin／（ｒeQ34＋ｒeQ35＋Ｒ30）………………………（２） ここで、定電流Ｉ３０＝Ｉ３１＝Ｉ１、オン抵抗値ｒ
eQ34＝ｒeQ35＝ｒe1として使用するのが一般的であるか
ら式（１）および（２）を変形すると、 ＩQ34C＝Ｉ１＋Ｖin／（２ｒe1＋Ｒ30） ………………………………（３） ＩQ35C＝Ｉ１−Ｖin／（２ｒe1＋Ｒ30） ………………………………（４） 次に、上部の第２および第３の双差動増幅器について
は、ΔＶを差動電圧、ＶTをＮＰＮトランジスタのしき
い値電圧とすると、 ＩQ30C＝（ＩQ34C／２）＋ΔＶ／（ｒeQ30＋ｒeQ31）…………………（５） ｒeQ30C ＝ＶT ／（ＩQ34C／２）…………………………………………（６） ｒeQ31C ＝ＶT ／（ＩQ34C／２）…………………………………………（７） 式（５）、（６）および（７）より、 ＩQ30C＝（ＩQ34C／２）×（１＋ΔＶ／２ＶT ）………………………（８） なお、ここでは論理計算のため簡略法を用い、ベース電
流による電圧低下は考えないものする。
eQ34＝ｒeQ35＝ｒe1として使用するのが一般的であるか
ら式（１）および（２）を変形すると、 ＩQ34C＝Ｉ１＋Ｖin／（２ｒe1＋Ｒ30） ………………………………（３） ＩQ35C＝Ｉ１−Ｖin／（２ｒe1＋Ｒ30） ………………………………（４） 次に、上部の第２および第３の双差動増幅器について
は、ΔＶを差動電圧、ＶTをＮＰＮトランジスタのしき
い値電圧とすると、 ＩQ30C＝（ＩQ34C／２）＋ΔＶ／（ｒeQ30＋ｒeQ31）…………………（５） ｒeQ30C ＝ＶT ／（ＩQ34C／２）…………………………………………（６） ｒeQ31C ＝ＶT ／（ＩQ34C／２）…………………………………………（７） 式（５）、（６）および（７）より、 ＩQ30C＝（ＩQ34C／２）×（１＋ΔＶ／２ＶT ）………………………（８） なお、ここでは論理計算のため簡略法を用い、ベース電
流による電圧低下は考えないものする。
【０００６】同様にしてＮＰＮトランジスタＱ３１、Ｑ
３２およびＱ３３については、 ＩQ31C＝（ＩQ34C／２）×（１−ΔＶ／２ＶT ）………………………（９） ＩQ32C＝（ＩQ35C／２）×（１−ΔＶ／２ＶT ）……………………（１０） ＩQ33C＝（ＩQ35C／２）×（１＋ΔＶ／２ＶT ）……………………（１１） 抵抗Ｒ３１に流れる電流はＩQ34C＝ＩQ35Cであるから、
Ｒ３１の電圧は、 ＶR31 ＝ＶCC−（ＩQ30C＋ＩQ32C）×Ｒ３１…………………………（１２） 式（３）、（４）、（８）および（９）より ＶR31 ＝ＶCC−｛｛Ｉ１＋｛Ｖin／（２ｒe1＋Ｒ３０）｝×（１＋ΔＶ／ ２ＶT ）＋｛Ｉ１−Ｖin／（２ｒe1＋Ｒ３０）｝ ×｛（１−ΔＶ／２ＶT ）｝／２｝×Ｒ３１ ＝ＶCC−Ｒ３１×｛Ｉ１＋｛Ｖin／（２ｒe1＋Ｒ３０）｝ ×ΔＶ／２ＶT ｝………………………………………………（１３） 同様にＶR32 は、 ＶR32 ＝ＶCC−Ｒ３２｛Ｉ１−｛Ｖin／（２ｒe1＋Ｒ３０）｝ ×ΔＶ／２ＶT ｝………………………………………………（１４） さらにＮＰＮトランジスタＱ３６および３７のエミッタ
ホロワ出力Ｖ３２およびＶ３３について考える。
３２およびＱ３３については、 ＩQ31C＝（ＩQ34C／２）×（１−ΔＶ／２ＶT ）………………………（９） ＩQ32C＝（ＩQ35C／２）×（１−ΔＶ／２ＶT ）……………………（１０） ＩQ33C＝（ＩQ35C／２）×（１＋ΔＶ／２ＶT ）……………………（１１） 抵抗Ｒ３１に流れる電流はＩQ34C＝ＩQ35Cであるから、
Ｒ３１の電圧は、 ＶR31 ＝ＶCC−（ＩQ30C＋ＩQ32C）×Ｒ３１…………………………（１２） 式（３）、（４）、（８）および（９）より ＶR31 ＝ＶCC−｛｛Ｉ１＋｛Ｖin／（２ｒe1＋Ｒ３０）｝×（１＋ΔＶ／ ２ＶT ）＋｛Ｉ１−Ｖin／（２ｒe1＋Ｒ３０）｝ ×｛（１−ΔＶ／２ＶT ）｝／２｝×Ｒ３１ ＝ＶCC−Ｒ３１×｛Ｉ１＋｛Ｖin／（２ｒe1＋Ｒ３０）｝ ×ΔＶ／２ＶT ｝………………………………………………（１３） 同様にＶR32 は、 ＶR32 ＝ＶCC−Ｒ３２｛Ｉ１−｛Ｖin／（２ｒe1＋Ｒ３０）｝ ×ΔＶ／２ＶT ｝………………………………………………（１４） さらにＮＰＮトランジスタＱ３６および３７のエミッタ
ホロワ出力Ｖ３２およびＶ３３について考える。
【０００７】 Ｖ３２＝ＶCC−Ｒ３２｛Ｉ１−｛Ｖin／（２ｒe1＋Ｒ３０）｝ ×ΔＶ／２ＶT ｝−ＶBEQ36 …………………………………（１５） Ｖ３３＝ＶCC−Ｒ３１｛Ｉ１＋｛Ｖin／（２ｒe1＋Ｒ３０）｝ ×ΔＶ／２ＶT ｝−ＶBEQ37 …………………………………（１６） ここでＶOUT ＝Ｖ３２−Ｖ３３であるが、Ｒ３１＝Ｒ３
２およびＶBEQ36 ＝ＶBEQ37 の条件を適用すると、 ＶOUT ＝２×Ｒ３１×｛Ｖin／２ＶT （２ｒe1＋Ｒ３０）｝×ΔＶ ……………………（１７） 式（１７）によれば、ＶOUT はΔＶによって変化するこ
とが分る。
２およびＶBEQ36 ＝ＶBEQ37 の条件を適用すると、 ＶOUT ＝２×Ｒ３１×｛Ｖin／２ＶT （２ｒe1＋Ｒ３０）｝×ΔＶ ……………………（１７） 式（１７）によれば、ＶOUT はΔＶによって変化するこ
とが分る。
【０００８】つまり、ΔＶ＝０のとき、出力信号は０Ｖ
であり、ΔＶが０Ｖよりも大きくなるにしたがい、Ｖ
OUT は次第に大きくなりΔＶによる可変利得増幅回路と
なる。
であり、ΔＶが０Ｖよりも大きくなるにしたがい、Ｖ
OUT は次第に大きくなりΔＶによる可変利得増幅回路と
なる。
【０００９】
【発明が解決しようとする課題】上述した従来の双差動
増幅器を用いた可変増幅器のノイズについて検討する
と、ノイズは上部に接続されたＮＰＮトランジスタＱ３
０、Ｑ３１、Ｑ３２およびＱ３３からなる双差動増幅器
は、入力端子３０ａおよび３０ｂに供給される電圧ΔＶ
の大きさによりこの可変利得増幅器の信号出力ＶOUT は
支配されるようになっている。そのため、ノイズ発生源
はＮＰＮトランジスタＱ３０〜Ｑ３３に供給されるΔＶ
の出力インピーダンス、およびＮＰＮトランジスタＱ３
０〜Ｑ３３のベース拡散抵抗ｒbb' と上部の双差動増幅
器自体の利得とによって決ってくる。
増幅器を用いた可変増幅器のノイズについて検討する
と、ノイズは上部に接続されたＮＰＮトランジスタＱ３
０、Ｑ３１、Ｑ３２およびＱ３３からなる双差動増幅器
は、入力端子３０ａおよび３０ｂに供給される電圧ΔＶ
の大きさによりこの可変利得増幅器の信号出力ＶOUT は
支配されるようになっている。そのため、ノイズ発生源
はＮＰＮトランジスタＱ３０〜Ｑ３３に供給されるΔＶ
の出力インピーダンス、およびＮＰＮトランジスタＱ３
０〜Ｑ３３のベース拡散抵抗ｒbb' と上部の双差動増幅
器自体の利得とによって決ってくる。
【００１０】つまり、ΔＶ＝０のとき、ＮＰＮトランジ
スタＱ３０〜Ｑ３３からなる双差動増幅器のそれぞれの
利得は最大となり、ノイズの発生が大きくなる。
スタＱ３０〜Ｑ３３からなる双差動増幅器のそれぞれの
利得は最大となり、ノイズの発生が大きくなる。
【００１１】その対策として、入力電圧ΔＶの出力イン
ピーダンスを下げることと、さらに、ＮＰＮトランジス
タＱ３０〜Ｑ３３のベース拡散抵抗ｒbb' を小さくする
ことが必要になってくる。入力電圧ΔＶの出力インピー
ダンスは回路上で対策するとしても、ＮＰＮトランジス
タＱ３０〜Ｑ３３のベース拡散抵抗ｒbb' はトランジス
タサイズを大きくして下げるしか方法がない。
ピーダンスを下げることと、さらに、ＮＰＮトランジス
タＱ３０〜Ｑ３３のベース拡散抵抗ｒbb' を小さくする
ことが必要になってくる。入力電圧ΔＶの出力インピー
ダンスは回路上で対策するとしても、ＮＰＮトランジス
タＱ３０〜Ｑ３３のベース拡散抵抗ｒbb' はトランジス
タサイズを大きくして下げるしか方法がない。
【００１２】一方、上述したようにトランジスタサイズ
を大きくした場合、今度は周波数特性に及ぼす影響が大
きくなる。上述した図３に示す従来の可変利得増幅回路
の周波数特性は、負荷抵抗Ｒ３１および双差動増幅器を
構成しているＮＰＮトランジスタＱ３０〜Ｑ３３の寄生
拡散容量によって決まる。そこで、負荷抵抗Ｒ３１部の
周波数特性について検討してみると、 ｆC(R11)＝１／２πＲ１１（ＣjCQ30 ＋ＣjSQ30 ＋ＣjCQ32 ＋ＣjSQ32 ＋ＣjCQ37 ）…………………………………………………（１８） ここで、ＮＰＮトランジスタＱ３０およびＱ３２のトラ
ンジスタサイズは同じであるから、式（１８）は、 ｆC(R11)＝１／２πＲ１１｛２（ＣjCR30 ＋ＣjSR30 ＋ＣjCQ37 ｝ ＋ＣjCQ37 ）…………………………………………………（１９） この式（１９）において、周波数特性ｆC は流す電流お
よび負荷抵抗Ｒ３１によっても決るが、ノイズの大きさ
を考えて双差動増幅器のＮＰＮトランジスタＱ３０〜Ｑ
３３のトランジスタサイズを大きくしていった場合、周
波数特性ｆC はせいぜい２０ＭＨｚ程度が限度である。
を大きくした場合、今度は周波数特性に及ぼす影響が大
きくなる。上述した図３に示す従来の可変利得増幅回路
の周波数特性は、負荷抵抗Ｒ３１および双差動増幅器を
構成しているＮＰＮトランジスタＱ３０〜Ｑ３３の寄生
拡散容量によって決まる。そこで、負荷抵抗Ｒ３１部の
周波数特性について検討してみると、 ｆC(R11)＝１／２πＲ１１（ＣjCQ30 ＋ＣjSQ30 ＋ＣjCQ32 ＋ＣjSQ32 ＋ＣjCQ37 ）…………………………………………………（１８） ここで、ＮＰＮトランジスタＱ３０およびＱ３２のトラ
ンジスタサイズは同じであるから、式（１８）は、 ｆC(R11)＝１／２πＲ１１｛２（ＣjCR30 ＋ＣjSR30 ＋ＣjCQ37 ｝ ＋ＣjCQ37 ）…………………………………………………（１９） この式（１９）において、周波数特性ｆC は流す電流お
よび負荷抵抗Ｒ３１によっても決るが、ノイズの大きさ
を考えて双差動増幅器のＮＰＮトランジスタＱ３０〜Ｑ
３３のトランジスタサイズを大きくしていった場合、周
波数特性ｆC はせいぜい２０ＭＨｚ程度が限度である。
【００１３】この不具合を解決するために電流を多く流
し、負荷抵抗Ｒ３１を小さくする方法が考えられるが、
消費電流が増加するので一般的ではない。
し、負荷抵抗Ｒ３１を小さくする方法が考えられるが、
消費電流が増加するので一般的ではない。
【００１４】本発明の目的は、上述した相反する問題点
に鑑みなされたものであり、ノイズを考慮して上部の双
差動増幅器に使用するトランジスタサイズを大きくして
も、周波数特性（カットオフ周波数）が高くできるとと
もに、回路素子による位相遅延も低減可能であり、かつ
低電圧化にも適応可能な可変利得増幅器を得ることにあ
る。
に鑑みなされたものであり、ノイズを考慮して上部の双
差動増幅器に使用するトランジスタサイズを大きくして
も、周波数特性（カットオフ周波数）が高くできるとと
もに、回路素子による位相遅延も低減可能であり、かつ
低電圧化にも適応可能な可変利得増幅器を得ることにあ
る。
【００１５】
【課題を解決するための手段】本発明の可変利得増幅回
路の特徴は、入力信号を電流変換する差動増幅器の上段
にそれぞれ抵抗負荷を用いた双差動増幅器が接続され、
この双差動増幅器で利得可変された複数出力をそれぞれ
エミッタホロワ回路を介して出力する可変利得増幅回路
において、前記抵抗負荷に代えてカレントミラー回路か
らなる能動負荷が用いられ、かつ前記複数出力を、それ
ぞれ前記カレントミラー回路で電流増幅してベース接地
トランジスタに供給するとともに、これらベース接地ト
ランジスタの抵抗負荷により電圧信号に変換してそれぞ
れ前記エミッタホロワ回路に供給する変換手段を備えた
ことにある。
路の特徴は、入力信号を電流変換する差動増幅器の上段
にそれぞれ抵抗負荷を用いた双差動増幅器が接続され、
この双差動増幅器で利得可変された複数出力をそれぞれ
エミッタホロワ回路を介して出力する可変利得増幅回路
において、前記抵抗負荷に代えてカレントミラー回路か
らなる能動負荷が用いられ、かつ前記複数出力を、それ
ぞれ前記カレントミラー回路で電流増幅してベース接地
トランジスタに供給するとともに、これらベース接地ト
ランジスタの抵抗負荷により電圧信号に変換してそれぞ
れ前記エミッタホロワ回路に供給する変換手段を備えた
ことにある。
【００１６】また、前記カレントミラー回路と前記ベー
ス接地トランジスタと前記エミッタホロワ回路とに用い
るトランジスタがそれぞれ縦構造のＰＮＰトランジスタ
であって、前記変換手段が、前記ベース接地トランジス
タのエピタキシャル層を前記エミッタホロワ回路のトラ
ンジスタのエミッタに接続する構成を有することができ
る。
ス接地トランジスタと前記エミッタホロワ回路とに用い
るトランジスタがそれぞれ縦構造のＰＮＰトランジスタ
であって、前記変換手段が、前記ベース接地トランジス
タのエピタキシャル層を前記エミッタホロワ回路のトラ
ンジスタのエミッタに接続する構成を有することができ
る。
【００１７】さらに、前記変換手段は、第１および第２
のＰＮＰトランジスタのエミッタが電源電位に共通接続
され各々のベースと前記第１のＰＮＰトランジスタのコ
レクタが前記双差動増幅器の一方の出力端に共通接続さ
れ、前記第２のＰＮＰトランジスタのコレクタと接地電
位との間に基準電圧をベース入力とし第３のＰＮＰトラ
ンジスタからなる前記ベース接地トランジスタおよび第
２の抵抗素子が直列接続で挿入されて一方の前記能動負
荷となる第１のカレントミラー回路と、第４および第５
のＰＮＰトランジスタのエミッタが電源電位に共通接続
され各々のベースと前記第４のＰＮＰトランジスタのコ
レクタが前記双差動増幅器の一方の出力端に共通接続さ
れ、前記第５のＰＮＰトランジスタのコレクタと接地電
位との間に前記基準電圧をベース入力とし第６のＰＮＰ
トランジスタからなる前記ベース接地トランジスタおよ
び第３の抵抗素子が直列接続で挿入されて他方の前記能
動負荷となる第２のカレントミラー回路と、電源電位と
接地電位との間に第１の定電流源および第７のＰＮＰト
ランジスタが直列接続されこのトランジスタのベースが
前記第１のカレントミラー回路の前記第３のＰＮＰトラ
ンジスタのコレクタに、エミッタが前記第３のＰＮＰト
ランジスタの前記エピタキシャル層と一方の出力端子と
にそれぞれ接続される第１のエミッタホロワ回路と、電
源電位と接地電位との間に第２の定電流源および第８の
ＰＮＰトランジスタが直列接続されこのトランジスタの
ベースが前記第２のカレントミラー回路の前記第６のＰ
ＮＰトランジスタのコレクタに、エミッタが前記第６の
ＰＮＰトランジスタの前記エピタキシャル層と他方の出
力端子とにそれぞれ接続される第２のエミッタホロワ回
路とを備えて構成することができる。
のＰＮＰトランジスタのエミッタが電源電位に共通接続
され各々のベースと前記第１のＰＮＰトランジスタのコ
レクタが前記双差動増幅器の一方の出力端に共通接続さ
れ、前記第２のＰＮＰトランジスタのコレクタと接地電
位との間に基準電圧をベース入力とし第３のＰＮＰトラ
ンジスタからなる前記ベース接地トランジスタおよび第
２の抵抗素子が直列接続で挿入されて一方の前記能動負
荷となる第１のカレントミラー回路と、第４および第５
のＰＮＰトランジスタのエミッタが電源電位に共通接続
され各々のベースと前記第４のＰＮＰトランジスタのコ
レクタが前記双差動増幅器の一方の出力端に共通接続さ
れ、前記第５のＰＮＰトランジスタのコレクタと接地電
位との間に前記基準電圧をベース入力とし第６のＰＮＰ
トランジスタからなる前記ベース接地トランジスタおよ
び第３の抵抗素子が直列接続で挿入されて他方の前記能
動負荷となる第２のカレントミラー回路と、電源電位と
接地電位との間に第１の定電流源および第７のＰＮＰト
ランジスタが直列接続されこのトランジスタのベースが
前記第１のカレントミラー回路の前記第３のＰＮＰトラ
ンジスタのコレクタに、エミッタが前記第３のＰＮＰト
ランジスタの前記エピタキシャル層と一方の出力端子と
にそれぞれ接続される第１のエミッタホロワ回路と、電
源電位と接地電位との間に第２の定電流源および第８の
ＰＮＰトランジスタが直列接続されこのトランジスタの
ベースが前記第２のカレントミラー回路の前記第６のＰ
ＮＰトランジスタのコレクタに、エミッタが前記第６の
ＰＮＰトランジスタの前記エピタキシャル層と他方の出
力端子とにそれぞれ接続される第２のエミッタホロワ回
路とを備えて構成することができる。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１９】図１は本発明の可変利得増幅回路の第１の
実施例を示す回路図である。図１を参照すると、第１の
差動増幅器を構成する差動トランジスタ対の一方のＮＰ
ＮトランジスタＱ１４のエミッタおよび接地電位ＧＮＤ
間に定電流源Ｉ１０が、他方のＮＰＮトランジスタＱ１
５のエミッタおよび接地電位ＧＮＤ間に定電流源１１が
それぞれ接続され、各々のエミッタが抵抗Ｒ１０を介し
て接続されるとともにベースに入力信号Ｖｉｎが供給さ
れる。
実施例を示す回路図である。図１を参照すると、第１の
差動増幅器を構成する差動トランジスタ対の一方のＮＰ
ＮトランジスタＱ１４のエミッタおよび接地電位ＧＮＤ
間に定電流源Ｉ１０が、他方のＮＰＮトランジスタＱ１
５のエミッタおよび接地電位ＧＮＤ間に定電流源１１が
それぞれ接続され、各々のエミッタが抵抗Ｒ１０を介し
て接続されるとともにベースに入力信号Ｖｉｎが供給さ
れる。
【００２０】この第１の差動増幅器のＮＰＮトランジス
タＱ１４のコレクタに第２の差動増幅器を構成するＮＰ
ＮトランジスタＱ１０およびＱ１１からなるトランジス
タ対のエミッタが共通接続され、それぞれのコレクタと
電源電位Ｖｃｃ間にベースとコレクタを互に接続する能
動負荷のＰＮＰトランジスタＱ１６およびＱ１７が挿入
され、ＮＰＮトランジスタＱ１０のベースが入力端子１
０ａに、ＮＰＮトランジスタＱ１１のベースが入力端子
１０ｂにそれぞれ接続され、これら入力端子間に差動電
圧ΔＶが供給される。
タＱ１４のコレクタに第２の差動増幅器を構成するＮＰ
ＮトランジスタＱ１０およびＱ１１からなるトランジス
タ対のエミッタが共通接続され、それぞれのコレクタと
電源電位Ｖｃｃ間にベースとコレクタを互に接続する能
動負荷のＰＮＰトランジスタＱ１６およびＱ１７が挿入
され、ＮＰＮトランジスタＱ１０のベースが入力端子１
０ａに、ＮＰＮトランジスタＱ１１のベースが入力端子
１０ｂにそれぞれ接続され、これら入力端子間に差動電
圧ΔＶが供給される。
【００２１】さらに第１の差動増幅器のＮＰＮトランジ
スタＱ１５のコレクタに第３の差動増幅器を構成するＮ
ＰＮトランジスタＱ１２およびＱ１３からなるトランジ
スタ対のエミッタが共通接続され、ＮＰＮトランジスタ
Ｑ１２およびＱ１１とＮＰＮトランジスタＱ１３および
Ｑ１０のそれぞれのベースが互に接続され、かつそれぞ
れのコレクタが互に接続される。
スタＱ１５のコレクタに第３の差動増幅器を構成するＮ
ＰＮトランジスタＱ１２およびＱ１３からなるトランジ
スタ対のエミッタが共通接続され、ＮＰＮトランジスタ
Ｑ１２およびＱ１１とＮＰＮトランジスタＱ１３および
Ｑ１０のそれぞれのベースが互に接続され、かつそれぞ
れのコレクタが互に接続される。
【００２２】これら第２および第３の差動増幅器からな
る双差動増幅器の、一方の能動負荷となる第１のカレン
トミラー回路は、ＰＮＰトランジスタＱ１６およびＱ１
９のエミッタが電源電位Ｖｃｃに共通接続され各々のベ
ースとＰＮＰトランジスタＱＱ１６のコレクタが第２お
よび第３の差動増幅器のＮＰＮトランジスタＱ１０およ
びＱ１２のコレクタに共通接続され、ＰＮＰトランジス
タＱ１９のコレクタと接地電位ＧＮＤとの間に基準電圧
Ｖｒｅｆをベース入力とするＰＮＰトランジスタＱ２１
および抵抗素子Ｒ１２が直列接続で挿入される。
る双差動増幅器の、一方の能動負荷となる第１のカレン
トミラー回路は、ＰＮＰトランジスタＱ１６およびＱ１
９のエミッタが電源電位Ｖｃｃに共通接続され各々のベ
ースとＰＮＰトランジスタＱＱ１６のコレクタが第２お
よび第３の差動増幅器のＮＰＮトランジスタＱ１０およ
びＱ１２のコレクタに共通接続され、ＰＮＰトランジス
タＱ１９のコレクタと接地電位ＧＮＤとの間に基準電圧
Ｖｒｅｆをベース入力とするＰＮＰトランジスタＱ２１
および抵抗素子Ｒ１２が直列接続で挿入される。
【００２３】他方の能動負荷となる第２のカレントミラ
ー回路は、ＰＮＰトランジスタＱ１７およびＱ１８のエ
ミッタが電源電位Ｖｃｃに共通接続され各々のベースと
ＰＮＰトランジスタＱ１７のコレクタが第２および第３
の差動増幅器のＮＰＮトランジスタＱ１１およびＱ１３
のコレクタに共通接続され、ＰＮＰトランジスタＱ１８
のコレクタと接地電位ＧＮＤとの間に基準電圧Ｖｒｅｆ
をベース入力とするＰＮＰトランジスタＱ２０および抵
抗素子Ｒ１１が直列接続で挿入される。
ー回路は、ＰＮＰトランジスタＱ１７およびＱ１８のエ
ミッタが電源電位Ｖｃｃに共通接続され各々のベースと
ＰＮＰトランジスタＱ１７のコレクタが第２および第３
の差動増幅器のＮＰＮトランジスタＱ１１およびＱ１３
のコレクタに共通接続され、ＰＮＰトランジスタＱ１８
のコレクタと接地電位ＧＮＤとの間に基準電圧Ｖｒｅｆ
をベース入力とするＰＮＰトランジスタＱ２０および抵
抗素子Ｒ１１が直列接続で挿入される。
【００２４】双差動増幅器の一方の出力回路となる第１
のエミッタホロワ回路は、電源電位Ｖｃｃと接地電位Ｇ
ＮＤとの間に定電流源Ｉ１３およびＰＮＰトランジスタ
Ｑ２３が直列接続されこのトランジスタのベースが第１
のカレントミラー回路のＮＰＮトランジスタＱ２１のコ
レクタに、エミッタがＰＮＰトランジスタＱ２１のエピ
タキシャル層と出力端子１４とにそれぞれ接続される。
のエミッタホロワ回路は、電源電位Ｖｃｃと接地電位Ｇ
ＮＤとの間に定電流源Ｉ１３およびＰＮＰトランジスタ
Ｑ２３が直列接続されこのトランジスタのベースが第１
のカレントミラー回路のＮＰＮトランジスタＱ２１のコ
レクタに、エミッタがＰＮＰトランジスタＱ２１のエピ
タキシャル層と出力端子１４とにそれぞれ接続される。
【００２５】他方の出力回路となる第２のエミッタホロ
ワ回路は、電源電位Ｖｃｃと接地電位ＧＮＤとの間に定
電流源Ｉ１２およびＰＮＰトランジスタＱ２２が直列接
続されこのトランジスタのベースが第１のカレントミラ
ー回路のＮＰＮトランジスタＱ２０のコレクタに、エミ
ッタがＰＮＰトランジスタＱ２０のエピタキシャル層と
出力端子１３とにそれぞれ接続されて構成されている。
ワ回路は、電源電位Ｖｃｃと接地電位ＧＮＤとの間に定
電流源Ｉ１２およびＰＮＰトランジスタＱ２２が直列接
続されこのトランジスタのベースが第１のカレントミラ
ー回路のＮＰＮトランジスタＱ２０のコレクタに、エミ
ッタがＰＮＰトランジスタＱ２０のエピタキシャル層と
出力端子１３とにそれぞれ接続されて構成されている。
【００２６】本実施例においては、前述したカレントミ
ラー回路とベース接地回路とエミッタホロワ回路とを構
成するトランジスタは、すべて縦構造のＰＮＰトランジ
スタが用いられるものとする。
ラー回路とベース接地回路とエミッタホロワ回路とを構
成するトランジスタは、すべて縦構造のＰＮＰトランジ
スタが用いられるものとする。
【００２７】また、例えばＮＰＮトランジスタＱ１０の
コレクタおよびベース間には容量ＣjCQ10 、コレクタお
よびサブストレート（ｓｕｂ）間には容量ＣjSQ10 、Ｐ
ＮＰトランジスタＱ２０のコレクタおよびベース間には
容量ＣjCQ20 、コレクタおよびエピタキシャル層間には
容量ＣjSQ20 、ＰＮＰトランジスタＱ２２のコレクタお
よびベース間には容量ＣjCQ22 、ＰＮＰトランジスタＱ
２１のコレクタおよびエピタキシャル層間には容量Ｃ
jSQ21 が存在するものとする。
コレクタおよびベース間には容量ＣjCQ10 、コレクタお
よびサブストレート（ｓｕｂ）間には容量ＣjSQ10 、Ｐ
ＮＰトランジスタＱ２０のコレクタおよびベース間には
容量ＣjCQ20 、コレクタおよびエピタキシャル層間には
容量ＣjSQ20 、ＰＮＰトランジスタＱ２２のコレクタお
よびベース間には容量ＣjCQ22 、ＰＮＰトランジスタＱ
２１のコレクタおよびエピタキシャル層間には容量Ｃ
jSQ21 が存在するものとする。
【００２８】第１の差動増幅器に信号源１１から供給さ
れる入力信号Ｖinは、差動対を構成するＮＰＮトランジ
スタＱ１４およびＱ１５のそれぞれのベースに正転信号
（＋）および反転信号（−）が入力されて電流変換され
る。この電流は、この増幅器の上部に接続された双差動
増幅器のＮＰＮトランジスタＱ１０、Ｑ１１、Ｑ１２お
よびＱ１３に入力端子１０ａおよび１０ｂを介して供給
される差動電圧ΔＶによって利得可変される。この利得
可変された信号は、一方の入力信号Ｖinの反転信号
（−）は第２の差動増幅器側のＮＰＮトランジスタＱ１
３の出力がＰＮＰトランジスタＱ１７およびＱ１８から
なるカレントミラー回路で電流増幅された後、ＰＮＰト
ランジスタ２０のベース接地回路を通って抵抗素子Ｒ１
１によって電圧変換され、第１のエミッタホロワ回路の
ＰＮＰトランジスタＱ２２のエミッタから出力端子１３
に出力される。他方の入力信号Ｖinの正転信号（＋）は
第１の差動増幅器側のＮＰＮトランジスタＱ１０の出力
がＰＮＰトランジスタＱ１６およびＱ１９からなるカレ
ントミラー回路で電流増幅された後、抵抗素子Ｒ１２に
よって電圧変換され、ＰＮＰトランジスタ２１のベース
接地回路を通って第２のエミッタホロワ回路のＰＮＰト
ランジスタＱ２３のエミッタから出力端子１４に出力さ
れる。これらの出力端子１３および１４に出力される電
圧の差電圧が出力信号ＶOUT となる。
れる入力信号Ｖinは、差動対を構成するＮＰＮトランジ
スタＱ１４およびＱ１５のそれぞれのベースに正転信号
（＋）および反転信号（−）が入力されて電流変換され
る。この電流は、この増幅器の上部に接続された双差動
増幅器のＮＰＮトランジスタＱ１０、Ｑ１１、Ｑ１２お
よびＱ１３に入力端子１０ａおよび１０ｂを介して供給
される差動電圧ΔＶによって利得可変される。この利得
可変された信号は、一方の入力信号Ｖinの反転信号
（−）は第２の差動増幅器側のＮＰＮトランジスタＱ１
３の出力がＰＮＰトランジスタＱ１７およびＱ１８から
なるカレントミラー回路で電流増幅された後、ＰＮＰト
ランジスタ２０のベース接地回路を通って抵抗素子Ｒ１
１によって電圧変換され、第１のエミッタホロワ回路の
ＰＮＰトランジスタＱ２２のエミッタから出力端子１３
に出力される。他方の入力信号Ｖinの正転信号（＋）は
第１の差動増幅器側のＮＰＮトランジスタＱ１０の出力
がＰＮＰトランジスタＱ１６およびＱ１９からなるカレ
ントミラー回路で電流増幅された後、抵抗素子Ｒ１２に
よって電圧変換され、ＰＮＰトランジスタ２１のベース
接地回路を通って第２のエミッタホロワ回路のＰＮＰト
ランジスタＱ２３のエミッタから出力端子１４に出力さ
れる。これらの出力端子１３および１４に出力される電
圧の差電圧が出力信号ＶOUT となる。
【００２９】このとき、周波数特性の劣化を防止するた
めにＰＮＰトランジスタＱ２０およびＱ２１のエピタキ
シャル層は、それぞれ次段のエミッタホロワのＰＮＰト
ランジスタのエミッタに接続される。なお、この前段の
トランジスタのエピタキシャル層を次段のエミッタホロ
ワのエミッタに接続して寄生接合容量を軽減する技術
は、特開昭６２−１２６７０４号公報で公知のものであ
る。
めにＰＮＰトランジスタＱ２０およびＱ２１のエピタキ
シャル層は、それぞれ次段のエミッタホロワのＰＮＰト
ランジスタのエミッタに接続される。なお、この前段の
トランジスタのエピタキシャル層を次段のエミッタホロ
ワのエミッタに接続して寄生接合容量を軽減する技術
は、特開昭６２−１２６７０４号公報で公知のものであ
る。
【００３０】これらの回路動作をさらに具体的に説明す
る。本実施例における能動負荷すなわちカレントミラー
回路のＰＮＰトランジスタＱ１７とＱ１８と抵抗素子１
１とを、前述した従来例における負荷抵抗と同じにする
と、出力ＶOUT も同様に表わすことができるので、前述
した式（１７）を変形すれば、 ＶOUT ＝２Ｒ１１×Ｖin×｛１／（２ｒe ＋Ｒ１０）｝×ΔＶ……（２０） となる。ここで、従来例の負荷抵抗Ｒ３２＝本実施例の
カレントミラーの抵抗素子Ｒ１１、および従来例の抵抗
素子Ｒ３０＝本実施例の抵抗素子Ｒ１０とすると、利得
は式（１７）と同じになる。
る。本実施例における能動負荷すなわちカレントミラー
回路のＰＮＰトランジスタＱ１７とＱ１８と抵抗素子１
１とを、前述した従来例における負荷抵抗と同じにする
と、出力ＶOUT も同様に表わすことができるので、前述
した式（１７）を変形すれば、 ＶOUT ＝２Ｒ１１×Ｖin×｛１／（２ｒe ＋Ｒ１０）｝×ΔＶ……（２０） となる。ここで、従来例の負荷抵抗Ｒ３２＝本実施例の
カレントミラーの抵抗素子Ｒ１１、および従来例の抵抗
素子Ｒ３０＝本実施例の抵抗素子Ｒ１０とすると、利得
は式（１７）と同じになる。
【００３１】次に周波数特性について検討すると、ま
ず、双差動増幅器のＰＮＰトランジスタＱ１６のコレク
タにおいて、 ｆc1＝１／｛２πｒeQ16×（ＣjCQ10 ＋ＣjSQ10 ＋ＣjCQ12 ＋ＣjSQ12 ＋ＣjSQ16 ＋ＣjEQ16 ＋ＣjEQ19 ＋ＣjCQ19 ）｝……………（２１） 実使用時においては、ＮＰＮトランジスタＱ１０＝ＮＰ
ＮトランジスタＱ１２、ＰＮＰトランジスタＱ１６＝Ｐ
ＮＰトランジスタＱ１９であるから、 ｆc1＝１／｛２πｒeQ16×２（ＣjCQ10 ＋ＣjSQ10 ＋ＣjEQ16 ＋ＣjSQ16 ＋ＣjCQ16 ）｝……………………………………………………（２２） ここで従来例の式（１９）と比較した場合、素子の寄生
容量は増加しているが、負荷抵抗は、従来例におけるＲ
３１に対し本実施例の場合はｒeQ16である。
ず、双差動増幅器のＰＮＰトランジスタＱ１６のコレク
タにおいて、 ｆc1＝１／｛２πｒeQ16×（ＣjCQ10 ＋ＣjSQ10 ＋ＣjCQ12 ＋ＣjSQ12 ＋ＣjSQ16 ＋ＣjEQ16 ＋ＣjEQ19 ＋ＣjCQ19 ）｝……………（２１） 実使用時においては、ＮＰＮトランジスタＱ１０＝ＮＰ
ＮトランジスタＱ１２、ＰＮＰトランジスタＱ１６＝Ｐ
ＮＰトランジスタＱ１９であるから、 ｆc1＝１／｛２πｒeQ16×２（ＣjCQ10 ＋ＣjSQ10 ＋ＣjEQ16 ＋ＣjSQ16 ＋ＣjCQ16 ）｝……………………………………………………（２２） ここで従来例の式（１９）と比較した場合、素子の寄生
容量は増加しているが、負荷抵抗は、従来例におけるＲ
３１に対し本実施例の場合はｒeQ16である。
【００３２】負荷抵抗Ｒ３１の値とＰＮＰトランジスタ
Ｑ１６のエミッタ抵抗の値ｒeQ16では一般的に約１００
倍の差でエミッタ抵抗の方が小さいため、本実施例の方
が周波数特性の低下はほとんどみられないことが分る。
Ｑ１６のエミッタ抵抗の値ｒeQ16では一般的に約１００
倍の差でエミッタ抵抗の方が小さいため、本実施例の方
が周波数特性の低下はほとんどみられないことが分る。
【００３３】次にベース接地回路の周波数特性について
検討する。検討に先立ち縦構造ＰＮＰトランジスタの構
造を、図２に示したその構造図および図１を併せて参照
しながら説明する。図２において、ＰＮＰトランジスタ
Ｑ２０のエミッタ２０１、ベース２０２、コレクタ２０
３、ｎ型エピタキシャル層２０４、サブストレート２０
５を表わし、コレクタ２０３およびｎ型エピタキシャル
層２０４間には容量ＣjSQ20 が、ｎ型エピタキシャル層
２０４およびサブストレート２０５間には容量Ｃ
jエヒ゜Q20がそれぞれ存在することを示してある。
検討する。検討に先立ち縦構造ＰＮＰトランジスタの構
造を、図２に示したその構造図および図１を併せて参照
しながら説明する。図２において、ＰＮＰトランジスタ
Ｑ２０のエミッタ２０１、ベース２０２、コレクタ２０
３、ｎ型エピタキシャル層２０４、サブストレート２０
５を表わし、コレクタ２０３およびｎ型エピタキシャル
層２０４間には容量ＣjSQ20 が、ｎ型エピタキシャル層
２０４およびサブストレート２０５間には容量Ｃ
jエヒ゜Q20がそれぞれ存在することを示してある。
【００３４】縦構造ＰＮＰトランジスタは、高周波特性
ｆT が容易に得られるため広帯域の増幅器にも十分に使
用可能であるが、その構造上からコレクタ２０３とｎ型
エピタキシャル層２０４との間、およびｎ型エピタキシ
ャル層２０４とサブストレート２０５との間には大きな
容量がついてしまう。近年の進んだ製造プロセスを使用
したとしても、ＣjSおよびＣjエヒ゜ がそれぞれ約１ｐＦ
存在する。
ｆT が容易に得られるため広帯域の増幅器にも十分に使
用可能であるが、その構造上からコレクタ２０３とｎ型
エピタキシャル層２０４との間、およびｎ型エピタキシ
ャル層２０４とサブストレート２０５との間には大きな
容量がついてしまう。近年の進んだ製造プロセスを使用
したとしても、ＣjSおよびＣjエヒ゜ がそれぞれ約１ｐＦ
存在する。
【００３５】この容量は、周波数特性を向上させる上で
ネックとなる。従来はエピタキシャル層をオープンで使
用することにより、コレクタにつく容量はコレクタおよ
びエピタキシャル層間容量とエピタキシャル層およびサ
ブストレート間容量との直列接合となるので、見かけ上
は半分の容量にして使用することも可能であった。
ネックとなる。従来はエピタキシャル層をオープンで使
用することにより、コレクタにつく容量はコレクタおよ
びエピタキシャル層間容量とエピタキシャル層およびサ
ブストレート間容量との直列接合となるので、見かけ上
は半分の容量にして使用することも可能であった。
【００３６】しかしながら、近年の微細化および高周波
特性向上化のため、上述のような見かけ上の低い容量の
使い方では所定の耐圧が保証できず、その対応策として
エピタキシャル層を電源電位Ｖｃｃに接続して使用する
のが一般的である。
特性向上化のため、上述のような見かけ上の低い容量の
使い方では所定の耐圧が保証できず、その対応策として
エピタキシャル層を電源電位Ｖｃｃに接続して使用する
のが一般的である。
【００３７】しかるにこの方法では、コレクタにコレク
タ・エピタキシャル層間容量が約１ｐＦついてしまい、
周波数特性が低下する。このような使用状態におけるベ
ース接地回路のＰＮＰトランジスタＱ２０の周波数特性
は、 ｆc2＝１／２πＲ１１（ＣjCQ20 ＋ＣjSQ20 ＋ＣjCQ22 ）…………（２２） となり、ＣjSQ20 の容量が大きいため周波数特性が大き
く劣化する。これに対する対策として、ＰＮＰトランジ
スタＱ２０のエピタキシャル層を次段のＰＮＰトランジ
スタＱ２２のエミッタに接続する。このような接続の場
合はＰＮＰトランジスタＱ２０のコレクタとＱ２２のエ
ミッタは、エミッタホロワの電圧利得が約１倍であるか
ら、同電位で振れることになり、ＣjSQ20 は見かけ上つ
いていないのと同様な効果を生じる。
タ・エピタキシャル層間容量が約１ｐＦついてしまい、
周波数特性が低下する。このような使用状態におけるベ
ース接地回路のＰＮＰトランジスタＱ２０の周波数特性
は、 ｆc2＝１／２πＲ１１（ＣjCQ20 ＋ＣjSQ20 ＋ＣjCQ22 ）…………（２２） となり、ＣjSQ20 の容量が大きいため周波数特性が大き
く劣化する。これに対する対策として、ＰＮＰトランジ
スタＱ２０のエピタキシャル層を次段のＰＮＰトランジ
スタＱ２２のエミッタに接続する。このような接続の場
合はＰＮＰトランジスタＱ２０のコレクタとＱ２２のエ
ミッタは、エミッタホロワの電圧利得が約１倍であるか
ら、同電位で振れることになり、ＣjSQ20 は見かけ上つ
いていないのと同様な効果を生じる。
【００３８】したがって、本発明の周波数特性ｆc2は次
式で表わされることになる。
式で表わされることになる。
【００３９】 ｆc2’＝１／２πＲ１１（ＣjCQ20 ＋ＣjCQ22 ）……………………（２３） 式（２３）において、ＣjCQ20 およびＣjCQ22 は十分に
小さい値であるから、周波数特性の劣化は従来例に比べ
て十分小さくなる。したがって、周波数特性が改善され
ることにより、その位相特性も当然改善されることにな
る。
小さい値であるから、周波数特性の劣化は従来例に比べ
て十分小さくなる。したがって、周波数特性が改善され
ることにより、その位相特性も当然改善されることにな
る。
【００４０】上述したように、本実施例を用いることに
より、ノイズ対策のため双差動増幅器のトランジスタサ
イズを十分大きくしても広帯域の利得増幅器を得ること
ができる。
より、ノイズ対策のため双差動増幅器のトランジスタサ
イズを十分大きくしても広帯域の利得増幅器を得ること
ができる。
【００４１】さらに、双差動増幅器の能動負荷をダイオ
ード負荷にする副次効果としては、出力の電圧振幅がほ
とんど無視できることから、低電圧化にも最適である。
ード負荷にする副次効果としては、出力の電圧振幅がほ
とんど無視できることから、低電圧化にも最適である。
【００４２】シミュレーションの結果においても、同程
度の負荷を使用した従来例と比較した結果、５倍以上の
周波数特性の向上が確認された。
度の負荷を使用した従来例と比較した結果、５倍以上の
周波数特性の向上が確認された。
【００４３】近年、テレビジョン受像機およびビデオテ
ープレコーダ等が広帯域化してきており、また自動調整
用に可変利得増幅器が多用されていることから、この分
野における本実施例が十分にその効果を奏することが可
能である。
ープレコーダ等が広帯域化してきており、また自動調整
用に可変利得増幅器が多用されていることから、この分
野における本実施例が十分にその効果を奏することが可
能である。
【００４４】
【発明の効果】以上説明したように、本発明の可変利得
増幅回路は、双差動増幅器の能動負荷がダイオード等価
のトランジスタを含む縦構造のＰＮＰトランジスタから
なるカレントミラー回路で構成され、このカレントミラ
ー回路が、差動増幅器によって電流変換された入力信号
を電流増幅し、この増幅された電流変換出力を縦構造の
ＰＮＰトランジスタのベース接地回路を通してその負荷
抵抗によって電圧変換した後、次段に配置される縦構造
のＰＮＰトランジスタからなるエミッタホロワ回路に供
給し、かつベース接地回路のトランジスタのエピタキシ
ャル層をエミッタホロワ回路のエミッタに接続した状態
で出力をとり出すようにしたので、広帯域で低ノイズの
利得増幅器を実現できる効果を有する。
増幅回路は、双差動増幅器の能動負荷がダイオード等価
のトランジスタを含む縦構造のＰＮＰトランジスタから
なるカレントミラー回路で構成され、このカレントミラ
ー回路が、差動増幅器によって電流変換された入力信号
を電流増幅し、この増幅された電流変換出力を縦構造の
ＰＮＰトランジスタのベース接地回路を通してその負荷
抵抗によって電圧変換した後、次段に配置される縦構造
のＰＮＰトランジスタからなるエミッタホロワ回路に供
給し、かつベース接地回路のトランジスタのエピタキシ
ャル層をエミッタホロワ回路のエミッタに接続した状態
で出力をとり出すようにしたので、広帯域で低ノイズの
利得増幅器を実現できる効果を有する。
【図１】本発明の可変利得増幅回路の一実施例を示す回
路図である。
路図である。
【図２】本実施例の動作説明用の縦構造ＰＮＰトランジ
スタの構造を示す図である。
スタの構造を示す図である。
【図３】従来の可変利得増幅回路の一例を示す回路図で
ある。
ある。
１０ａ，１０ｂ 差動電圧ΔＶの入力端子 １１ 入力信号源Ｖin １２ 基準電圧入力端子 １３，１４ 出力端子ＶOUT Ｉ１０，Ｉ１１，Ｉ１２，Ｉ１３ 定電流源 Ｑ１０〜Ｑ２３ ＮＰＮトランジスタ Ｒ１０〜Ｒ１２ 抵抗素子 ２０１ ＰＮＰトランジスタＱ２０のエミッタベース
２０２、 ２０２ ＰＮＰトランジスタＱ２０のコレクタ ２０３ ＰＮＰトランジスタＱ２０のベース ２０４ ＰＮＰトランジスタＱ２０のｎ型エピタキシ
ャル層 ２０５ ＰＮＰトランジスタＱ２０のサブストレート ＣjSQ20 コレクタ２０３およびｎ型エピタキシャル
層２０４間の容量 Ｃjエヒ゜Q20 ｎ型エピタキシャル層２０４およびサ
ブストレート２０５間の容量 ＣjCQ10 ＮＰＮトランジスタＱ１０のコレクタおよ
びベース間の容量 ＣjSQ10 ＮＰＮトランジスタＱ１０のコレクタおよ
びサブストレート（ｓｕｂ）間の容量 ＣjCQ20 ＰＮＰトランジスタＱ２０のコレクタおよ
びベース間の容量 ＣjSQ20 ＰＮＰトランジスタＱ２０のコレクタおよ
びエピタキシャル層間の容量 ＣjCQ22 ＰＮＰトランジスタＱ２２のコレクタおよ
びベース間の容量 ＣjSQ21 ＰＮＰトランジスタＱ２１のコレクタおよ
びエピタキシャル層間の容量
２０２、 ２０２ ＰＮＰトランジスタＱ２０のコレクタ ２０３ ＰＮＰトランジスタＱ２０のベース ２０４ ＰＮＰトランジスタＱ２０のｎ型エピタキシ
ャル層 ２０５ ＰＮＰトランジスタＱ２０のサブストレート ＣjSQ20 コレクタ２０３およびｎ型エピタキシャル
層２０４間の容量 Ｃjエヒ゜Q20 ｎ型エピタキシャル層２０４およびサ
ブストレート２０５間の容量 ＣjCQ10 ＮＰＮトランジスタＱ１０のコレクタおよ
びベース間の容量 ＣjSQ10 ＮＰＮトランジスタＱ１０のコレクタおよ
びサブストレート（ｓｕｂ）間の容量 ＣjCQ20 ＰＮＰトランジスタＱ２０のコレクタおよ
びベース間の容量 ＣjSQ20 ＰＮＰトランジスタＱ２０のコレクタおよ
びエピタキシャル層間の容量 ＣjCQ22 ＰＮＰトランジスタＱ２２のコレクタおよ
びベース間の容量 ＣjSQ21 ＰＮＰトランジスタＱ２１のコレクタおよ
びエピタキシャル層間の容量
Claims (3)
- 【請求項１】 入力信号を電流変換する差動増幅器の上
段にそれぞれ抵抗負荷を用いた双差動増幅器が接続さ
れ、この双差動増幅器で利得可変された複数出力をそれ
ぞれエミッタホロワ回路を介して出力する可変利得増幅
回路において、前記抵抗負荷に代えてカレントミラー回
路からなる能動負荷が用いられ、かつ前記複数出力を、
それぞれ前記カレントミラー回路で電流増幅してベース
接地トランジスタに供給するとともに、これらベース接
地トランジスタの抵抗負荷により電圧信号に変換してそ
れぞれ前記エミッタホロワ回路に供給する変換手段を備
えたことを特徴とする可変利得増幅回路。 - 【請求項２】 前記カレントミラー回路と前記ベース接
地トランジスタと前記エミッタホロワ回路とに用いるト
ランジスタがそれぞれ縦構造のＰＮＰトランジスタであ
って、前記変換手段が、前記ベース接地トランジスタの
エピタキシャル層を前記エミッタホロワ回路のトランジ
スタのエミッタに接続する構成を有することを特徴とす
る請求項１記載の可変利得増幅回路。 - 【請求項３】 前記変換手段は、第１および第２のＰＮ
Ｐトランジスタのエミッタが電源電位に共通接続され各
々のベースと前記第１のＰＮＰトランジスタのコレクタ
が前記双差動増幅器の一方の出力端に共通接続され、前
記第２のＰＮＰトランジスタのコレクタと接地電位との
間に基準電圧をベース入力とし第３のＰＮＰトランジス
タからなる前記ベース接地トランジスタおよび第２の抵
抗素子が直列接続で挿入されて一方の前記能動負荷とな
る第１のカレントミラー回路と、第４および第５のＰＮ
Ｐトランジスタのエミッタが電源電位に共通接続され各
々のベースと前記第４のＰＮＰトランジスタのコレクタ
が前記双差動増幅器の一方の出力端に共通接続され、前
記第５のＰＮＰトランジスタのコレクタと接地電位との
間に前記基準電圧をベース入力とし第６のＰＮＰトラン
ジスタからなる前記ベース接地トランジスタおよび第３
の抵抗素子が直列接続で挿入されて他方の前記能動負荷
となる第２のカレントミラー回路と、電源電位と接地電
位との間に第１の定電流源および第７のＰＮＰトランジ
スタが直列接続されこのトランジスタのベースが前記第
１のカレントミラー回路の前記第３のＰＮＰトランジス
タのコレクタに、エミッタが前記第３のＰＮＰトランジ
スタの前記エピタキシャル層と一方の出力端子とにそれ
ぞれ接続される第１のエミッタホロワ回路と、電源電位
と接地電位との間に第２の定電流源および第８のＰＮＰ
トランジスタが直列接続されこのトランジスタのベース
が前記第２のカレントミラー回路の前記第６のＰＮＰト
ランジスタのコレクタに、エミッタが前記第６のＰＮＰ
トランジスタの前記エピタキシャル層と他方の出力端子
とにそれぞれ接続される第２のエミッタホロワ回路とを
備えて構成されることを特徴とする請求項１記載の可変
利得増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12600394A JPH07336171A (ja) | 1994-06-08 | 1994-06-08 | 可変利得増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12600394A JPH07336171A (ja) | 1994-06-08 | 1994-06-08 | 可変利得増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07336171A true JPH07336171A (ja) | 1995-12-22 |
Family
ID=14924328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12600394A Pending JPH07336171A (ja) | 1994-06-08 | 1994-06-08 | 可変利得増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07336171A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011205471A (ja) * | 2010-03-26 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715513B2 (ja) * | 1975-09-12 | 1982-03-31 | ||
| JPS6051309A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 利得制御回路 |
| JPS60113507A (ja) * | 1983-11-24 | 1985-06-20 | Nec Corp | トランジスタ回路 |
-
1994
- 1994-06-08 JP JP12600394A patent/JPH07336171A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715513B2 (ja) * | 1975-09-12 | 1982-03-31 | ||
| JPS6051309A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 利得制御回路 |
| JPS60113507A (ja) * | 1983-11-24 | 1985-06-20 | Nec Corp | トランジスタ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011205471A (ja) * | 2010-03-26 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008536B1 (ko) | 로그변환회로 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
| US5786729A (en) | Stable bias current circuit for operational amplifier | |
| US6472908B1 (en) | Differential output driver circuit and method for same | |
| EP0314218B1 (en) | Amplifier arrangement and display device including said amplifier arrangement | |
| US20210218378A1 (en) | Differential signal offset adjustment circuit and differential system | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| US7215182B2 (en) | High-performance, low-noise reference generators | |
| US20030107429A1 (en) | Current source circuit | |
| JPH1197774A (ja) | 出力回路装置 | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
| JP3061205B2 (ja) | アクテイブフイルタ回路 | |
| US6252457B1 (en) | Differential amplifier circuit | |
| JPH07106874A (ja) | 被制御ピンチ抵抗器を備えた回路装置 | |
| JP2790095B2 (ja) | サンプルホールド回路 | |
| JP3088336B2 (ja) | 周波数変換回路 | |
| US6670851B1 (en) | Cascode amplifier integrated circuit with frequency compensation capability | |
| JP2000058901A (ja) | 電流電圧変換増幅回路 | |
| JPH0433162B2 (ja) | ||
| JPH11251872A (ja) | フィルタ回路 | |
| JPS63178611A (ja) | 利得制御回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH10247846A (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970701 |