JPH07336214A - 位相同期外れ検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 温度や電源電圧のような環境の変化の影響を
受けにくく、安定して動作し、検出応答速度の速い位相
同期外れ検出回路を得ることを目的とする。 【構成】 位相周波数比較器２の位相進み信号と位相遅
れ信号を論理和ゲート８にて論理和をとり、この論理和
信号にて入力を電源に接続したＣＭＯＳ構成の３ステー
トバッファ１５のイネーブルを駆動し、３ステートバッ
ファの出力を電源およびＧＮＤ間を抵抗１６および１７
にて分割した接続中点に接続し、抵抗９およびコンデン
サ１０より構成されるローパスフィルタを介して、電圧
比較器１３で、電源およびＧＮＤ間を抵抗１１および１
２にて分割して得られるしきい値と比較するようにした
ものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は入力信号に対し逓倍の
周波数を有し、位相の同期した信号を得る位相同期回路
の、位相同期外れを検出する回路に関する。

【０００２】

【従来の技術】図２は例えば特開平３−１７５８２１に
示された同期検出回路を含む位相同期回路の構成ブロッ
ク図である。図において、１は基準信号の入力端子、２
は位相周波数比較器、３はチャージポンプ、４はループ
フィルタ、５は電圧制御発振器、６は分周器、７は位相
同期回路の出力端子、８は論理和ゲート、９は抵抗、１
０はコンデンサ、１１および１２は抵抗、１３は電圧比
較器、１４は位相同期外れ信号出力端子であり、１０１
は同期外れ検出回路である。

【０００３】次に動作について説明する。図２の位相周
波数比較器２は、入力端子１から入力された基準信号の
立ち下がりエッジと、分周器６からの比較信号の立ち下
がりエッジを比較して、位相の進み信号と遅れ信号を出
力する。位相進み信号と遅れ信号は論理和ゲート８によ
り位相差信号に変換される。この位相差信号は、抵抗９
とコンデンサ１０より構成されるローパスフィルタにて
平滑化され、電源電圧を抵抗１１および１２にて分割し
て与えられたしきい値電圧と比較器１３にて比較され、
しきい値電圧を越えた場合に同期外れとして、同期外れ
信号出力端子１４に出力される。

【０００４】

【発明が解決しようとする課題】従来の位相同期外れ検
出回路は以上のように構成されているので、論理和ゲー
トをＴＴＬ構成とした場合、電源電圧変動や温度変動に
より論理和ゲートの出力振幅が変化した場合、論理和ゲ
ートの出力振幅の変動と比較器のしきい値電圧の変動と
の相対誤差が大きく、誤動作の恐れや動作余裕が小さい
などの課題があった。さらに、位相差信号を固定した時
定数のローパスフィルタにて平滑化しているため、同期
外れ検出と解除の時定数が等しくなり、検出応答速度を
高速化することが困難という課題があった。また、論理
和ゲートをＣＭＯＳ構成とした場合でも、同様に位相差
信号を固定した時定数のローパスフィルタにて平滑化し
ているため、同期外れ検出と解除の時定数が等しくな
り、検出応答速度を高速化することが困難という課題が
あった。

【０００５】この発明は上記のような課題を解消するた
めになされたもので、電源電圧や温度のような環境条件
の変化の影響を受けにくく安定して動作し、同期外れ検
出の応答が速い位相同期外れ検出回路を得ることを目的
としている。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の請求項１に係わる位相同期外れ検出回
路は基準位相を有する基準信号に対して位相同期した信
号を発生する位相同期回路において、基準信号の位相と
同期させようとする位相同期回路出力信号の位相間隔が
時間的に変動することを検出するスリップ検出回路より
構成される。又この発明の請求項２に係わる位相同期外
れ検出回路は、位相周波数比較器の位相進み信号と位相
遅れ信号の論理和による位相差信号の出力にてＣＭＯＳ
構成の３ステートバッファのイネーブルを駆動し、３ス
テートバッファの出力を電源およびＧＮＤ間を抵抗分割
した接続中点に接続し、ローパスフィルタを介して電圧
比較器で電源を抵抗分割して得られるしきい値と比較す
るようにしたものである。

【０００７】また、この発明の請求項３に係わる位相同
期外れ検出回路は、基準信号にて位相進み信号を保持す
るフリップフロップと、比較信号にて位相遅れ信号を保
持するフリップフロップと、両フリップフロップの出力
の論理和をとる論理和ゲートを備え、論理和ゲートの出
力でモノマルチバイブレータを駆動するようにしたもの
である。

【０００８】また、この発明の請求項４に係わる位相同
期外れ検出回路は、位相進み信号と位相遅れ信号の論理
和をとる論理和ゲートの出力をイネーブルに接続し、ま
た、基準信号をカウントリセットに接続し、電圧制御発
振器の出力をＮ分周する第一の分周器の出力をクロック
とする第一のカウンタと、常時イネーブル状態で基準信
号をカウントリセットに接続し、上記第一の分周器の出
力をクロックとする第二のカウンタと、第一および第二
のカウンタのカウント値を比較する比較器と、比較器の
出力と第一のカウンタのキャリー出力の論理和をとる論
理和ゲートを備え、論理和ゲートの出力でモノマルチバ
イブレータを駆動するようにしたものである。

【０００９】また、この発明の請求項５に係わる位相同
期外れ検出回路は、位相進み信号と位相遅れ信号の論理
和をとる論理和ゲートの出力をイネーブルに接続し、ま
た、基準信号をカウントリセットに接続し、電圧制御発
振器の出力をＮ分周する第一の分周器の出力をクロック
とするカウンタと、基準信号をクロックとしてカウンタ
のカウント値を保持するフリップフロップと、カウンタ
のカウント値とフリップフロップの出力を比較する比較
器と、基準信号の周期を単位として比較器の出力の連続
一致を検出する回路を備えるようにしたものである。

【００１０】

【作用】以上のように構成されたこの発明の位相同期外
れ検出回路では、基準信号の位相と同期させようとする
位相同期回路出力信号の位相がスリップ状態になった場
合を検出することにより位相同期外れを検出する。また
位相周波数比較器の位相進み信号と位相遅れ信号との論
理和をとった位相差信号の出力にてＣＭＯＳ構成の３ス
テートバッファのイネーブルを駆動し、３ステートバッ
ファの出力を電源およびＧＮＤ間を抵抗分割した接続中
点に接続するようにしたので、位相差がある場合はイネ
ーブルが”Ｈ”となり３ステートバッファの出力は電源
電圧にほぼ等しくなり、位相差がない場合はイネーブル
が”Ｌ”となり３ステートバッファはハイインピーダン
スとなるため出力電圧は電源電圧を抵抗分割した電圧と
なる。ＣＭＯＳ構成の３ステートバッファを用いること
で、温度の変動による３ステートバッファの出力振幅の
変動が極めて小さく、同期外れを検出する電圧比較器の
しきい値を電源電圧の抵抗分割にて与えているため、電
源電圧変動に対しては３ステートバッファ出力電圧およ
びしきい値電圧が電源電圧に比例するため、電圧比較器
にて電源電圧変動の影響が除去され、電源電圧や温度の
ような環境条件の変化による影響を受けにくく、安定し
て動作する。さらに応答速度に関しては、位相差がある
場合はＣＭＯＳ構成の３ステートバッファの出力インピ
ーダンスが小さいため時定数はローパスフィルタの時定
数と等しく、位相差がない場合は電源とＧＮＤ間を抵抗
分割している抵抗が加わるため、時定数が大きくなり、
このため位相差信号による電圧の保持特性が向上するこ
とにより位相同期外れ検出の応答速度を高速化できる。

【００１１】また、位相周波数比較器の位相進み信号と
位相遅れ信号を基準信号と比較信号にてそれぞれ保持
し、両保持信号の論理和をとった信号でモノマルチバイ
ブレータを駆動するようにしたので、位相同期外れによ
る基準信号と比較信号のスリップの発生をディジタル回
路で検出でき、安定して動作する。

【００１２】また、位相周波数比較器の位相進み信号と
位相遅れ信号の論理和をとった信号をイネーブルとし、
基準信号をカウントリセットに接続し、電圧制御発振器
の出力を分周する第一の分周器出力をクロックとする第
一のカウンタと、常時イネーブル状態で基準信号をカウ
ントリセットに接続し、第一の分周器出力をクロックと
する第二のカウンタを有し、第一と第二のカウンタのカ
ウント値を比較したカウント値一致信号と第一のカウン
タのキャリー信号との論理和をとった信号でモノマルチ
バイブレータを駆動するようにしたので、位相同期外れ
による基準信号と比較信号のスリップの発生をディジタ
ル回路で検出でき、安定して動作する。

【００１３】また、位相周波数比較器の位相進み信号と
位相遅れ信号の論理和をとった信号をイネーブルとし、
基準信号をカウントリセットに接続し、電圧制御発振器
の出力を分周する第一の分周器出力をクロックとするカ
ウンタと、カウンタのカウント値を基準信号で保持する
フリップフロップと、カウンタのカウント値とフリップ
フロップの出力値を比較する比較器を有し、カウンタの
カウント値がフリップフロップの出力値より大きい場合
が規定回数以上連続して発生した場合に位相同期外れを
出力するようにしたので、位相同期外れによる基準信号
と比較信号のスリップの発生をディジタル回路で検出で
き、安定して動作する。

【００１４】

【実施例】

実施例１．以下、この発明の実施例１について図を参照
して説明する。図１はこの発明の位相同期外れ検出回路
の実施例１を示す構成ブロック図である。破線部以外
は、図２と同様である。図６はこの発明の位相同期外れ
検出回路の動作を示すタイミングチャートである。図１
において、２は位相周波数比較器、８は論理和ゲート、
９は抵抗、１０はコンデンサ、１１および１２は抵抗、
１３は電圧比較器、１４は位相同期外れ信号出力端子、
１５はＣＭＯＳ構成の３ステートバッファ、１６および
１７は抵抗であり、１０１は同期外れ検出回路である。

【００１５】次に動作について図１および図６を用いて
説明する。本実施例では、位相差信号がスイープ状態と
なった場合を検出することによりスリップを検出し、位
相同期外れを出力するものである。図６は基準信号３１
の周波数が比較信号３２の周波数より高く、その位相が
進む関係にあるときの図１に示した位相同期外れ検出回
路の各部の動作波形を示したものであり、位相周波数比
較器２から出力される位相進み信号３３と位相遅れ信号
３４は論理和ゲート８にて論理和をとり、３ステートバ
ッファ１５のイネーブルに接続される（３ステートバッ
ファイネーブル入力波形３５）。図１における３ステー
トバッファはＣＭＯＳ構成のゲートであり、３ステート
バッファ１５の出力はイネーブル信号が”Ｈ”のときは
３ステートバッファ１５の入力に接続された電源電圧Ｖ
ｃｃが出力され、イネーブル信号が”Ｌ”のときは出力
がハイインピーダンス状態となり、３ステートバッファ
１５の出力電位は、接続された抵抗１６および抵抗１７
によって電源電圧を分圧した電圧となる（３ステートバ
ッファ出力波形３６）。図６では、説明のため抵抗１６
と抵抗１７の値が等しい場合を示しており、ハイインピ
ーダンス状態のときに３ステートバッファ１５の出力電
位はＶｃｃ／２となる。位相同期が外れて基準信号と比
較信号がスリップ状態にあるとき、３ステートバッファ
１５のイネーブルに入力される波形は、位相差の広がり
に伴いパルスデューティーが順次広がっていく動作を、
基準信号の周期を単位として零から基準周期までを繰り
返す波形（スイープ波形）となる。このとき３ステート
バッファ１５の出力電位は、Ｖｃｃ／２からＶｃｃを繰
り返しスイープする。この波形は抵抗９およびコンデン
サ１０にて構成されるローパスフィルタにて平滑化さ
れ、Ｖｃｃ／２とＶｃｃの中間の３＊Ｖｃｃ／４（比較
器正相入力波形３７）が電圧比較器１３の正相に入力さ
れる。電圧比較器１３の逆相には、抵抗１１および抵抗
１２にて電源電圧を分圧した電圧が入力されており、こ
の分圧電圧を位相同期外れ時と位相同期時に抵抗９およ
びコンデンサ１０にて構成されるローパスフィルタの出
力電圧の中間値に設定することにより、電圧比較器１３
は位相同期外れを検出する。位相同期外れ検出回路を以
上のように構成することにより、電源電圧や温度の変動
の影響を受けず、ＣＭＯＳ構成の３ステートバッファの
出力に接続する電源およびＧＮＤ間抵抗の値により、位
相同期外れ検出の時定数に対して解除の時定数を自由に
設定することができ、位相同期外れ検出応答速度の向上
を図ることができる。

【００１６】以上では基準信号の周波数が比較信号の周
波数より進んでいた場合について説明したが、基準信号
の周波数が比較信号の周波数より遅れている場合につい
ても同様に動作する。さらに説明のため、抵抗１６と抵
抗１７が等しい場合について説明したが、抵抗比を変更
して抵抗１６と抵抗１７による分圧電圧をＶｃｃ／２以
下に設定することにより、電圧比較器１３における位相
同期外れ検出の動作余裕を拡大することができる。

【００１７】実施例２．図３はこの発明の位相同期外れ
検出回路の実施例２を示す構成ブロック図である。破線
部以外は図２と同様である。図７および図８はこの発明
の位相同期外れ検出回路の動作を示すタイミングチャー
トである。図３において、２は位相周波数比較器、８は
論理和ゲート、１４は位相同期外れ信号出力端子、１８
および１９はフリップフロップ、２０は信号が入力され
た場合に一定のパルス幅の信号を出力する機能を有する
回路、例えばモノマルチバイブレータであり、１０１は
同期外れ検出回路である。

【００１８】次に動作について図３、図７および図８を
用いて説明する。本実施例では、位相進み信号が基準信
号の周期と等しくなった場合、または位相遅れ信号が位
相同期回路の比較信号の周期と等しくなった場合を検出
することによりスリップを検出して、位相同期外れを出
力するものである。図７は基準信号３１の周波数が比較
信号３２の周波数より高く、その位相が進む関係にある
ときの図３に示した位相同期外れ検出回路の各部の動作
波形を示したものである。フリップフロップ１８は位相
周波数比較器２から出力された位相進み信号３３を基準
信号３１の立ち下がりエッジにて保持し、フリップフロ
ップ１９は位相周波数比較器２から出力された位相遅れ
信号３４を比較信号３２の立ち下がりエッジにて保持す
る。図７に示したように、基準信号３１が比較信号３２
より位相が進んでいるとき、位相周波数比較器２から出
力される位相進み信号３３は基準信号３１の立ち下がり
エッジにて”Ｌ”になり、比較信号３２の立ち下がりエ
ッジにて”Ｈ”となる。このため、基準信号３１と比較
信号３２の周波数同期がとれている場合、フリップフロ
ップ１８により基準信号３１の立ち下がりエッジにて位
相進み信号３２を保持すれば、フリップフロップ１８の
出力は常に”Ｈ”となる。基準信号３１と比較信号３２
がスリップした状態では、基準信号３１の１周期に渡り
位相進み信号３２が”Ｌ”となる周期が現れ、このとき
フリップフロップ１８により基準信号３１の立ち下がり
エッジにて位相進み信号３３を保持した出力は”Ｌ”と
なる（フリップフロップ１８出力波形３８）。

【００１９】同様に、図８は基準信号３１の周波数が比
較信号３２の周波数より低く、その位相が遅れる関係に
あるときの図３に示した位相同期外れ検出回路の各部の
動作波形を示したものである。図８に示したように、基
準信号３１が比較信号３２より位相が遅れているとき、
位相周波数比較器２から出力される位相遅れ信号３４は
比較信号３２の立ち下がりエッジにて”Ｌ”になり、基
準信号３１の立ち下がりエッジにて”Ｈ”となる。この
ため、基準信号３１と比較信号３２の周波数同期がとれ
ている場合、フリップフロップ１９により比較信号３２
の立ち下がりエッジにて位相遅れ信号３４を保持すれ
ば、フリップフロップ１９の出力は常に”Ｈ”となる。
基準信号３１と比較信号３２がスリップした状態では、
比較信号３２の１周期に渡り位相遅れ信号３４が”Ｌ”
となる周期が現れ、このときフリップフロップ１９によ
り比較信号３２の立ち下がりエッジにて位相遅れ信号３
４を保持した出力は”Ｌ”となる（フリップフロップ１
９出力波形３９）。

【００２０】論理和ゲート８は、基準信号３１が比較信
号３２より位相が進んでスリップを発生した場合にフリ
ップフロップ１８にて検出される信号と、比較信号３２
が基準信号３１より位相が進んでスリップを発生した場
合にフリップフロップ１９にて検出される信号との論理
和をとり（論理和ゲート出力波形４０）、スリップが発
生した場合にモノマルチバイブレータ２０を駆動する。
ここでモノマルチバイブレータは、スリップが検出され
た場合に位相同期外れ信号として一定のパルス幅の信号
を出力するものであり、パルス幅はスリップ検出に要す
る時間と位相同期外れを解除する場合の保護時間により
決定される。位相同期外れ検出回路を以上のように構成
することにより、位相同期外れ検出をディジタル回路で
検出でき、動作の安定化と応答速度の向上を図ることが
できる。

【００２１】実施例３．図４はこの発明の位相同期外れ
検出回路の実施例３を示す構成ブロック図である。破線
部および電圧制御発振器以外は図２と同様である。図９
および図１０はこの発明の位相同期外れ検出回路の動作
を示すタイミングチャートである。図４において、２は
位相周波数比較器、５は電圧制御発振器、６は分周器、
８は論理和ゲート、１４は位相同期外れ信号出力端子、
２０は信号が入力された場合に一定のパルス幅の信号を
出力する機能を有する回路、例えばモノマルチバイブレ
ータであり、２１および２２はカウンタ、２３はマグニ
チュードコンパレータ、２４および２５はフリップフロ
ップ、２６は論理和ゲートであり、１０１は同期外れ検
出回路である。

【００２２】次に動作について図４、図９および図１０
を用いて説明する。本実施例では、カウンタ２１により
比較周期の期間にカウントされたカウント値が、カウン
タ２２により位相差信号が入力されている期間カウント
されたカウント値と等しくなった場合、またはカウンタ
２２がキャリーを出力した場合を検出することによりス
リップを検出して、位相同期外れを出力するものであ
る。図４において、論理和ゲート８は、位相周波数比較
器２より出力された位相進み信号３３と位相遅れ信号３
４との論理和をとり、カウンタ２２のイネーブルに入力
する。カウンタ２２は電圧制御発振器５を第一の分周器
６ａにてＮ分周した信号をクロックとし、Ｍカウントま
でカウントできるビット数を有し、基準信号３１にてリ
セットされ、論理和ゲート８の出力がイネーブルに入力
される構成となっており、基準信号３１と比較信号３２
の位相差に相当する時間においてＮ分周されたクロック
をカウントする。カウンタ２１はカウンタ２２と同様に
基準信号にてリセットされ、Ｍカウントまでカウントで
きるビット数を有し、Ｎ分周されたクロックをカウント
するものであるが、常時イネーブル状態にあり、基準信
号周期に相当する時間においてＮ分周されたクロックを
カウントする。マグニチュードコンパレータ２３はカウ
ンタ２１とカウンタ２２のカウント値を比較し、等しい
場合に”Ｈ”を出力する。フリップフロップ２５は、マ
グニチュードコンパレータ２３の出力を基準信号３１の
立ち下がりエッジにて保持することにより、基準信号周
期単位でカウンタ２１とカウンタ２２のカウント値が等
しかった周期を検出する。カウンタ２２のキャリー出力
は、フリップフロップ２４においてＮ分周されたクロッ
クにて保持される。論理和ゲート２６はフリップフロッ
プ２４および２５の出力の論理和をとり、この論理和信
号にてモノマルチバイブレータ２０を駆動する。ここで
モノマルチバイブレータは、スリップが検出された場合
に位相同期外れ信号として一定のパルス幅の信号を出力
するものであり、パルス幅はスリップ検出に要する時間
と位相同期外れを解除する場合の保護時間により決定さ
れる。位相同期外れ検出回路を以上のように構成するこ
とにより、位相同期外れ検出をディジタル回路で検出で
き、動作の安定化と応答速度の向上を図ることができ
る。

【００２３】図９は基準信号３１の周波数が比較信号３
２の周波数より高く、その位相が進む関係にあるときの
図４に示した位相同期外れ検出回路の各部の動作波形を
示したものである。基準信号３１の周波数が比較信号３
２の周波数より高く、位相同期が外れてスリップ状態に
なった場合、論理和ゲート８の出力（論理和ゲート出力
波形４０）からカウンタ２２のイネーブルに入力される
イネーブル信号には基準信号３１の１周期分の信号が現
れる場合が発生し、この周期においてはカウンタ２１と
カウンタ２２は全く同じく動作し、よってカウント値も
等しくなる。カウンタ２１とカウンタ２２のカウント値
が等しいことにより、マグニチュードコンパレータ２３
は該当する周期に渡り”Ｈ”を出力し（マグニチュード
コンパレータ２３出力波形４１）、フリップフロップ２
５にて次の周期中”Ｈ”が保持される（フリップフロッ
プ２５出力波形４２）。カウンタ２２に入力されるイネ
ーブル信号が基準信号３１の周期に満たない場合におい
ても、マグニチュードコンパレータ２３の出力には”
Ｈ”が出力されるが、フリップフロップ２５は基準信号
３１の立ち下がりエッジにて保持するため、カウンタ２
２に入力されるイネーブル信号が基準信号の周期に満た
ない場合には”Ｈ”は保持されない。また、基準信号の
周波数が比較信号の周波数より高い場合においては、基
準信号の周期のほうが比較信号の周期より短いため、カ
ウンタ２２のカウント値はＭまで達せず、キャリー信号
も出力されない。よって、基準信号の周波数が比較信号
の周波数より高く、位相同期が外れてスリップ状態にな
った場合には、カウンタ２１とカウンタ２２のカウント
値が等しくなった事象を検出してマルチバイブレータ２
０を駆動する。

【００２４】図１０は比較信号３２の周波数が基準信号
３１の周波数より高く、その位相が進む関係にあるとき
の図４に示した位相同期外れ検出回路の各部の動作波形
を示したものである。比較信号３２の周波数が基準信号
３１の周波数より高く、位相同期が外れてスリップ状態
になった場合、論理和ゲート８の出力からカウンタ２２
のイネーブルに入力されるイネーブル信号には比較信号
１周期分の信号が現れる場合が発生し（論理和ゲート８
出力波形４０）、この周期においてはカウンタ２２のカ
ウント値はＭとなり、カウンタ２２からはキャリー出力
が出力される（カウンタ２２キャリー出力波形４３）。
フリップフロップ２４は、カウンタ２２のキャリー出力
を分周クロックにて保持することにより、キャリー出力
中のチャタリングによるモノマルチバイブレータ２０の
誤動作を阻止する。また、比較信号３２の周波数が基準
信号３１の周波数より高い場合においては、カウンタ２
２に入力されるイネーブル信号は基準信号の周期より短
いため、カウンタ２１のカウント値とカウンタ２２のカ
ウント値は等しくならず、フリップフロップ２５には”
Ｈ”が出力されない。よって、基準信号の周波数が比較
信号の周波数より高く、位相同期が外れてスリップ状態
になった場合には、カウンタ２２のカウント値がＭに達
した事象を検出してマルチバイブレータ２０を駆動す
る。

【００２５】実施例４．図５はこの発明の位相同期外れ
検出回路の実施例４を示す構成ブロック図である。破線
部と電圧制御発振器以外は図２と同様である。図１１は
この発明の位相同期外れ検出回路の動作を示すタイミン
グチャートである。図５において、２は位相周波数比較
器、５は電圧制御発振器、６は分周器、８は論理和ゲー
ト、１４は位相同期外れ信号出力端子、２７はカウン
タ、２８はフリップフロップ、２９はマグニチュードコ
ンパレータ、３０は連続一致検出回路であり、１０１は
同期外れ検出回路である。

【００２６】次に動作について図５および図１１を用い
て説明する。本実施例では、カウンタ２７により基準信
号の周期を単位として位相差信号に比例した期間カウン
トを行い、そのカウント値が規定回数以上連続して増加
している事を検出することによりスリップを検出して、
位相同期外れを出力するものである。図５において、論
理和ゲート８は、位相周波数比較器２より出力された位
相進み信号３３と位相遅れ信号３４との論理和をとり、
カウンタ２７のイネーブルに入力する（論理和ゲート８
出力波形４０）。カウンタ２７は電圧制御発振器５を第
一の分周器６ａにてＮ分周した信号をクロックとし、Ｍ
カウントまでカウントできるビット数を有し、基準信号
にてリセットされ、論理和ゲート８の出力がイネーブル
に入力される構成となっており、基準信号３１と比較信
号３２の位相差に相当する時間においてＮ分周されたク
ロックをカウントする。フリップフロップ２８は、カウ
ンタ２７のカウント値を基準信号の立ち下がりエッジに
て保持し、次の基準信号周期のカウンタ２７のカウント
値とマグニチュードコンパレータ２９にて比較する。マ
グニチュードコンパレータ２９は、基準信号のある周期
におけるカウンタ２７のカウント値と１周期前における
カウンタ２７のカウント値を比較してカウント値が大き
い場合に”Ｈ”を出力する。連続一致検出回路３０は、
基準信号の立ち下がり周期を単位として、マグニチュー
ドコンパレータ２９から出力された信号論理レベルが規
定回数連続して一致した場合に、同じ論理レベルの信号
を出力するものである。

【００２７】図１１は基準信号３１の周波数が比較信号
３２の周波数より高く、その位相が進む関係にあるとき
の図５に示した位相同期外れ検出回路の各部の動作波形
を示したものである。基準信号３１の周波数が比較信号
３２の周波数より高く、位相同期が外れてスリップ状態
になった場合、論理和ゲート８の出力からカウンタ２７
のイネーブルに入力されるイネーブル信号は、基準信号
と比較信号との位相差に対応して徐々に長くなり、基準
信号周期に達すると零になる動作を繰り返す（論理和ゲ
ート出力波形４０）。よって、カウンタ２７のカウント
値も同様に増加し、カウント値がＭに達すると零になる
動作を繰り返し、基準信号の立ち下がりエッジのタイミ
ングにおいて、マグニチュードコンパレータ２９の出力
はカウント値がＭに達した周期の次の周期を除いて”
Ｈ”を出力する（マグニチュードコンパレータ２９出力
波形４５）。連続一致検出回路３０は、マグニチュード
コンパレータ２９から出力される”Ｈ”が規定回数連続
して一致したことを検出して位相同期外れを出力する。

【００２８】以上では基準信号の周波数が比較信号の周
波数より高い場合について説明したが、基準信号の周波
数が比較信号の周波数より低い場合についても同様に動
作する。

【００２９】

【発明の効果】以上のように、請求項２の発明によれ
ば、温度や電源電圧のような環境条件の影響を受けにく
く安定して動作し、同期外れ検出の応答が速い位相同期
外れ検出回路を得ることができる。また、請求項１、請
求項３、請求項４、請求項５の発明によれば位相同期外
れをディジタル回路で検出でき、安定して動作し、同期
外れ検出の応答が速い位相同期外れ検出回路を得ること
ができる。

【図面の簡単な説明】

【図１】 この発明の位相同期外れ検出回路の実施例１
を示す構成ブロック図である。

【図２】 従来の位相同期外れ検出回路を示す構成ブロ
ック図である。

【図３】 この発明の位相同期外れ検出回路の実施例２
を示す構成ブロック図である。

【図４】 この発明の位相同期外れ検出回路の実施例３
を示す構成ブロック図である。

【図５】 この発明の位相同期外れ検出回路の実施例４
を示す構成ブロック図である。

【図６】 図１の位相同期検出回路の動作を説明するタ
イミングチャートである。

【図７】 図３の位相同期検出回路の動作を説明するタ
イミングチャートである。

【図８】 図３の位相同期検出回路の動作を説明するタ
イミングチャートである。

【図９】 図４の位相同期検出回路の動作を説明するタ
イミングチャートである。

【図１０】 図４の位相同期検出回路の動作を説明する
タイミングチャートである。

【図１１】 図５の位相同期検出回路の動作を説明する
タイミングチャートである。

【符号の説明】

１ 入力端子、２ 位相周波数比較器、３ チャージポ
ンプ、４ ループフィルタ、５ 電圧制御発振器、６
分周器、７ 位相同期回路出力端子、８ 論理和ゲー
ト、９ 抵抗、１０ コンデンサ、１１ 抵抗、１２
抵抗、１３ 電圧比較器、１４ 位相同期外れ信号出力
端子、１５ ＣＭＯＳ構成３ステートバッファ、１６
抵抗、１７ 抵抗、１８ フリップフロップ、１９ フ
リップフロップ、２０ モノマルチバイブレータ、２１
カウンタ、２２ カウンタ、２３マグニチュードコン
パレータ、２４ フリップフロップ、２５ フリップフ
ロップ、２６ 論理和ゲート、２７ カウンタ、２８
フリップフロップ、２９マグニチュードコンパレータ、
３０ 連続一致検出回路、３１ 基準信号波形、３２
比較信号波形、３３ 位相進み信号、３４ 位相遅れ信
号波形、３５ ３ステートバッファイネーブル波形、３
６ ３ステートバッファ出力波形、３７比較器正相入力
波形、３８ フリップフロップ１８出力波形、３９ フ
リップフロップ１９出力波形、４０ 論理和ゲート出力
波形、４１ マグニチュードコンパレータ２３出力波
形、４２ フリップフロップ２５出力波形、４３ カウ
ンタ２２キャリー出力波形、４４ 論理和ゲート２６出
力波形、４５ マグニチュードコンパレータ２９出力波
形、１０１ 同期外れ検出回路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基準位相を有する基準信号に対して位相
   同期した信号を発生する位相同期回路において、基準信
   号の位相と同期させようとする位相同期回路出力信号の
   位相間隔が時間的に変動することを検出するスリップ検
   出回路を備えたことを特徴とした位相同期外れ検出回
   路。
2. 【請求項２】 基準位相を有する基準信号と位相同期回
   路にて発生した比較信号との位相および周波数を比較す
   る位相周波数比較器と、上記位相周波数比較器から出力
   される位相進み信号と位相遅れ信号を入力とするチャー
   ジポンプと、上記チャージポンプの出力を平滑化するル
   ープフィルタと、上記ループフィルタの出力電圧に比例
   した周波数信号を出力する電圧制御発振器と、上記電圧
   制御発振器の出力を分周して上記位相周波数比較器に比
   較信号として入力する分周器からなる位相同期回路にお
   いて、上記位相周波数比較器の位相進み信号と位相遅れ
   信号の論理和をとった信号を、入力を電源に接続したＣ
   ＭＯＳ構成の３ステートバッファのイネーブルに接続
   し、当該３ステートバッファの出力を電源およびＧＮＤ
   間を抵抗にて分割した接続中点に接続し、ローパスフィ
   ルタを介して電圧比較器に入力し、電圧比較器のもう一
   方の入力には位相同期外れを判定するためのしきい値電
   圧を与えることを特徴とする位相同期外れ検出回路。
3. 【請求項３】 基準位相を有する基準信号と位相同期回
   路にて発生した比較信号との位相および周波数を比較す
   る位相周波数比較器と、上記位相周波数比較器から出力
   される位相進み信号と位相遅れ信号を入力とするチャー
   ジポンプと、上記チャージポンプの出力を平滑化するル
   ープフィルタと、上記ループフィルタの出力電圧に比例
   した周波数信号を出力する電圧制御発振器と、上記電圧
   制御発振器の出力を分周して上記位相周波数比較器に比
   較信号として入力する分周器からなる位相同期回路にお
   いて、上記位相周波数比較器の位相進み信号出力を上記
   位相周波数比較器に入力される基準信号にて保持した信
   号と、上記位相周波数比較器の位相遅れ信号を上記位相
   周波数比較器に入力される比較信号にて保持した信号と
   の論理和を取った信号にてモノマルチバイブレータを駆
   動することを特徴とする位相同期外れ検出回路。
4. 【請求項４】 基準位相を有する基準信号と位相同期回
   路にて発生した比較信号との位相および周波数を比較す
   る位相周波数比較器と、上記位相周波数比較器から出力
   される位相進み信号と位相遅れ信号を入力とするチャー
   ジポンプと、上記チャージポンプの出力を平滑化するル
   ープフィルタと、上記ループフィルタの出力電圧に比例
   した周波数信号を出力する電圧制御発振器と、上記電圧
   制御発振器の出力を分周して上記位相周波数比較器に比
   較信号として入力する分周器からなる位相同期回路にお
   いて、上記位相周波数比較器の位相進み信号と位相遅れ
   信号の論理和をイネーブルに接続し、基準信号をカウン
   トリセットに接続し、上記電圧制御発振器の出力をＮ分
   周する第一の分周器と、上記第一の分周器の出力をさら
   にＭ分周する第二の分周器から構成される分周回路の上
   記第一の分周器の出力をクロック入力とする第一のカウ
   ンタと、上記第一のカウンタと同様に上記第一の分周器
   の出力をクロック入力とし、基準信号をカウントリセッ
   トに接続し、常時イネーブル状態とした第二のカウンタ
   と、上記第一のカウンタと上記第二のカウンタのカウン
   ト値を比較する比較器と、上記比較器の出力を上記位相
   周波数比較器の信号取り込みエッジと同一のエッジにて
   保持するフリップフロップを有し、上記比較器の出力信
   号と上記第一のカウンタのカウント値がＭに達したとき
   に出力するキャリー信号との論理和を取った信号にてモ
   ノマルチバイブレータを駆動することを特徴とする位相
   同期外れ検出回路。
5. 【請求項５】 基準位相を有する基準信号と位相同期回
   路にて発生した比較信号との位相および周波数を比較す
   る位相周波数比較器と、上記位相周波数比較器から出力
   される位相進み信号と位相遅れ信号を入力とするチャー
   ジポンプと、上記チャージポンプの出力を平滑化するル
   ープフィルタと、上記ループフィルタの出力電圧に比例
   した周波数信号を出力する電圧制御発振器と、上記電圧
   制御発振器の出力を分周して上記位相周波数比較器に比
   較信号として入力する分周器からなる位相同期回路にお
   いて、上記位相周波数比較器の位相進み信号と位相遅れ
   信号の論理和をイネーブルに接続し、基準信号をカウン
   トリセットに接続し、上記電圧制御発振器の出力をＮ分
   周する第一の分周器と、上記第一の分周器の出力をさら
   にＭ分周する第二の分周器から構成される分周回路の上
   記第一の分周器の出力をクロック入力とするカウンタ
   と、上記カウンタの出力値を上記位相周波数比較器の信
   号取り込みエッジと同一のエッジにて保持するフリップ
   フロップと、上記カウンタの出力値と上記フリップフロ
   ップの出力値とを比較する比較器と、基準信号の比較周
   期を単位に比較器の出力値の連続一致を検出する連続一
   致検出回路を有し、規定回数以上連続して比較器からの
   出力があった場合に位相同期外れとすることを特徴とす
   る位相同期外れ検出回路。