JPH07336565A

JPH07336565A - 固体撮像素子の欠陥補正方法及びその欠陥補正回路

Info

Publication number: JPH07336565A
Application number: JP6127349A
Authority: JP
Inventors: Yuji Kokubo; 有二小久保
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-06-09
Filing date: 1994-06-09
Publication date: 1995-12-22

Abstract

(57)【要約】【目的】欠陥画素情報を補正する補正回路の回路規模
を簡易化することができると共に縮小することができる
固体撮像素子の欠陥補正回路を提供する。【構成】固体撮像素子１は、第１の水平転送レジスタ
１１と第２の水平転送レジスタ１２を介して１走査線分
の画素情報を奇数番目の画素情報と偶数番目の画素情報
とに分けて出力する。切換手段４は、上記第１の水平転
送レジスタ１１からの出力と上記第２の水平転送レジス
タ１２からの出力とを切り換える。制御手段５は、欠陥
画素情報出力時に、欠陥画素情報を１画素前後の画素情
報で置換するように上記切換手段４を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光電変換によって得ら
れた複数の画素情報を所定時間蓄積し、水平転送レジス
タで１フィールド毎に蓄積した画素情報を読み出す固体
撮像素子の欠陥補正方法及びその欠陥補正回路に関する
ものであり、特に、ハイビジョンカメラ等に用いられる
２本の水平転送レジスタを設けた固体撮像素子の欠陥補
正方法及びその欠陥補正回路に関するものである。

【０００２】

【従来の技術】今日において、次世代テレビジョン方式
のハイビジョンカメラにおいては、現行のテレビジョン
方式と同様に小型、軽量、低消費電力、長寿命などを実
現するために、固体撮像素子（以下、ＣＣＤ：Ｃｈａｒ
ｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅと言う。）イメ
ージセンサが用いられている。この場合、１本の水平転
送レジスタで全画素からの撮像信号を１フィールド期間
内に全て読み出すのは困難であるため、ハイビジョンカ
メラ用のＣＣＤイメージセンサには、２本の水平転送レ
ジスタが設けられている。

【０００３】上記ＣＣＤイメージセンサは、例えば、ス
ミア低減のために、フレームインターライン（ＦＩＴ）
方式が採用されている。そして、このＣＣＤイメージセ
ンサは、光電変換によって得られた複数の画素情報が蓄
積されている蓄積部から第１の水平転送レジスタに転送
されてきた画素情報のうち、例えば、偶数番目の画素情
報を第２の水平転送レジスタへ転送することにより、１
走査線分の画素情報を奇数番目の画素情報と偶数番目の
画素情報とに分けて、第１、及び、第２の水平転送レジ
スタから各々出力するものである。

【０００４】或は、第１の水平転送レジスタと第２の水
平転送レジスタを介して、２走査線分の画素情報を同時
に出力する、所謂Ｐ．Ｓ．ＣＣＤ（Ｐｒｏｇｒｅｓｓｉ
ｎｇＳｃａｎＣＣＤ）イメージセンサがある。上記
Ｐ．Ｓ．ＣＣＤイメージセンサは、２本の水平転送レジ
スタを介して２走査線分の画素情報を同時に出力するこ
とにより、１フィールド毎に全画素、即ち、１フレーム
（＝２フィールド）分の画素情報を出力するものであ
る。

【０００５】

【発明が解決しようとする課題】ところで、上述のよう
な、２本の水平転送レジスタを設けたＣＣＤイメージセ
ンサの欠陥画素情報の補正は、欠陥画素情報に隣接する
左右の画素情報から直接近似によって行われていた。し
かし、補正を行う際に、欠陥画素情報に対し時間的に１
画素前の画素情報は、遅延回路で遅延させればよいが、
１画素後の画素情報は、欠陥画素出力時には得ることは
できない。従って、欠陥画素情報より時間的に１画素後
の画素情報に時間を合わせて、各画素情報のタイミング
を合わせなくてはならず、このため、欠陥のない画素情
報も、常に遅延回路でタイミングを遅延しなければなら
なかった。

【０００６】上述のような欠陥画素情報の補正方法は、
補正の精度は向上するが、上述のように欠陥のない画素
情報を遅延させるための回路等が必要となり、その分回
路規模が複雑で巨大なものとなってしまっていた。

【０００７】そこで、本発明は、上述の如き従来の実情
に鑑みてなされたものであり、次のような目的を有する
ものである。

【０００８】即ち、本発明の目的は、欠陥画素情報を補
正する補正回路の回路規模を簡易化することができると
共に縮小することができる固体撮像素子の欠陥補正方法
及びその欠陥補正回路を提供することにある。

【０００９】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る固体撮像素子の欠陥補正方法は、第
１の水平転送レジスタと第２の水平転送レジスタにより
画素情報を読み出す固体撮像素子の欠陥補正方法であっ
て、上記第１の水平転送レジスタからの欠陥画素情報を
上記第２の水平転送レジスタからの画素情報で置換し、
上記第２の水平転送レジスタからの欠陥画素情報を上記
第１の水平転送レジスタからの画素情報で置換すること
を特徴とする。

【００１０】また、本発明に係る固体撮像素子の欠陥補
正方法は、上記固体撮像素子は、上記第１の水平転送レ
ジスタと上記第２の水平転送レジスタを介して１走査線
分の画素情報を奇数番目の画素情報と偶数番目の画素情
報とに分けて出力し、上記欠陥画素情報を１画素前後の
画素情報で置換することを特徴とする。

【００１１】また、本発明に係る固体撮像素子の欠陥補
正方法は、上記固体撮像素子は、上記第１の水平転送レ
ジスタと上記第２の水平転送レジスタを介して２走査線
分の画素情報を同時に出力し、上記欠陥画素情報を１走
査線前後の画素情報で置換することを特徴とする。

【００１２】本発明に係る固体撮像素子の欠陥補正回路
は、画素情報を読み出す第１の水平転送レジスタと第２
の水平転送レジスタを備える固体撮像素子の欠陥補正回
路であって、上記第１の水平転送レジスタからの出力と
上記第２の水平転送レジスタからの出力とを切り換える
切換手段と、上記切換手段を制御する制御手段とを有
し、欠陥画素情報出力時に上記制御手段により上記切換
手段を制御することによって、上記第１の水平転送レジ
スタからの欠陥画素情報を上記第２の水平転送レジスタ
からの画素情報で置換し、上記第２の水平転送レジスタ
からの欠陥画素情報を上記第１の水平転送レジスタから
の画素情報で置換することを特徴とする。

【００１３】また、本発明に係る固体撮像素子の欠陥補
正回路は、上記固体撮像素子は、上記第１の水平転送レ
ジスタと上記第２の水平転送レジスタを介して１走査線
分の画素情報を奇数番目の画素情報と偶数番目の画素情
報とに分けて出力し、欠陥画素情報出力時に上記制御手
段により上記切換手段を制御することによって、上記欠
陥画素情報を１画素前後の画素情報で置換することを特
徴とする。

【００１４】また、本発明に係る固体撮像素子の欠陥補
正回路は、上記固体撮像素子は、上記第１の水平転送レ
ジスタと上記第２の水平転送レジスタを介して２走査線
の画素情報を同時に出力し、欠陥画素情報出力時に上記
制御手段により上記切換手段を制御することによって、
上記欠陥画素情報を１走査線前後の画素情報で置換する
ことを特徴とする。

【００１５】

【作用】本発明に係る固体撮像素子の欠陥補正方法で
は、固体撮像素子の第１の水平転送レジスタと第２の水
平転送レジスタは画素情報を読み出す。欠陥画素情報出
力時において、上記第１の水平転送レジスタからの欠陥
画素情報は、上記第２の水平転送レジスタからの画素情
報で置換する。また、上記第２の水平転送レジスタから
の欠陥画素情報は、上記第１の水平転送レジスタからの
画素情報で置換する。

【００１６】また、本発明に係る固体撮像素子の欠陥補
正方法では、上記固体撮像素子は、上記第１の水平転送
レジスタと上記第２の水平転送レジスタを介して１走査
線分の画素情報を奇数番目の画素情報と偶数番目の画素
情報とに分けて出力する。欠陥画素情報出力時におい
て、上記欠陥画素情報は１画素前後の画素情報で置換す
る。

【００１７】また、本発明に係る固体撮像素子の欠陥補
正方法では、上記固体撮像素子は、上記第１の水平転送
レジスタと上記第２の水平転送レジスタを介して２走査
線分の画素情報を同時に出力する。欠陥画素情報出力時
において、上記欠陥画素情報は１走査線前後の画素情報
で置換する。

【００１８】本発明に係る固体撮像素子の欠陥補正回路
では、固体撮像素子の第１の水平転送レジスタと第２の
水平転送レジスタは、画素情報を読み出す。切換手段
は、上記第１の水平転送レジスタからの出力と上記第２
の水平転送レジスタからの出力とを切り換える。制御手
段は、欠陥画素情報出力時に、上記第１の水平転送レジ
スタからの欠陥画素情報を上記第２の水平転送レジスタ
からの画素情報で置換し、上記第２の水平転送レジスタ
からの欠陥画素情報を上記第１の水平転送レジスタから
の画素情報で置換するように上記切換手段を制御する。

【００１９】また、本発明に係る固体撮像素子の欠陥補
正回路では、上記固体撮像素子は、上記第１の水平転送
レジスタと上記第２の水平転送レジスタを介して１走査
線分の画素情報を奇数番目の画素情報と偶数番目の画素
情報とに分けて出力する。上記制御手段は、欠陥画素情
報出力時に、上記欠陥画素情報を１画素前後の画素情報
で置換するように上記切換手段を制御する。

【００２０】また、本発明に係る固体撮像素子の欠陥補
正回路では、上記固体撮像素子は、上記第１の水平転送
レジスタと上記第２の水平転送レジスタを介して２走査
線の画素情報を同時に出力する。上記制御手段は、欠陥
画素情報出力時に、上記欠陥画素情報を１走査線前後の
画素情報で置換するように上記切換手段を制御する。

【００２１】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００２２】まず、本発明の第１の実施例に係る固体撮
像素子の欠陥補正方法について説明する。上記固体撮像
素子の欠陥補正方法は、例えば、図１に示すような構成
の固体撮像素子の欠陥補正回路により実施される。

【００２３】上記図１に示す固体撮像素子の欠陥補正回
路は、ＣＣＤイメージセンサ１の第１の水平転送レジス
タ１１からの画素情報出力と上記ＣＣＤイメージセンサ
１の第２の水平転送レジスタ１２からの画素情報出力を
切り換える切換手段４と、上記切換手段４を制御する制
御手段５とを備えている。また、上記欠陥補正回路は、
上記第１の水平転送レジスタ１１からの画素情報、及
び、上記第２の水平転送レジスタ１２からの画素情報に
ノイズ圧縮処理を施すノイズ圧縮部２を備えている。

【００２４】まず、上記ＣＣＤイメージセンサ１につい
て以下説明する。

【００２５】上記ＣＣＤイメージセンサ１は、第１の水
平転送レジスタ１１と第２の水平転送レジスタ１２とを
備えており、上記第１の水平転送レジスタ１１の出力端
子１１１からは、１走査線のうちの奇数番目の画素情報
を出力し、また、第２の水平転送レジスタ１２の出力端
子１２１からは、１走査線のうちの偶数番目の画素情報
を出力するものである。

【００２６】具体的に説明すると、上記ＣＣＤイメージ
センサ１は、図２に示すように、ＦＩＴ方式のものであ
る。また、上記第１の水平転送レジスタ１１と上記第２
の水平転送レジスタ１２はデュアルチャネルの構成と
し、上記第１の水平転送レジスタ１１と上記第２の水平
転送レジスタ１２との間には、１走査線分の画素情報を
偶数番目の画素情報と奇数番目の画素情報とに振り分け
るための振り分け転送ゲートＨＨＧが設けられている。

【００２７】この場合、例えば、同図に示すように、フ
ォトダイオードを順に、Ｓ１，Ｓ２，Ｓ３，Ｓ４，・・
・とした場合、上記フォトダイオードにより得られた蓄
積電荷は、蓄積部ＳＴを介して第１の水平転送レジスタ
１１に転送される。

【００２８】ここで、このＣＣＤイメージセンサ１は、
蓄積部ＳＴ側から振り分け転送ゲートＨＨＧ電極側に向
かってストレージ電極が広がるようになっている。これ
により、図３に示すように、蓄積部ＳＴ側では、ストレ
ージ電極が狭いため、ポテンシャルの低いトランスファ
電極部から変調を強く受け、ストレージ電極部のポテン
シャルが低くなる。一方、振り分け転送ゲートＨＨＧ電
極側では、上述のように、ストレージ電極が広いため、
蓄積部ＳＴ側とは反対にストレージ電極部のポテンシャ
ルが高くなる。従って、第１の水平転送レジスタ１１の
ストレージ電極において、振り分け転送ゲートＨＨＧ方
向のポテンシャル勾配が増大する。これにより、電荷の
振り分け転送を完全なものとしている。

【００２９】また、上記第１の水平転送レジスタ１１と
第２の水平転送レジスタ１２は、同じ駆動パルスφＨ
１，φＨ２で動作し、上記駆動パルスφＨ１，φＨ２が
共に“ＨＩＧＨ”で、上記第１の水平転送レジスタ１
１、及び、第２の水平転送レジスタ１２に電荷が蓄積さ
れる状態となる。また、上記振り分け転送ゲートＨＨＧ
は、駆動パルスφＨＨＧが“ＨＩＧＨ”の場合に開成さ
れた状態となる。即ち、これらの駆動パルスφＨ１，φ
Ｈ２、及び、φＨＨＧを、“ＨＩＧＨ”から“ＬＯ
Ｗ”、或は、“ＬＯＷ”から“ＨＩＧＨ”に変化させる
ことにより電荷を転送させる。

【００３０】上述のことにより、蓄積部ＳＴから第１の
水平転送レジスタ１１に転送された蓄積電荷のうち、偶
数番目のフォトダイオードＳ２，Ｓ４，Ｓ６，Ｓ８，・
・・により得られた蓄積電荷は、第２の水平転送レジス
タ１２に転送される。

【００３１】従って、第１の水平転送レジスタ１１は出
力端子１１１を介して、奇数番目のフォトダイオードＳ
１，Ｓ３，Ｓ５，Ｓ７，・・・により得られた蓄積電荷
を画素情報Ｚ１，Ｚ３，Ｚ５，Ｚ７，・・・として出力
し、また、第２の水平転送レジスタ１２は出力端子１２
１を介して、偶数番目のフォトダイオードＳ２，Ｓ４，
Ｓ６，Ｓ８，・・・により得られた蓄積電荷を画素情報
Ｚ２，Ｚ４，Ｚ６，Ｚ８，・・・として出力する。

【００３２】この時、図４に示すように、上記出力端子
１１１と出力端子１１２から出力される各画素情報の出
力タイミングは同時になっている。

【００３３】上記ノイズ圧縮部２は、第１の水平転送レ
ジスタ１１からの画素情報にノイズ圧縮処理を施すノイ
ズ圧縮回路２１と、第２の水平転送レジスタ１２からの
画素情報にノイズ圧縮処理を施すノイズ圧縮回路２２と
で構成されており、上述のＣＣＤイメージセンサ１特有
の信号検出時のリセットノイズや、ソースフォワロの１
／ｆノイズを押さえるための回路である。また、上記ノ
イズ圧縮回路２１と上記ノイズ圧縮回路２２は、各々同
じ回路構成である。

【００３４】次に、上記切換手段４、及び、制御手段５
について以下説明する。

【００３５】上記切換手段４は、上記第１の水平転送レ
ジスタからの画素情報の位相を１３．５ｎＳｅｃ遅延さ
せる遅延回路４２と、上記第２の水平転送レジスタから
の画素情報の位相を１３．５ｎＳｅｃ遅延させる遅延回
路４３と、４チャンネルの入力情報の中から１チャンネ
ルの入力情報を選択し出力するマルチプレクサ４１とで
構成されている。また、上記切換手段４は、制御手段５
の制御により、上記マルチプレクサ４１における入力情
報の選択が行われる。

【００３６】上記マルチプレクサ４１には、第１の水平
転送レジスタ１１からの画素情報ＣＣＤ１と、上記第１
の水平転送レジスタ１１からの画素情報が上記遅延回路
４２により１３．５ｎＳｅｃ位相が遅延された画素情報
ＤＬ＿ＣＣＤ１と、第２の水平転送レジスタ１２からの
画素情報ＣＣＤ２と、上記第２の水平転送レジスタ１２
からの画素情報が上記遅延回路４３により１３．５ｎＳ
ｅｃ位相が遅延された画素情報ＤＬ＿ＣＣＤ２の４チャ
ンネルの情報が入力される。

【００３７】ここで、ＣＣＤイメージセンサ１における
１画素当りの読出し時間は、２７ｎＳｅｃである。ま
た、上述のように、第１の水平転送レジスタ１１、及
び、第２の水平転送レジスタ１２からは、双方同位相で
各画素情報が出力される。即ち、上記第２の水平転送レ
ジスタ１２から出力される偶数番目の画素情報は、上記
第１の水平転送レジスタ１１から出力される奇数番目の
画素情報に対して半画素分（＝１３．５ｎＳｅｃ）遅れ
たものである。

【００３８】従って、図５に示すように、通常時には、
上記制御手段５の制御によりマルチプレクサ４１は、第
１の水平転送レジスタ１１からの画素情報ＣＣＤ１と、
第２の水平転送レジスタからの画素情報を１３．５ｎＳ
ｅｃ遅延した画素情報ＤＬ＿ＣＣＤ２を交互に選択して
出力する。従って、上記マルチプレクサ４１からは、画
素情報Ｚ１，Ｚ２，Ｚ３，Ｚ４，・・・の順に出力され
る。

【００３９】ここで、上記第１の水平転送レジスタ１
１、或は、第２の水平転送レジスタ１２から欠陥画素情
報が出力された場合の上記制御手段５の制御、及び、上
記制御手段５の制御によるマルチプレクサ４１の動作に
ついて以下説明する。

【００４０】上記制御手段５は、例えば、図示していな
いメモリを備えており、予め、上記メモリに欠陥画素情
報の検出結果を記憶している。その欠陥画素情報の検出
結果を基に、上記制御手段５は、通常時には、上述した
ように、画素情報Ｚ１，Ｚ２，Ｚ３，Ｚ４，・・・の順
に出力されるようにマルチプレクサ４１を制御し、ま
た、欠陥画素情報出力時には、上記欠陥画素情報の換わ
りに１画素前、或は、１画素後の画素情報が出力される
ように上記マルチプレクサ４１を制御する。

【００４１】例えば、図６に示すように、画素情報Ｚ５
と画素情報Ｚ８とが欠陥画素情報であったとする。ま
ず、画素情報Ｚ１〜Ｚ４までは、上述した通常時の場合
と同様に、マルチプレクサ４１は、上記制御手段５の制
御により、画素情報ＣＣＤ１と画素情報ＤＬ＿ＣＣＤ２
を交互に選択して出力する。従って、上記マルチプレク
サ４１からは、画素情報Ｚ１，Ｚ２，Ｚ３，Ｚ４の順に
出力される。

【００４２】次に出力されるべき画素情報Ｚ５は欠陥画
素情報であるので、この時、上記制御手５段は、マルチ
プレクサ４１が、第２の水平転送レジスタ１２からの画
素情報ＣＣＤ２を選択するように上記マルチプレクサ４
１を制御する。即ち、上記欠陥画素情報Ｚ５を同じタイ
ミングである画素情報Ｚ６に置き換えるように制御す
る。

【００４３】従って、上記制御手段５の制御により、上
記マルチプレクサ４１は、画素情報ＣＣＤ２を選択し、
上記欠陥画素情報Ｚ５の１画素後の画素情報である画素
情報Ｚ６を出力する。

【００４４】上記画素情報Ｚ６を出力した後は、通常の
動作に戻り、マルチプレクサ４１からは、第２の水平転
送レジスタ１２からの画素情報を遅延した画素情報Ｚ６
が出力され、続いて第１の水平転送レジスタ１１からの
画素情報Ｚ７が出力される。

【００４５】また、次に出力されるべき画素情報Ｚ８は
欠陥画素情報であるので、上述の欠陥画素情報Ｚ５と同
様にして制御手段５はマルチプレクサ４１を制御する。
この場合、欠陥画素情報Ｚ８と同じタイミングである画
素情報は、第１の水平転送レジスタ１１からの画素情報
を遅延した画素情報Ｚ７である。従って、上記制御手５
段は、マルチプレクサ４１が、第１の水平転送レジスタ
１１からの画素情報を遅延した画素情報ＤＬ＿ＣＣＤ１
を選択するように上記マルチプレクサ４１を制御する。
これにより、マルチプレクサ４１からは、上記欠陥画素
情報Ｚ８の１画素前の画素情報である画素情報Ｚ７が出
力される。

【００４６】従って、画素情報Ｚ５と画素情報Ｚ８とが
欠陥画素情報であった場合の出力は、Ｚ１，Ｚ２，Ｚ
３，Ｚ４，Ｚ６，Ｚ６，Ｚ７，Ｚ７，Ｚ９，Ｚ１０，Ｚ
１１，・・・の順で出力される。

【００４７】上述のように、制御手段５がマルチプレク
サ４１を制御することにより、第１の水平転送レジスタ
１１からの欠陥画素情報は、第２の水平転送レジスタ１
２からの１画素後の画素情報で置換して出力される。ま
た、第２の水平転送レジスタ１２からの欠陥画素情報
は、第１の水平転送レジスタ１１からの１画素前の画素
情報で置換して出力される。

【００４８】上述のような構成をした上記図１に示す固
体撮像素子の欠陥補正回路の動作を説明する。

【００４９】ＣＣＤイメージセンサ１の第１の水平転送
レジスタ１１からは、出力端子１１１を介して１走査線
分の画素情報のうち奇数番目の画素情報がノイズ圧縮回
路２１に出力される。また、上記ＣＣＤイメージセンサ
１の第２の水平転送レジスタ１２からは、出力端子１２
１を介して１走査線分の画素情報のうち奇数番目の画素
情報がノイズ圧縮回路２２に出力される。

【００５０】上記ノイズ圧縮回路２１は、上記第１の水
平転送レジスタ１１からの奇数番目の画素情報にノイズ
圧縮処理を施し、そのノイズ圧縮処理を施した奇数番目
の画素情報ＣＣＤ１を切換手段４に出力する。また、上
記ノイズ圧縮回路２２は、上記第２の水平転送レジスタ
１２からの偶数番目の画素情報にノイズ圧縮処理を施
し、そのノイズ圧縮処理を施した偶数番目の画素情報Ｃ
ＣＤ２を切換手段４に出力する。

【００５１】上記ノイズ圧縮回路２１から切換手段４に
出力された画素情報ＣＣＤ１は、切換手段４の遅延回路
４２に供給されると共にマルチプレクサ４１に供給され
る。上記遅延回路４２は、上記ノイズ圧縮回路２１から
の画素情報ＣＣＤ１を１３．５ｎＳｅｃ遅延させ、その
遅延させた画素情報ＤＬ＿ＣＣＤ１を上記マルチプレク
サ４１に出力する。

【００５２】また、上記ノイズ圧縮回路２２から切換手
段４に出力された画素情報ＣＣＤ２は、切換手段４の遅
延回路４３に供給されると共にマルチプレクサ４１に供
給される。上記遅延回路４３は、上記ノイズ圧縮回路２
２からの画素情報ＣＣＤ２を１３．５ｎＳｅｃ遅延さ
せ、その遅延させた画素情報ＤＬ＿ＣＣＤ２を上記マル
チプレクサ４１に出力する。

【００５３】上記マルチプレクサ４１は、上記制御手段
５の制御により、上記ノイズ圧縮回路２１からの画素情
報ＣＣＤ１と、上記遅延回路４３からの画素情報ＤＬ＿
ＣＣＤ２とを交互に選択して出力する。従って、上記マ
ルチプレクサ４１からは、画素情報がＺ１，Ｚ２，Ｚ
３，Ｚ４，・・・の順で出力される。

【００５４】ここで、上記第１の水平転送レジスタ１１
からの画素情報ＣＣＤ１が欠陥画素情報であった場合に
は、上記制御手段５は、上記マルチプレクサ４１から上
記ノイズ圧縮回路２２からの画素情報ＣＣＤ２が出力さ
れるように上記マルチプレクサ４１を制御する。これに
より、上記マルチプレクサ４１は、欠陥画素情報である
上記画素情報ＣＣＤ１の換わりに上記画素情報ＣＣＤ２
を選択して出力する、

【００５５】また、上記第２の水平レジスタ１２から画
素情報ＤＬ＿ＣＣＤ２が欠陥画素情報であった場合に
は、上記制御手段５は、上記遅延回路４２からの画素情
報ＤＬ＿ＣＣＤ１に切り換えられるように上記マルチプ
レクサ４１を制御する。これにより、上記マルチプレク
サ４１は、上記画素情報ＤＬ＿ＣＣＤ１に切換え、欠陥
画素情報である上記画素情報ＤＬ＿ＣＣＤ２の換わりに
上記画素情報ＤＬ＿ＣＣＤ１を出力する。

【００５６】上述のように、欠陥画素情報出力時には、
上記制御手段５が上記切換手段４のマルチプレクサ４１
を制御することにより、欠陥画素情報は、１画素前後の
画素情報に置換されて上記マルチプレクサ４１から出力
される。

【００５７】次に、上記図１に示した欠陥補正回路を、
具体的に実際の回路で示すと図７のようになる。その詳
細を以下説明する。

【００５８】まず、ハイビジョンカメラにおいて、上記
ＣＣＤイメージセンサ１の出力は、３７．１２５ＭＨｚ
のクロックで行われているため、クランプパルスの幅も
７ｎＳｅｃと短い。従って、極めて高速なクランプ動作
が行えるように、上記ノイズ圧縮回路２０１，２０２
は、単純クランプ方式のフィードバッククランプ回路を
用いている。

【００５９】上記単純クランプ方式とは、従来用いられ
てる相関二重サンプリング方式（以下、ＣＤＳ：Ｃｏｒ
ｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇと言
う。）を除いたものであり、図８に示すように、上記Ｃ
ＣＤイメージセンサ１から出力される各画素情報毎に、
１発のクランプパルスでクランプを完了させるものであ
る。

【００６０】即ち、上記ノイズ圧縮回路２０１，２０２
は、初段の高速クランプパルスのみでノイズを制御し、
さらに、ノイズ制御のみではなく約１０ｄＢのゲインを
持たせ後段のゲインの負担を軽くさせている。

【００６１】次に、上記図７に示す欠陥補正回路には、
マルチプレクサ４１の他に、２つのマルチプレクサ５
０，５１が内蔵されている。この２つのマルチプレクサ
５０，５１は、上記マルチプレクサ４１と同じ回路構成
であり、上記図１に示したＣＣＤイメージセンサ１を特
殊動作させる場合に使用する回路である。

【００６２】また、上記マルチプレクサ４１は、上述し
たように、４チャンネル入力の１チャンネル出力とした
が、上記マルチプレクサ５０，５１は、３チャンネル入
力の１チャンネル出力とし、１つの入力チャンネルを削
除してある。

【００６３】上記マルチプレクサ４１は、図９に示すよ
うに、全帰還型のマルチプレクサである。そして、４つ
の画素情報ＣＣＤ１，ＤＬ＿ＣＣＤ２，ＤＬ＿ＣＣＤ
１，ＣＣＤ２の入出力部４１１，４１２，４１３，４１
４は、各々スイッチ端子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ
４を備えており、バートンアンプ構成となっている。即
ち、ＨＩＧＨレベルの制御パルスが印加されたスイッチ
端子に対応する入力端子ＩＮを介して入力された信号が
出力端子ＯＵＴを介して出力される構成である。

【００６４】ここで、当然ながら上記ＨＩＧＨレベルの
制御パルスは、スイッチ端子ＳＷ１，ＳＷ２，ＳＷ３，
ＳＷ４の何れか１つに印加される。例えば、上記図９に
示すスイッチ端子ＳＷ１にＨＩＧＨレベルの制御パルス
が印可された場合は、その他のスイッチ端子ＳＷ２〜Ｓ
Ｗ４はＯＦＦの状態となる。これにより、ＯＮの状態の
部分の回路、即ち、ＣＣＤ１の入出力部４１１の回路
は、図１０に示すように、バートンアンプとなる。従っ
て、この場合、上記スイッチ端子ＳＷ１に対応する入力
端子ＩＮ１を介して入力された画素情報ＣＣＤ１が出力
端子ＯＵＴから出力される。

【００６５】上記マルチプレクサ４１は、上述のような
構成としているため、例えば、通常動作時には、上記制
御手段５は、スイッチ端子ＳＷ１とスイッチ端子ＳＷ２
にＨＩＧＨレベルの制御パルスを交互に印加する。従っ
て、画素情報ＣＣＤ１と画素情報ＤＬ＿ＣＣＤ２とが上
記出力端子ＯＵＴ４１から交互に出力される。また、欠
陥画素情報出力時には、上記制御手段５は、スイッチ端
子ＳＷ３、或は、スイッチ端子ＳＷ４にＨＩＧＨレベル
の制御パルスを印加する。従って、画素情報ＤＬ＿ＣＣ
Ｄ１、或は、画素情報ＣＣＤ２が上記出力端子ＯＵＴ４
１から出力される。

【００６６】従って、上記マルチプレクサ４１は、バー
トンアンプ構成としているため、切換えスイッチが入力
情報の数だけ必要になるが、その分高速で動作すること
ができる。

【００６７】また、例えば、図１１に示すように、上記
画素情報ＣＣＤ１と上記画素情報ＤＬ＿ＣＣＤ２に対応
するスイッチ端子ＳＷ１，ＳＷ２に、上述した制御パル
スを印加することで入力を切換える。その切換えによる
出力で、走査線の再合成が行われることとなる。従っ
て、上述のように、半画素毎に、即ち、１走査線分の画
素情報だけマルチプレクサすることで、上記ＣＤＳのよ
うなサンプル・ホールド（以下、Ｓ／Ｈと言う。）を省
くことができるため、その分簡略な回路とすることがで
きる。

【００６８】また、図１２に示すように、上述のような
切換えによって出力される信号と信号の間は一種のリセ
ット状態となっている。即ち、上記ＣＤＳの出力と同等
である。従って、空間周波数特性の振幅特性（ＭＴＦ：
ＭｏｄｕｌａｔｉｏｎＴｒａｎｓｆｅｒＦｕｎｃｔ
ｉｏｎ）を、Ｓ／Ｈを行った場合よりも伸ばすことがで
きる。

【００６９】次に、本発明の第２の実施例に係る固体撮
像素子の欠陥補正方法について説明する。上記固体撮像
素子の欠陥補正方法は、例えば、図１３に示すような構
成の固体撮像素子の欠陥補正回路により実施される。

【００７０】上記図１に示した欠陥補正回路のＣＣＤイ
メージセンサ１は、１走査線分の画素情報を、奇数番目
の画素情報と偶数番目の画素情報とに分けて出力するも
のとしたが、上記図１３に示す欠陥補正回路のＣＣＤイ
メージセンサ６は、図１４に示すように、上記ＣＣＤイ
メージセンサ１と構成は同じＦＩＴ方式であるが駆動方
法が異なり、２走査線の画素情報を同時に出力する、２
ライン同時読出し型のＰ．Ｓ．ＣＣＤイメージセンサと
した。このため、この欠陥補正回路においては、上述し
たような走査線の再合成は行わない。

【００７１】尚、上記図１３に示す欠陥補正回路、及
び、上記図１４に示すＣＣＤイメージセンサ６におい
て、上記図１に示した欠陥補正回路、及び、上記図２に
示したＣＣＣＤイメージセンサ１と同じ構成要素には同
一の符号を付してその説明を省略する。

【００７２】即ち、上記ＣＣＤイメージセンサ６は、第
１の水平転送レジスタ６１と第２の水平転送レジスタ６
２とから、各々１走査線分の画素情報を同時に出力す
る。

【００７３】具体的に説明すると、図１５に示すよう
に、上記図１４に示した蓄積部ＳＴに転送された蓄積電
荷は、蓄積部ＳＴを介して第１の水平転送レジスタ６１
に転送される。

【００７４】ここで、上記奇数垂直転送レジスタＶＯ
_REGの電荷を、Ｏ₁，Ｏ₂，Ｏ₃，・・・とし、上記偶数垂
直転送レジスタＶＥ_REGの電荷を、Ｅ₁，Ｅ₂，Ｅ₃，・・
・とすると、この場合、上記図１５のＡに示すように、
奇数垂直転送レジスタＶＯ_REGの電荷は、上記第１の水
平転送レジスタ６１のＨ１相へ、また、偶数垂直転送レ
ジスタＶＥ_REGの電荷は、上記第１の水平転送レジスタ
６１のＨ２相へ入る。

【００７５】次に、上記図１５のＢに示すように、上記
偶数垂直転送レジスタＶＥ_REGの電荷Ｅ₁，Ｅ₂，Ｅ₃，・
・・が、上記第１の水平転送レジスタ６１のＨ２相から
振り分け転送ゲートＨＨＧを経て、上記第２の水平転送
レジスタ６２のＨ１相へ転送される。そして、上記図１
５のＣに示すように、上記第１の水平転送レジスタ６
１、及び、上記第２の水平転送レジスタ６２中の電荷を
Ｈ１相からＨ２相へ転送する。

【００７６】さらに、上記図１５のＤに示すように、第
２の水平転送レジスタ６２のＨ２相の電荷Ｏ₂，Ｏ₃，・
・・を上記第２の水平転送レジスタ６２のＨ１相へ転送
すると共に、第１の水平転送レジスタ６１のＨ２相の電
荷Ｅ₂，Ｅ₃，・・・を上記第２の水平転送レジスタ６２
のＨ１相へ転送する。

【００７７】従って、上記第１の水平転送レジスタ６１
には電荷は無く、上記第２の水平転送レジスタ６２のＨ
１相に、奇数垂直転送レジスタＶＯ_REGの電荷と偶数垂
直転送レジスタＶＥ_REGの電荷とが加算された状態で入
る。即ち、第２の水平転送レジスタ６２に、例えば、奇
数番目の１走査線分の画素情報が転送されたことにな
る。

【００７８】次に、奇数垂直転送レジスタＶＯ_REG、及
び、偶数垂直転送レジスタＶＥ_REGから、次の電荷の転
送を受け、上記図１５のＡに示した場合と同様にして、
上記図１５のＥに示すように、奇数垂直転送レジスタＶ
Ｏ_REGの電荷は、上記第１の水平転送レジスタ６１のＨ
１相へ、また、偶数垂直転送レジスタＶＥ_REGの電荷
は、上記第１の水平転送レジスタ６１のＨ２相へ入る。

【００７９】そして、上記図１５のＦに示すように、上
記第１の水平転送レジスタ６１のＨ１相へ、上記第１の
水平転送レジスタ６１のＨ２相の電荷を転送する。これ
により、上記第１の水平転送レジスタ６１のＨ１相に
は、奇数垂直転送レジスタＶＯ _REGの電荷と偶数垂直転
送レジスタＶＥ_REGの電荷とが加算された状態で入る。
即ち、第１の水平転送レジスタ６１に偶数番目の１走査
線分の画素情報が転送されたことになる。

【００８０】上述のようにして、第１水平転送レジスタ
６１と第２水平転送レジスタ６２とに、各々１走査線分
の電荷が転送される。そして、上記図１５のＧに示すよ
うに、各電荷をＨ１相からＨ２相へ、或は、Ｈ２相から
Ｈ１相へ転送する動作を繰り返すことにより、図１６に
示すように、上記第１水平転送レジスタ６１は、偶数番
目の１走査線分の画素情報Ａ１，Ａ２，Ａ３，・・・と
して出力し、また、第２水平転送レジスタ６２は、奇数
番目の１走査線分の画素情報Ｂ１，Ｂ２，Ｂ３，・・・
として出力する。

【００８１】ここで、上記図１６に示すように、上記第
２の水平転送レジスタ６２から出力される奇数番目の１
走査線分の画素情報は、上記第１の水平転送レジスタ６
１から出力される偶数番目の１走査線分の画素情報より
も１画素分、即ち、２７ｎＳｅｃ遅れている。

【００８２】このため、上記図１に示した欠陥補正回路
では、遅延回路を２つ設けたが、この欠陥補正回路で
は、上記図１３に示すように、切換手段７において、第
２の水平転送レジスタ６２からの画素情報を１画素分
（＝２７ｎＳｅｃ）遅延させる遅延回路７１のみを設け
た。この遅延回路７１により、第１の水平転送レジスタ
６１、及び、第２の水平転送レジスタ６２の出力の位相
を合わせている。

【００８３】また、上記切換手段７には、２チャンネル
入力１チャンネル出力のマルチプレクサ７２，７３を備
えている。

【００８４】上記マルチプレクサ７２には、第１の水平
転送レジスタ６１からの画素情報ＣＣＤ１＿Ａと、第２
の水平転送レジスタ６２からの画素情報が上記遅延回路
７１により遅延された画素情報ＣＣＤ２＿Ｂとが入力さ
れる。また、上記マルチプレクサ７３にも、第１の水平
転送レジスタ６１からの画素情報とＣＣＤ１＿Ａ、第２
の水平転送レジスタ６２からの画素情報が上記遅延回路
７１により遅延された画素情報ＣＣＤ２＿Ｂとが入力さ
れる。

【００８５】即ち、第１の水平転送レジスタ６１から出
力された偶数番目の１走査線分の画素情報ＣＣＤ１＿Ａ
は、ノイズ圧縮回路２１を介して、マルチプレクサ７２
に出力されると共に、マルチプレクサ７３に出力され
る。

【００８６】また、第２の水平転送レジスタ６２から出
力された奇数番目の１走査線分の画素情報は、ノイズ圧
縮回路２２を介して遅延回路７１に供給される。上記遅
延回路７１により遅延された画素情報ＣＣＤ２＿Ｂは、
マルチプレクサ７３に出力されると共にマルチプレクサ
７２にも出力される。

【００８７】そして、上記マルチプレクサ７２，７３
は、制御手段８により各々独立に制御される。

【００８８】即ち、通常時は、上記制御手段８の制御に
より、上記マルチプレクサ７２においては、第１の水平
転送レジスタ６１からの画素情報ＣＣＤ１＿Ａが選択さ
れており、また、上記マルチプレクサ７３においては、
第２の水平転送レジスタ６２からの画素情報が上記遅延
回路７１により遅延された画素情報ＣＣＤ２＿Ｂが選択
されている。

【００８９】従って、上記マルチプレクサ７２からは、
偶数番目の１走査線分の画素情報Ａ１，Ａ２，Ａ３，・
・・が、上記マルチプレクサ７３からは、奇数番目の１
走査線分の画素情報Ｂ１，Ｂ２，Ｂ３，・・・が同時に
出力される。

【００９０】ここで、欠陥画素情報出力時には、例え
ば、図１７に示すように、第１の水平転送レジスタ６１
からの偶数番目の走査線の画素情報Ａ３が欠陥画素情報
であった場合、上記制御手段８は、上記切換手段７のマ
ルチプレクサ７２において、第２の水平転送レジスタ６
２からの遅延された画素情報ＣＣＤ２＿Ｂが選択される
ように制御する。従って、上記マルチプレクサ７２から
は、欠陥画素情報Ａ３の換わりに、上記欠陥画素情報Ａ
３と同位相の画素情報Ｂ３が出力される。即ち、この場
合、欠陥画素情報が１走査線前の画素情報で置換され、
Ａ１，Ａ２，Ｂ３，Ａ４，Ａ５，・・・の順で出力され
る。

【００９１】また、例えば、図１８に示すように、第２
の水平転送レジスタ６２からの奇数番目の走査線の画素
情報Ｂ４が欠陥画素情報であった場合、上記制御手段８
は、上記切換手段７のマルチプレクサ７３において、第
１の水平転送レジスタ６１からの遅延された画素情報Ｃ
ＣＤ１＿Ａが選択されるように制御する。従って、上記
マルチプレクサ７３からは、欠陥画素情報Ｂ４の換わり
に、上記欠陥画素情報Ｂ４と同位相の画素情報Ａ４が出
力される。即ち、この場合、欠陥画素情報が１走査線後
の画素情報で置換され、Ｂ１，Ｂ２，Ｂ３，Ａ４，Ｂ
５，・・・の順で出力される。

【００９２】上述のように、この欠陥補正回路では、欠
陥画素情報を１走査線前、或は、後の画素情報で置換し
て補正を行っている。また、上記欠陥補正回路では、遅
延回路が１つであるため、さらに簡略な回路とすること
ができる。

【００９３】次に、本発明の第３の実施例に係る固体撮
像素子の欠陥補正方法について説明する。上記固体撮像
素子の欠陥補正方法は、例えば、図１９に示すような構
成の固体撮像素子の欠陥補正回路により実施される。

【００９４】上記図１に示した欠陥補正回路では、ＣＣ
Ｄイメージセンサを１走査線分の画素情報を奇数番目の
画素情報と偶数番目の画素情報とに分けて出力するよう
に駆動（以下、通常駆動と言う。）させて欠陥画素情報
を１画素前後の画素情報で置換し、また、上記図１３に
示した欠陥補正回路では、２走査線分の画素情報を同時
に出力するように駆動（以下、２ライン同時駆動と言
う。）させて欠陥画素情報を１走査線前後の画素情報で
置換するものとしたが、上記図１９に示す欠陥補正回路
は、ＣＣＤイメージセンサ１００は通常駆動、２ライン
同時駆動の双方可能なものであり、その駆動方法に応じ
て、欠陥画素情報を１画素前後、或は、１走査線前後の
画素情報で置換する回路である。

【００９５】尚、上記図１９に示す欠陥補正回路におい
て、上記図１、及び、上記図１３に示した欠陥補正回路
と同じ構成要素には同一の符号を付してその説明を省略
する。

【００９６】即ち、この欠陥補正回路の切換手段２００
は、通常駆動時用の、第１の水平転送レジスタ１０１か
らの画素情報の位相を１３．５ｎＳｅｃ遅延させる遅延
回路４２と、上記第２の水平転送レジスタ１０２からの
画素情報の位相を１３．５ｎＳｅｃ遅延させる遅延回路
４３とを備え、また、２ライン同時駆動時用の、第２の
水平転送レジスタ１０２からの画素情報の位相を２７ｎ
Ｓｅｃ遅延させる遅延回路７１を備えている。

【００９７】また、上記切換手段２００は、通常駆動時
用の、４チャンネル入力１チャンネル出力のマルチプレ
クサ４１と、２ライン同時駆動時用の、２チャンネル入
力１チャンネル出力のマルチプレクサ７２，７３とを備
えている。

【００９８】まず、制御手段３００は、通常駆動、或
は、２ライン同時駆動であるかの判断を行い、その駆動
方法に応じて上記マルチプレクサ４１、或は、マルチプ
レクサ７２，７３を制御する。

【００９９】そして、上記制御手段３００は、欠陥画素
情報出力時には、通常駆動時の場合には、欠陥画素情報
が１画素前後の画素情報で置換されるように上記マルチ
プレクサ４１を制御し、また、２ライン同時駆動時の場
合には、欠陥画素情報が１走査線前後の画素情報で置換
されるように上記マルチプレクサ７２，７３を制御す
る。

【０１００】上述のように、この欠陥補正回路は、通常
駆動時、或は、２ライン同時駆動時の双方の欠陥補正を
３つの遅延回路と３つのマルチプレクサを備えた簡略な
回路で行うことができる。

【０１０１】

【発明の効果】本発明に係る固体撮像素子の欠陥補正方
法では、固体撮像素子の第１の水平転送レジスタと第２
の水平転送レジスタは画素情報を読み出す。欠陥画素情
報出力時において、上記第１の水平転送レジスタからの
欠陥画素情報は、上記第２の水平転送レジスタからの画
素情報で置換する。また、上記第２の水平転送レジスタ
からの欠陥画素情報は、上記第１の水平転送レジスタか
らの画素情報で置換する。これにより、欠陥画素情報を
補正する補正回路の回路規模を簡易化することができる
と共に縮小することができる。

【０１０２】また、本発明に係る固体撮像素子の欠陥補
正方法では、上記固体撮像素子は、上記第１の水平転送
レジスタと上記第２の水平転送レジスタを介して１走査
線分の画素情報を奇数番目の画素情報と偶数番目の画素
情報とに分けて出力する。欠陥画素情報出力時におい
て、上記欠陥画素情報は１画素前後の画素情報で置換す
る。これにより、欠陥画素情報を補正する補正回路の回
路規模を簡易化することができると共に縮小することが
できる。

【０１０３】また、本発明に係る固体撮像素子の欠陥補
正方法では、上記固体撮像素子は、上記第１の水平転送
レジスタと上記第２の水平転送レジスタを介して２走査
線分の画素情報を同時に出力する。欠陥画素情報出力時
において、上記欠陥画素情報は１走査線前後の画素情報
で置換する。これにより、欠陥画素情報を補正する補正
回路の回路規模を、さらに簡易化することができると共
に縮小することができる。

【０１０４】本発明に係る固体撮像素子の欠陥補正回路
では、固体撮像素子の第１の水平転送レジスタと第２の
水平転送レジスタは、画素情報を読み出す。切換手段
は、上記第１の水平転送レジスタからの出力と上記第２
の水平転送レジスタからの出力とを切り換える。制御手
段は、欠陥画素情報出力時に、上記第１の水平転送レジ
スタからの欠陥画素情報を上記第２の水平転送レジスタ
からの画素情報で置換し、上記第２の水平転送レジスタ
からの欠陥画素情報を上記第１の水平転送レジスタから
の画素情報で置換するように上記切換手段を制御する。
これにより、欠陥画素情報を補正する補正回路の回路規
模を簡易化することができると共に縮小することができ
る。

【０１０５】また、本発明に係る固体撮像素子の欠陥補
正回路では、上記固体撮像素子は、上記第１の水平転送
レジスタと上記第２の水平転送レジスタを介して１走査
線分の画素情報を奇数番目の画素情報と偶数番目の画素
情報とに分けて出力する。上記制御手段は、欠陥画素情
報出力時に、上記欠陥画素情報を１画素前後の画素情報
で置換するように上記切換手段を制御する。これによ
り、欠陥画素情報を補正する補正回路の回路規模を簡易
化することができると共に縮小することができる。

【０１０６】また、本発明に係る固体撮像素子の欠陥補
正回路では、上記固体撮像素子は、上記第１の水平転送
レジスタと上記第２の水平転送レジスタを介して２走査
線の画素情報を同時に出力する。上記制御手段は、欠陥
画素情報出力時に、上記欠陥画素情報を１走査線前後の
画素情報で置換するように上記切換手段を制御する。こ
れにより、欠陥画素情報を補正する補正回路の回路規模
を、さらに簡易化することができると共に縮小すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る固体撮像素子の欠
陥補正方法を実施するための欠陥補正回路の構成を示す
ブロック図である。

【図２】上記図１に示した欠陥補正回路により欠陥補正
が行われるＣＣＤイメージセンサの構成を示す図であ
る。

【図３】上記ＣＣＤイメージセンサの第１の水平転送レ
ジスタにおけるポテンシャル勾配の状態を示す図であ
る。

【図４】上記ＣＣＤイメージセンサから出力される画素
情報の状態を示す図である。

【図５】通常の画素情報の読出しを説明するための図で
ある。

【図６】欠陥画素情報出力時の画素情報の読出しを説明
するための図である。

【図７】上記欠陥補正回路の実際の回路を示す図であ
る。

【図８】ＣＣＤイメージセンサからの出力とクランプパ
ルスのタイミングを表した図である。

【図９】上記図７に示した欠陥補正回路におけるマルチ
プレクサの具体的な構成を示す回路図である。

【図１０】上記マルチプレクサで採用したバートン回路
の構成を示す回路図である。

【図１１】一方の水平転送レジスタからの画素情報を半
画素分遅延させた状態を説明するための図である。

【図１２】マルチプレクサの切換えにより出力される信
号の状態を説明するための図である。

【図１３】本発明の第２の実施例に係る固体撮像素子の
欠陥補正方法を実施するための欠陥補正回路の構成を示
すブロック図である。

【図１４】上記図１３に示した欠陥補正回路により欠陥
補正が行われるＣＣＤイメージセンサの構成を示す図で
ある。

【図１５】上記ＣＣＤイメージセンサにおける電荷の各
水平転送レジスタによる転送状態を示す図である。

【図１６】上記ＣＣＤイメージセンサ６から出力される
画素情報の状態を説明するための図である。

【図１７】上記ＣＣＤイメージセンサの第１の水平転送
レジスタからの画素情報が欠陥画素情報であった場合の
画素情報の読出しを説明するための図である。

【図１８】上記ＣＣＤイメージセンサの第２の水平転送
レジスタからの画素情報が欠陥画素情報であった場合の
画素情報の読出しを説明するための図である。

【図１９】本発明の第３の実施例に係る固体撮像素子の
欠陥補正方法を実施するための欠陥補正回路の構成を示
すブロック図である。

【符号の説明】

１ＣＣＤイメージセンサ２ノイズ圧縮部４切換手段５制御手段１１第１の水平転送レジスタ１２第２の水平転送レジスタ２１ノイズ圧縮回路２２ノイズ圧縮回路４１マルチプレクサ４２遅延回路４３遅延回路１１１出力端子１２１出力端子

Claims

【特許請求の範囲】

【請求項１】第１の水平転送レジスタと第２の水平転
送レジスタにより画素情報を読み出す固体撮像素子の欠
陥補正方法であって、上記第１の水平転送レジスタからの欠陥画素情報を上記
第２の水平転送レジスタからの画素情報で置換し、上記第２の水平転送レジスタからの欠陥画素情報を上記
第１の水平転送レジスタからの画素情報で置換すること
を特徴とする固体撮像素子の欠陥補正方法。
【請求項２】上記固体撮像素子は、上記第１の水平転
送レジスタと上記第２の水平転送レジスタを介して１走
査線分の画素情報を奇数番目の画素情報と偶数番目の画
素情報とに分けて出力し、上記欠陥画素情報を１画素前後の画素情報で置換するこ
とを特徴とする請求項１記載の固体撮像素子の欠陥補正
方法。
【請求項３】上記固体撮像素子は、上記第１の水平転
送レジスタと上記第２の水平転送レジスタを介して２走
査線分の画素情報を同時に出力し、上記欠陥画素情報を１走査線前後の画素情報で置換する
ことを特徴とする請求項１記載の固体撮像素子の欠陥補
正方法。
【請求項４】画素情報を読み出す第１の水平転送レジ
スタと第２の水平転送レジスタを備える固体撮像素子の
欠陥補正回路であって、上記第１の水平転送レジスタからの出力と上記第２の水
平転送レジスタからの出力とを切り換える切換手段と、上記切換手段を制御する制御手段とを有し、欠陥画素情報出力時に上記制御手段により上記切換手段
を制御することによって、上記第１の水平転送レジスタ
からの欠陥画素情報を上記第２の水平転送レジスタから
の画素情報で置換し、上記第２の水平転送レジスタから
の欠陥画素情報を上記第１の水平転送レジスタからの画
素情報で置換することを特徴とする固体撮像素子の欠陥
補正回路。
【請求項５】上記固体撮像素子は、上記第１の水平転
送レジスタと上記第２の水平転送レジスタを介して１走
査線分の画素情報を奇数番目の画素情報と偶数番目の画
素情報とに分けて出力し、欠陥画素情報出力時に上記制御手段により上記切換手段
を制御することによって、上記欠陥画素情報を１画素前
後の画素情報で置換することを特徴とする請求項４記載
の固体撮像素子の欠陥補正回路。
【請求項６】上記固体撮像素子は、上記第１の水平転
送レジスタと上記第２の水平転送レジスタを介して２走
査線の画素情報を同時に出力し、欠陥画素情報出力時に上記制御手段により上記切換手段
を制御することによって、上記欠陥画素情報を１走査線
前後の画素情報で置換することを特徴とする請求項４記
載の固体撮像素子の欠陥補正回路。