JPH0736105B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH0736105B2 JPH0736105B2 JP61084721A JP8472186A JPH0736105B2 JP H0736105 B2 JPH0736105 B2 JP H0736105B2 JP 61084721 A JP61084721 A JP 61084721A JP 8472186 A JP8472186 A JP 8472186A JP H0736105 B2 JPH0736105 B2 JP H0736105B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- storage means
- control device
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディスプレイ画面上に表示される文字あるい
はパターンを表示制御するための表示制御装置に関する
ものである。
はパターンを表示制御するための表示制御装置に関する
ものである。
第２図は従来の表示制御装置を示すブロック図であり、
第２図において、１は発振回路、２はタイミング発生回
路、６はキャラクタROM、７は出力回路、８は入力制御
回路、９は表示メモリである。
第２図において、１は発振回路、２はタイミング発生回
路、６はキャラクタROM、７は出力回路、８は入力制御
回路、９は表示メモリである。
次に動作について説明する。発振回路１で発振して得た
クロックを基準信号にして、TV等表示装置の表示タイミ
ングに同期して、タイミング発生回路２で必要なタイミ
ングを作り出す。表示メモリ９では表示タイミングに同
期して、表示画面中の位置に対応した表示文字のデータ
を出力し、そのデータをアドレスとして、キャラクタRO
M6から所望の表示パターンを出力回路７に転送する。出
力回路７では表示タイミングに同期して表示パターンを
出力し表示装置に文字あるいはパターンを表示させる。
入力制御回路８はマイコン等の外部のコントローラから
送られて来る表示データを表示メモリ９に書き込む働き
をする。
クロックを基準信号にして、TV等表示装置の表示タイミ
ングに同期して、タイミング発生回路２で必要なタイミ
ングを作り出す。表示メモリ９では表示タイミングに同
期して、表示画面中の位置に対応した表示文字のデータ
を出力し、そのデータをアドレスとして、キャラクタRO
M6から所望の表示パターンを出力回路７に転送する。出
力回路７では表示タイミングに同期して表示パターンを
出力し表示装置に文字あるいはパターンを表示させる。
入力制御回路８はマイコン等の外部のコントローラから
送られて来る表示データを表示メモリ９に書き込む働き
をする。
ところで、この第２図に示す従来の表示制御装置を用い
て、例えば第３図に示すVTRの番約予約のような表示をT
V画面上に行なう場合、１画面に24文字×10行、即ち240
文字の表示が必要となる。文字の種類を128（＝27）種
類とし、１文字単位で表示の明滅を制御しようとすると
８ビットのデータが必要となる。従って、表示メモリと
しては1920ビット（＝240×８）の書き換え可能なメモ
リ、即ちRAMが必要となり、この表示制御装置を１個のL
SIで構成しようとすると、面積の大きなチップとなって
しまいコスト的に問題になる。
て、例えば第３図に示すVTRの番約予約のような表示をT
V画面上に行なう場合、１画面に24文字×10行、即ち240
文字の表示が必要となる。文字の種類を128（＝27）種
類とし、１文字単位で表示の明滅を制御しようとすると
８ビットのデータが必要となる。従って、表示メモリと
しては1920ビット（＝240×８）の書き換え可能なメモ
リ、即ちRAMが必要となり、この表示制御装置を１個のL
SIで構成しようとすると、面積の大きなチップとなって
しまいコスト的に問題になる。
また、マイコン等の別のコントローラから表示内容を制
御しようとすると、１画面に付1920ビットのデータを表
示メモリに書き込む必要があり、コントローラの負担も
大きくなるという問題もある。
御しようとすると、１画面に付1920ビットのデータを表
示メモリに書き込む必要があり、コントローラの負担も
大きくなるという問題もある。
さらに、データの転送に時間がかかり表示そのものの品
質にも問題が出て来る。
質にも問題が出て来る。
なおこの第３図中の はブランク（空白文字）である。
本発明はこのような点に鑑みてなされたもので、LSI化
したときチップ面積が小さくでき、かつマイコン等のコ
ントローラからの制御がし易い表示制御装置を提供せん
とするものである。
したときチップ面積が小さくでき、かつマイコン等のコ
ントローラからの制御がし易い表示制御装置を提供せん
とするものである。
本発明に係る表示制御装置は、表示装置上に固定表示さ
れる表示パターンに対応する第１の表示データ，後述す
る第２の記憶手段のアドレスデータおよび該両データを
識別するための識別データの不揮発性記憶を行なう第１
の記憶手段と、該第１の記憶手段の出力データがアドレ
ス入力され上記表示装置上に可変表示される表示パター
ンに対応する第２の表示データを記憶する書換え可能な
第２の記憶手段と、上記第１および第２の記憶手段の出
力データが入力され上記識別データに応じて上記第１の
表示データと上記第２の表示データを切換えて出力する
切換え手段とを設けることにより装置を構成したもので
ある。
れる表示パターンに対応する第１の表示データ，後述す
る第２の記憶手段のアドレスデータおよび該両データを
識別するための識別データの不揮発性記憶を行なう第１
の記憶手段と、該第１の記憶手段の出力データがアドレ
ス入力され上記表示装置上に可変表示される表示パター
ンに対応する第２の表示データを記憶する書換え可能な
第２の記憶手段と、上記第１および第２の記憶手段の出
力データが入力され上記識別データに応じて上記第１の
表示データと上記第２の表示データを切換えて出力する
切換え手段とを設けることにより装置を構成したもので
ある。
また、本発明に係る表示制御装置は、上記識別データと
して、第１の記憶手段の記憶データ中の特定のビットを
使用するようにしたものである。
して、第１の記憶手段の記憶データ中の特定のビットを
使用するようにしたものである。
さらに、本発明に係る表示制御装置は、装置全体を１つ
の半導体集積回路装置で構成するようにしたものであ
る。
の半導体集積回路装置で構成するようにしたものであ
る。
この発明においては、上述のように構成したことによ
り、第１の記憶手段がその出力データにより第２の記憶
手段にアドレスを与え、かつ第１の記憶手段の出力デー
タの一部により第１および第２の記憶手段のいずれの出
力データを得るかが切り替わるので、外部のコントロー
ラからの制御が簡単化される。
り、第１の記憶手段がその出力データにより第２の記憶
手段にアドレスを与え、かつ第１の記憶手段の出力デー
タの一部により第１および第２の記憶手段のいずれの出
力データを得るかが切り替わるので、外部のコントロー
ラからの制御が簡単化される。
また、この発明においては、上述のように構成したこと
により、識別データの記憶のために要する第１の記憶手
段の記憶容量の増加が極小にとどまる。
により、識別データの記憶のために要する第１の記憶手
段の記憶容量の増加が極小にとどまる。
さらに、この発明においては、上述のように構成したこ
とにより、書き換え可能な第２の記憶手段に比べチップ
面積が小さくてすむ不揮発性の第１の記憶手段により記
憶手段の一部が構成されているので、表示画面全体に対
応する記憶手段をRAMのみで構成したときに比べ装置全
体を半導体集積回路化したときにチップ面積が小さくな
る。
とにより、書き換え可能な第２の記憶手段に比べチップ
面積が小さくてすむ不揮発性の第１の記憶手段により記
憶手段の一部が構成されているので、表示画面全体に対
応する記憶手段をRAMのみで構成したときに比べ装置全
体を半導体集積回路化したときにチップ面積が小さくな
る。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例による表示制御装置を示し、
図において、１は発振回路、２はタイミング発生回路、
３は表示用ROM（第１の記憶手段）、４は変数用RAM（第
２の記憶手段）、５は表示用ROM3の特定の１ビットの情
報により表示用ROM3のデータか変数用RAM4のデータかを
選択しキャラクタROMのアドレスデータを与える切換回
路、６は表示パターンデータを内蔵しているキャラクタ
ROM、７は出力回路、８は入力制御回路である。
図において、１は発振回路、２はタイミング発生回路、
３は表示用ROM（第１の記憶手段）、４は変数用RAM（第
２の記憶手段）、５は表示用ROM3の特定の１ビットの情
報により表示用ROM3のデータか変数用RAM4のデータかを
選択しキャラクタROMのアドレスデータを与える切換回
路、６は表示パターンデータを内蔵しているキャラクタ
ROM、７は出力回路、８は入力制御回路である。
次にこの第１図に示す実施例の動作について説明する。
本実施例において、発振回路１で得られたクロックを基
準信号として、タイミング発生回路２ではTV等の表示装
置の表示タイミングに同期して必要なタイミングを作り
出す。外部からは映像信号の水平及び垂直同期信号を入
力して同期させる。表示用ROM3では表示内容に対応した
データをマスクROMの様な形で書き込んでおく。
本実施例において、発振回路１で得られたクロックを基
準信号として、タイミング発生回路２ではTV等の表示装
置の表示タイミングに同期して必要なタイミングを作り
出す。外部からは映像信号の水平及び垂直同期信号を入
力して同期させる。表示用ROM3では表示内容に対応した
データをマスクROMの様な形で書き込んでおく。
一種の文字として扱う必要がある）、「12」以外は固定
のパターンであり、従ってこの固定のパターンについて
は表示文字に対応したキャラクタROM6のアドレスを表示
用ROM3に直接書き込んでおく。ここでたとえば表示文字
の種類が128種類あるときは１文字に付き７ビット必要
である。また「12」は変数文字（第３図中○で囲んであ
る文字がこれに相当する）であり、これについては変数
RAM4のある定められたアドレスに入れるようにし、その
アドレスを表示用ROM3で同じく指定する。変数の種類が
例えば32の時は５ビットで指定できる。表示用ROM3がキ
ャラクタROM6のアドレスを直接指定するが、変数用RAM4
のアドレスを指定しているかは、表示用ROM3のアドレス
指定に用いていない特定のビットの情報により区別する
ことが出来る。
のパターンであり、従ってこの固定のパターンについて
は表示文字に対応したキャラクタROM6のアドレスを表示
用ROM3に直接書き込んでおく。ここでたとえば表示文字
の種類が128種類あるときは１文字に付き７ビット必要
である。また「12」は変数文字（第３図中○で囲んであ
る文字がこれに相当する）であり、これについては変数
RAM4のある定められたアドレスに入れるようにし、その
アドレスを表示用ROM3で同じく指定する。変数の種類が
例えば32の時は５ビットで指定できる。表示用ROM3がキ
ャラクタROM6のアドレスを直接指定するが、変数用RAM4
のアドレスを指定しているかは、表示用ROM3のアドレス
指定に用いていない特定のビットの情報により区別する
ことが出来る。
例えば、表示用ROM3の最上位ビットが“0"のときは表示
用ROM3のデータで直接キャラクタROM6のアドレスを指定
し、“1"のときは変数用RAMのアドレスを指定するよう
に設定すれば良く、具体的にはキャラクタROM6のアドレ
スを表示用ROM3の最上位ビットの情報に応じて表示用RO
M3のデータかあるいは変数用RAMのデータかを切換え回
路５で選択すれば良い。
用ROM3のデータで直接キャラクタROM6のアドレスを指定
し、“1"のときは変数用RAMのアドレスを指定するよう
に設定すれば良く、具体的にはキャラクタROM6のアドレ
スを表示用ROM3の最上位ビットの情報に応じて表示用RO
M3のデータかあるいは変数用RAMのデータかを切換え回
路５で選択すれば良い。
そしてこのキャラクタROM6の出力はシフトレジスタで構
成された出力回路に転送され、表示タイミングに同期し
て出力され、表示画面に文字あるいはパターンが表示さ
れる。
成された出力回路に転送され、表示タイミングに同期し
て出力され、表示画面に文字あるいはパターンが表示さ
れる。
このように、本実施例では表示メモリにROMを用いるこ
とが出来るので、RAMを用いなければならない従来例に
比べて回路規模を大幅に小さくすることが出来る。一般
にCMOS（Complementary Metal Oxide Semiconductor）
ではRAMのサイズに比べてROMのサイズは1/6になるので
ワンチップのLSIで構成したときは大幅な原価低減にな
る。一方、外部のコントローラで制御するときも書き込
む必要のあるデータは変数用RAMだけであるので、制御
を簡単にかつ早く行なうことが出来るという効果があ
る。
とが出来るので、RAMを用いなければならない従来例に
比べて回路規模を大幅に小さくすることが出来る。一般
にCMOS（Complementary Metal Oxide Semiconductor）
ではRAMのサイズに比べてROMのサイズは1/6になるので
ワンチップのLSIで構成したときは大幅な原価低減にな
る。一方、外部のコントローラで制御するときも書き込
む必要のあるデータは変数用RAMだけであるので、制御
を簡単にかつ早く行なうことが出来るという効果があ
る。
なお第１図の実施例では出力回路としてシフトレジスタ
を用いたものを示したが、表示タイミングに同期して出
力出来るものであれば何を用いても良い。
を用いたものを示したが、表示タイミングに同期して出
力出来るものであれば何を用いても良い。
以上のように、この発明に係る表示制御装置によれば、
表示装置上に固定表示される表示パターンに対応する第
１の表示データ，後述する第２の記憶手段のアドレスデ
ータおよび該両データを識別するための識別データの不
揮発性記憶を行なう第１の記憶手段と、該第１の記憶手
段の出力データがアドレス入力され上記表示装置上に可
変表示される表示パターンに対応する第２の表示データ
を記憶する書換え可能な第２の記憶手段と、上記第１お
よび第２の記憶手段の出力データが入力され上記識別デ
ータに応じて上記第１の表示データと上記第２の表示デ
ータを切換えて出力する切換え手段とを設けることによ
り装置を構成するようにしたので、コントローラからの
制御がしやすい表示制御装置が得られる効果がある。
表示装置上に固定表示される表示パターンに対応する第
１の表示データ，後述する第２の記憶手段のアドレスデ
ータおよび該両データを識別するための識別データの不
揮発性記憶を行なう第１の記憶手段と、該第１の記憶手
段の出力データがアドレス入力され上記表示装置上に可
変表示される表示パターンに対応する第２の表示データ
を記憶する書換え可能な第２の記憶手段と、上記第１お
よび第２の記憶手段の出力データが入力され上記識別デ
ータに応じて上記第１の表示データと上記第２の表示デ
ータを切換えて出力する切換え手段とを設けることによ
り装置を構成するようにしたので、コントローラからの
制御がしやすい表示制御装置が得られる効果がある。
また、この発明に係る表示制御装置によれば、上記識別
データとして、第１の記憶手段の記憶データ中の特定の
ビットを使用するようにしたので、識別データの記憶の
ために要する第１の記憶手段の記憶容量の増加を極小に
とどめることができる効果がある。
データとして、第１の記憶手段の記憶データ中の特定の
ビットを使用するようにしたので、識別データの記憶の
ために要する第１の記憶手段の記憶容量の増加を極小に
とどめることができる効果がある。
さらに、この発明に係る表示制御装置によれば、上述の
ように構成された装置全体を半導体集積回路化したもの
て、これにより記憶手段をRAMのみで構成し集積回路化
したときに比べ、チップ面積を小さくできる効果があ
る。
ように構成された装置全体を半導体集積回路化したもの
て、これにより記憶手段をRAMのみで構成し集積回路化
したときに比べ、チップ面積を小さくできる効果があ
る。
第１図は本発明の一実施例による表示制御装置を示すブ
ロック図、第２図は従来の表示制御装置を示すブロック
図、第３図は本発明及び従来の表示制御装置による表示
の一例を示す図である。 図において、１は発振回路、２はタイミング発生回路、
３は表示用ROM（第１の記憶手段）、４は変数用RAM（第
２の記憶手段）、５は切換え回路（切換え手段）、６は
キャラクタROM、７は出力回路、８は入力制御回路であ
る。 なお図中同一符号は同一又は相当部分を示す。
ロック図、第２図は従来の表示制御装置を示すブロック
図、第３図は本発明及び従来の表示制御装置による表示
の一例を示す図である。 図において、１は発振回路、２はタイミング発生回路、
３は表示用ROM（第１の記憶手段）、４は変数用RAM（第
２の記憶手段）、５は切換え回路（切換え手段）、６は
キャラクタROM、７は出力回路、８は入力制御回路であ
る。 なお図中同一符号は同一又は相当部分を示す。
Claims (3)
- 【請求項１】表示装置上に固定表示される表示パターン
に対応する第１の表示データ，後述する第２の記憶手段
のアドレスデータおよび該両データを識別するための識
別データの不揮発性記憶を行なう第１の記憶手段と、 該第１の記憶手段の出力データがアドレス入力され上記
表示装置上に可変表示される表示パターンに対応する第
２の表示データを記憶する書換え可能な第２の記憶手段
と、 上記第１および第２の記憶手段の出力データが入力され
上記識別データに応じて上記第１の表示データと上記第
２の表示データを切換えて出力する切換え手段とを備え
たことを特徴とする表示制御装置。 - 【請求項２】上記識別データは上記第１の記憶手段の記
憶データ中の特定のビットであることを特徴とする特許
請求の範囲第１項記載の表示制御装置。 - 【請求項３】装置全体を１つの半導体集積回路装置で構
成したことを特徴とする特許請求の範囲第１項または第
２項記載の表示制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61084721A JPH0736105B2 (ja) | 1986-04-11 | 1986-04-11 | 表示制御装置 |
| US07/033,466 US4897637A (en) | 1986-04-11 | 1987-04-02 | Display controller |
| DE3787917T DE3787917T4 (de) | 1986-04-11 | 1987-04-10 | Anzeigesteuergerät. |
| EP87303150A EP0242139B1 (en) | 1986-04-11 | 1987-04-10 | Display controller |
| DE87303150A DE3787917D1 (de) | 1986-04-11 | 1987-04-10 | Anzeigesteuergerät. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61084721A JPH0736105B2 (ja) | 1986-04-11 | 1986-04-11 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62240994A JPS62240994A (ja) | 1987-10-21 |
| JPH0736105B2 true JPH0736105B2 (ja) | 1995-04-19 |
Family
ID=13838545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61084721A Expired - Lifetime JPH0736105B2 (ja) | 1986-04-11 | 1986-04-11 | 表示制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4897637A (ja) |
| EP (1) | EP0242139B1 (ja) |
| JP (1) | JPH0736105B2 (ja) |
| DE (2) | DE3787917D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123285A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 画面表示装置 |
| US5412403A (en) * | 1990-05-17 | 1995-05-02 | Nec Corporation | Video display control circuit |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3566361A (en) * | 1968-07-09 | 1971-02-23 | Sanders Associates Inc | Data management computer driven display system |
| US4107741A (en) * | 1973-02-16 | 1978-08-15 | Lemelson Jerome H | Data generating and recording system for scanning a display tube screen |
| GB1461929A (en) * | 1974-07-11 | 1977-01-19 | British Broadcasting Corp | Data display systems |
| JPS52126135A (en) * | 1976-04-15 | 1977-10-22 | Mitsubishi Electric Corp | Memory for display device |
| FR2365843A1 (fr) * | 1976-09-22 | 1978-04-21 | Telediffusion Fse | Perfectionnements aux systemes de transmission numerique et d'affichage de textes sur un ecran de television |
| JPS5588129A (en) * | 1978-12-27 | 1980-07-03 | Fuji Photo Film Co Ltd | Form synthesizer-recorder |
| JPS5685784A (en) * | 1979-12-14 | 1981-07-13 | Casio Computer Co Ltd | Dot pattern readdin scheme |
| EP0099989B1 (en) * | 1982-06-28 | 1990-11-14 | Kabushiki Kaisha Toshiba | Image display control apparatus |
| JPS5968040A (ja) * | 1982-10-11 | 1984-04-17 | Fujitsu Ltd | カード様式変更処理方法 |
| JPS59116787A (ja) * | 1982-12-24 | 1984-07-05 | 株式会社日立製作所 | デイスプレイ表示方式 |
| US4625203A (en) * | 1983-10-18 | 1986-11-25 | Digital Equipment Corporation | Arrangement for providing data signals for a data display system |
| JPH0614273B2 (ja) * | 1984-07-24 | 1994-02-23 | 三菱電機株式会社 | 映像表示制御装置 |
| JPS61272784A (ja) * | 1985-05-28 | 1986-12-03 | 三菱電機株式会社 | 表示制御装置 |
| JPH087569B2 (ja) * | 1985-06-21 | 1996-01-29 | 株式会社日立製作所 | 表示制御装置 |
-
1986
- 1986-04-11 JP JP61084721A patent/JPH0736105B2/ja not_active Expired - Lifetime
-
1987
- 1987-04-02 US US07/033,466 patent/US4897637A/en not_active Expired - Lifetime
- 1987-04-10 DE DE87303150A patent/DE3787917D1/de not_active Expired - Lifetime
- 1987-04-10 DE DE3787917T patent/DE3787917T4/de not_active Expired - Lifetime
- 1987-04-10 EP EP87303150A patent/EP0242139B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62240994A (ja) | 1987-10-21 |
| EP0242139B1 (en) | 1993-10-27 |
| EP0242139A2 (en) | 1987-10-21 |
| EP0242139A3 (en) | 1990-03-21 |
| US4897637A (en) | 1990-01-30 |
| DE3787917D1 (de) | 1993-12-02 |
| DE3787917T4 (de) | 1995-10-19 |
| DE3787917T2 (de) | 1994-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368461A (en) | Digital data processing device | |
| JPH0736105B2 (ja) | 表示制御装置 | |
| EP0105724B1 (en) | Data write arrangement for color graphic display unit | |
| JP2898283B2 (ja) | 表示制御装置 | |
| JPS61289596A (ja) | 半導体記憶装置 | |
| JPS62127790A (ja) | マルチウインドウ表示制御方式 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JPS6228474B2 (ja) | ||
| JP2833902B2 (ja) | ビットマップ表示装置の表示アトリビュート制御回路 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPS648337B2 (ja) | ||
| JPH0227677B2 (ja) | ||
| JPS63235985A (ja) | 文字パタ−ン発生装置 | |
| JPS59162587A (ja) | 画像表示装置 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPS61239774A (ja) | 画像拡大装置 | |
| JPS61143835A (ja) | デ−タ表示方式 | |
| JP2001034259A (ja) | 画像表示処理回路 | |
| JPS60230689A (ja) | 表示メモリ−書込制御装置 | |
| JPS63172332A (ja) | 半導体集積回路装置 | |
| JPS6375785A (ja) | 表示制御方式 | |
| JPS6330896A (ja) | デイスプレイ装置 | |
| JPH0695274B2 (ja) | カ−ソル制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |