JPH0736537B2

JPH0736537B2 - 等化器

Info

Publication number: JPH0736537B2
Application number: JP1285226A
Authority: JP
Inventors: 圭司村上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-10-31
Filing date: 1989-10-31
Publication date: 1995-04-19
Anticipated expiration: 2010-04-19
Also published as: JPH03145827A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディジタル無線通信、ディジタル移動体通
信等で用いられる受信機内に設けられる等化器に関する
ものである。

〔従来の技術〕

第３図は例えば、「計測と制御」第25巻第12号p22〜28
（昭和61年12月）に示された従来の等化器の構成を示す
図である。

図において、１は受信信号入力端子、10〜13はこの入力
端子に入力した信号を時刻Ｔだけ遅延させる遅延素子、
20〜23はこの遅延素子10〜13で遅延された信号および入
力信号に重みa₀（ｎ）〜a_N（ｎ）（以後、タップ係数と
称す）を乗じて出力する重み付け回路、30はこの重み付
け回路20〜23の出力を加算して出力する加算器、40はこ
の加算器30の加算結果を出力する出力端子、50は既知信
号系列である基準信号ｄ（ｎ）を入力する信号入力端
子、31はこの基準信号入力端子50から入力した既知信号
系列である基準信号と、前記加算器30の出力との差をと
る加算器、60はこの加算器31の出力を誤差信号ε（ｎ）
として出力する誤差信号出力端子である。ここで、遅延
素子10〜13、重み付け回路20〜23、加算器30よりなる部
分を等化回路80と呼ぶ。

また、等化器の構成については第３図に示したフィード
フォワード形以外に、第４図に示したフィードバック
形、及び第５図に示した判定帰還形、さらに、第３図と
第５図とを組み合わせて、フィードフォワード部とフィ
ードバック部を併用した判定帰還形がある。ここで、第
４図，第５図において、第３図と同一符号は同一部分を
示す。

第５図の70は判定器であり、たとえば２値判定の場合、
加算器30は出力結果が２値データ（＋1,−１）のどちら
により近いかにより＋１、又は−１を判定し、その判定
結果を出力信号ｙ（ｎ）とするものである。

第４図に示したフィードバック形の等化器は、第５図に
おける判定器を用いず、判定をせずに帰還部の遅延素子
10の入力信号とするものである。

また、第６図は伝送路特性を推定するための既知信号系
列と、ランダムデータ系列からなるパケットデータの構
成を示す図である。

次に、動作について説明する。

第３図のような構成の等化器において、受信信号入力端
子１に入力した受信信号ｘ（ｎ）；（n:離散時刻ｔ＝ｎ
を示す引数）は、二分されて、一方は遅延素子10に入力
し、他方はタップ係数a₀（ｎ）をもつ重み付け回路20に
入力し、重み付けされて出力される。同様に、上記遅延
素子10の出力は、ｔ＝（ｎ−１）における受信信号ｘ
（ｎ−１）となり、該信号は二分されて、一方は遅延素
子11に入力し、他方はタップ係数a₁（ｎ）をもつ重み付
け回路21に入力し、重み付けされて出力される。このよ
うな動作をＮ個の遅延素子およびＮ＋１個の重み付け回
路の全てに対して行うと、時刻ｎにおける加算器30の出
力ｙ（ｎ）は次式となる。

これは線形な時変フィルタであり、この時変フィルタ伝
達関数のｚ変換は次式となる。

ところで、伝送路が、例えば、フェージング回線のよう
に時々刻々その特性が変化する未知伝送等の場合には、
良好な伝送品質を得るために、等化器を導入してフェー
ジング特性を時々刻々補正する必要がある。すなわち、
式（１），（２）で示したタップ係数ai（ｎ）；（ｉ＝
0,1,…,N）は時刻を示す引数ｎの関数であり、各時刻毎
に最適になるよう適応的に制御しなければならない。

その制御方法の代表的な例として、第３図のような基準
信号入力端子50からの既知信号系列である基準信号ｄ
（ｎ）を用いる方法がある。この基準信号は、第６図に
示すようにデータを送るに先立って送られる既知信号系
列である。この既知信号系列が送信されている間に、伝
送路の特性を推定して、タップ係数を補正し、理想的な
伝送特性を実現するものである。通常は基準信号ｄ
（ｎ）と出力信号ｙ（ｎ）との差で与えられる誤差信号
ε（ｎ）、 ε（ｎ）＝ｄ（ｎ）−ｙ（ｎ） …（３）上記誤差信号ε（ｎ）によって、その誤差が小さくなる
ようにタップ係数は適応制御される。

また、タップ係数の適応制御のための適応制御アルゴリ
ズムとして、以下に述べるような各種のアルゴリズムが
考えられ、例えば、LMS（Least Mean Square）アルゴリ
ズムでは、ａ（ｎ＋１）＝ａ（ｎ）＋με（ｎ）ｘ（ｎ）…（４）となり、ここで、μはタップ利得パラメータ、ε（ｎ）
は（３）式で与えられる誤差信号である。

また、カルマンフィルタは、以下のように示され、ただし、x^T（ｉ）はｘ（ｉ）の転置行列である。

このように、上記のような適応制御アルゴリズムによ
り、伝送路特性を推定し、タップ係数の制御が行われ
る。

上記のように、既知信号系列の基準信号により、伝送路
特性を推定し、タップ係数を補正制御した後、第６図に
示すように既知信号系列の後に送られてくるランダムデ
ータ系列の等化を行う方法としては、次のような等化方
法がある。１つは既知信号系列である基準信号により定
めた等化器のタップ係数を固定して、ランダムデータ部
の等化を行う方法である。他の１つは既知信号系列によ
り定めたタップ係数を初期値としてランダムデータ部に
おける出力信号ｙ（ｎ）を判定し、その結果を基準信号
ｄ（ｎ）とみなして適応的にランダムデータ部の等化を
行う方法である。これらの方法により、ランダムデータ
部の等化が行われる。

〔発明が解決しようとする課題〕

従来の等化器は以上のように構成されているので、例え
ば、伝送路の特性の変化が速い場合に、既知信号系列で
伝送路を推定しそのタップ係数を固定してデータ部の等
化を行う等化器では、データ部の後方になるに従って、
その特性の変動に追随できず、データの品質が低下する
という問題がある。また、既知信号系列により設定した
タップ係数を初期値として用い、データ部を適応的に等
化する等化器では、タップ係数を求める演算量が膨大に
なり、実際に伝送可能なデータの伝送速度に制限が加え
られる等の問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、伝送速度に制限を加えることなく、伝送路の
特性変動が速い場合にもその変動に追随できる等化器を
得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る等化器は、入力信号を所定のタップ係数
に従って積和演算する第１の等化部および第２の等化部
と、この第１および第２の等化部の出力信号を加算する
加算器と、この加算器の出力を判定する判定器と、既知
信号系列からなる基準信号と上記判定器の出力信号を切
換えて上記第２の等化部へ出力するスイッチと、上記第
１の等化部にデータ信号を入力し、上記第２の等化部に
上記基準信号を入力したとき得られる上記加算器の出力
と上記データ信号とに基づき、第１のアルゴリズムによ
り伝送路特性を推定し上記第１および第２の等化部のタ
ップ係数を設定する第１の演算部と、上記第１の等化部
に上記データ信号を入力し上記第２の等化部に上記判定
器の出力信号を入力したとき得られる上記加算器の出力
と上記データ信号とに基づき、第２のアルゴリズムによ
り伝送路特性を推定し上記第１および第２の等化部のタ
ップ係数を設定する第２の演算部とを備えるようにした
ものである。

〔作用〕

この発明における等化器は、以上のように構成したの
で、伝送路の変動に対する追随が可能となり、また、演
算量を削減でき、伝送速度が規制されないようになり、
高速伝送にも対応可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例による等化器の構成を示す図
である。

図において、１は受信信号入力端子、10〜15は遅延素
子、20〜27は重み付け回路、30〜32は加算器、40は出力
端子、70は判定器である。第３図と同一構成部分は、そ
の説明を省略する。100,101は出力端子40に出力される
等化出力と、入力端子１に入力した受信信号と同一の入
力信号ｘ（ｎ）（100）,x（ｎ）（111）から、ある定ま
ったタップ係数更新アルゴリズムにより演算して、フィ
ードフォワード部に対するCi（ｎ）（120）,Ci′（ｎ）
（121）：（ｉ＝0,1,…,N1）と、フィードバック部に対
するタップ係数Dj（ｎ）（130）,Dj′（ｎ）（131）；
（ｊ＝0,1,…,N2）とを出力する演算部である。ここ
で、N1＋1,N2＋１はフィードフォワード部200,フィード
バック部300のタップ数である。150は判定器70の出力信
号、又は、基準信号ｄ（ｎ）のいずれかを選択するスイ
ッチであり、スイッチ150′と連動し、スイッチ150′は
それぞれの信号に応じて演算部100,101にそれらの信号
を入力させる。また、200はフィードフォワード部、300
はフィードバック部を示しており、この構成部200,300
はそれぞれ第３図，第５図の等化器であり、それらを併
用した判定帰還形の等化器を構成している。

次に、動作について説明する。

先ず、入力端子１に入力された受信信号ｘ（ｎ）は、フ
ィードフォワード部200を介して、フィルタリングが行
われ、（１）式で示したように、加算器30からとして出力される。遅延素子10〜12は１シンボル周期を
Ｔとした時、T/Tp＝ｐ（整数）で表わされる遅延量Tpを
もつものである。ｐ＝１の場合が従来例の第３図で示し
たものとなる。一方、判定器70では出力端子40に出力さ
れる等化出力を従来例と同様に判定し、その結果を出力
する。

スイッチ150は、既知信号系列である基準信号を用いて
伝送路の推定を行いタップ係数を設定する場合に、先
ず、フィードバック部300へ既知信号系列である基準信
号を入力させる。また、ランダムデータ系列の等化を行
う場合には、判定器70の出力結果をフィードバック部30
0へ入力させるように動作する。また、スイッチ150′は
上記スイッチ150と連動して動作する。

本発明の等化器は、タップ係数更新アルゴリズムとして
２種類のアルゴリズム演算部100,101を内蔵している。
ここで、第２図のようなパケットデータに対して、それ
ぞれの系列に対応したアルゴリズムを有するタップ利得
更新アルゴリズム演算部により処理を行う。先ず、タッ
プ利得更新アルゴリズムＡ演算部100は、演算量が多く
ても収束特性の速いアルゴリズムである、例えば、従来
例で述べたカルマンフィルタの適応制御アルゴリズムを
用い、既知信号系列の１シンボル毎に伝送路推定を行う
ことにより、既知信号系列の終了時刻ｔ＝ｌでのフィー
ドフォワード部タップ係数Ci（ｌ）（120）及びフィー
ドバック部タップ係数Dj（ｌ）（130）を、 Ci（ｌ）＝｛C₀（ｌ），…,C_N1（ｌ）｝ Dj（ｌ）＝｛D₀（ｌ），…,D_N2（ｌ）｝と定める。上記のようなアルゴリズムを用いることによ
り、できるだけ短い既知信号系列で、伝送路推定が行
え、データの伝送効率を上げることができる。

次に、上記タップ係数更新アルゴリズムＡ演算部100に
より設定されたフィードフォワード部タップ係数（12
0）であるCi（ｌ），フィードバック部タップ係数（13
0）であるDj（ｌ）を初期値として用いて、ランダムデ
ータ部の等化が行なわれる。この時点でのタップ係数
は、ほぼ伝送路特性に対し補正を完了させており、タッ
プ係数更新アルゴリズムＢ演算部101は、ドップラー周
波数等のゆるやかな変動のみを補正すればよい。すなわ
ち、データ部の等化アルゴリズムとして、収束特性が多
少遅くても演算回数の少ないアルゴリズム、例えば、グ
ラディエント法などを用いて補正し、フィードフォワー
ド部のタップ係数（121）であるCi′（ｌ），フィード
バック部のタップ係数（131）であるDj′（ｌ）を決定
すればよい。これにより、演算時間がデータの伝送速度
の上限を決定する決定的要因とはならず、ゆっくりした
伝送路の変動に十分追随することが可能となる。

以上のように、２種類のアルゴリズムからなる演算部に
より、伝送路推定と、データの等化におけるタップ係数
の更新を行う。

なお、（３）式に相当する誤差信号を、本実施例ではタ
ップ係数更新アルゴリズムの演算部100,101内で等化出
力とその判定値とから算出した結果を用いたが、第１図
の判定器70でその入力値と出力値とから算出した値を用
いるようにしてもよい。

なお、上記実施例では、タップ係数制御アルゴリズム
に、カルマンフィルタとグラディエント法を用いるもの
としたが、これに限定されるものでなく、それぞれの処
理に対する特性に適うものであれば別のアルゴリズムを
用いてもよい。

また、上記実施例では、タップ係数更新アルゴリズムの
演算部を並列に２個配置して、それぞれにタップ係数の
更新を受け持たせたが、例えば、タップ係数更新の演算
部にDSP（Digital Signal Processor）を用い、同一の
ハードウェアにおいて、２種類のタップ係数制御アルゴ
リズムに応じたソフトウェアの更新を行うようにしても
よく、同様の効果を奏する。

さらに、上記実施例では、フィードフォワード部とフィ
ードバック部の両方を内蔵した判定帰還形の等化器につ
いて示したが、そのいずれか一方だけのフィードフォワ
ード形、フィードバック形の等化器であってもよい。

また、上記実施例では、ベースバンド伝送をモデルとし
た構成について示したが、直交変調等のような変調方式
に対しては、上記構成を拡張して同相と直交の両成分か
ら成る二次元のベースバンドモデルを考え、同相から直
交へ及び直交から同相への各成分の干渉を考慮した等化
器を構成してもよく、上記実施例と同様の効果を奏す
る。

〔発明の効果〕

以上のように、この発明に係る等化器によれば、入力信
号を所定のタップ係数に従って積和演算する第１の等化
部および第２の等化部と、この第１および第２の等化部
の出力信号を加算する加算器と、この加算器の出力を判
定する判定器と、既知信号系列からなる基準信号と上記
判定器の出力信号を切換えて上記第２の等化部へ出力す
るスイッチと、上記第１の等化部にデータ信号を入力
し、上記第２の等化部に上記基準信号を入力したとき得
られる上記加算器の出力と上記データ信号とに基づき、
第１のアルゴリズムにより伝送路特性を推定し上記第１
および第２の等化のタップ係数を設定する第１の演算部
と、上記第１の等化部に上記データ信号を入力し上記第
２の等化部に上記判定器の出力信号を入力したとき得ら
れる上記加算器の出力と上記データ信号とに基づき、第
２のアルゴリズムにより伝送路特性を推定し上記第１お
よび第２の等化部のタップ係数を設定する第２の演算部
とを備えるようにしたので、伝送路の変動に対する追随
が可能となり、また、演算量の削減により、伝送速度が
規制されないようになり、高速伝送にも対応可能となる
効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による等化器の構成図、第
２図はこの発明の動作を示すタイミングチャート図、第
３図は従来のフィードフォワード形等化器の構成図、第
４図は従来のフィードバック形等化器の構成図、第５図
は従来の判定帰還形等化器の構成図、第６図はパケット
の構成例を示す図である。１……信号入力端子、10〜15……遅延素子、20〜27……
重み付け回路、30〜32……加算器、40……等化出力端
子、50……基準信号入力端子、70……判定器、100,101
……第１及び第２のタップ係数更新アルゴリズムの演算
部、150,150′……スイッチ、200……フィードフォワー
ド部、300……フィードバック部。なお図中同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】入力信号を所定のタップ係数に従って積和
演算する第１の等化部および第２の等化部と、この第１および第２の等化部の出力信号を加算する加算
器と、この加算器の出力を判定する判定器と、既知信号系列からなる基準信号と上記判定器の出力信号
を切換えて上記第２の等化部へ出力するスイッチと、上記第１の等化部にデータ信号を入力し、上記第２の等
化部に上記基準信号を入力したとき得られる上記加算器
の出力と上記データ信号とに基づき、第１のアルゴリズ
ムにより伝送路特性を推定し上記第１および第２の等化
部のタップ係数を設定する第１の演算部と、上記第１の等化部に上記データ信号を入力し上記第２の
等化部に上記判定器の出力信号を入力したとき得られる
上記加算器の出力と上記データ信号とに基づき、第２の
アルゴリズムにより伝送路特性を推定し上記第１および
第２の等化部のタップ係数を設定する第２の演算部とを
備えたことを特徴とする等化器。