JPH073669B2 - バーコード読み取り方法および装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、バーコード読取方法および装置に関する。

〔背景技術〕

バーコードを表示したラベルには、例えば、８桁ラベル
と13桁ラベルの２種類のラベルがある。８桁ラベルは左
右の２つのブロックからなり、各ブロックは４桁で構成
されている。13桁ラベルは左右の２つのブロックからな
り、各ブロックは６桁で構成されている。左側のブロッ
クは、図を示すフラグ２桁を含めると７桁となる。

ところで、13桁ラベルを読み取る際にビームの振りかた
等によっては６桁のブロックを４桁のブロックとして読
み込む場合がある。従来の技術では、後に詳述するよう
に、13桁ラベルを８桁ラベルに誤読するという問題点が
あった。

〔発明の開示〕

本発明は、このような従来の問題点に鑑みてなされたも
のであって、誤読率を低下させるようにしたバーコード
読取方法および装置を提供することを目的としている。

〔図面の簡単な説明〕

第１図は８桁ラベルを示す図、 第２図は13桁ラベルを示す図、 第３図はバッファメモリ内のデータを示す図、 第４図は本発明の一態様の原理を示すブロック図、 第５図は本発明の一実施例を示すブロック図、 第６図は復調部16から出力されるデータの構成を示す
図、 第７図はバッファメモリに格納されるデータの構成を示
す図、 第８図は６桁メモリ及び４桁メモリに格納されるデータ
の構成を示す図、 第９図は第６図に示した中央処理装置の動作を説明する
フローチャート、 第10図は本発明の他の実施例を示すブロック図、そして 第11図は第10図に示した中央処理装置の動作を説明する
フローチャートである。

〔発明を実施するための最良の形態〕

本発明をよりよく理解するために、従来のバーコード読
取り方式とそこにおける問題を第１図から第３図によっ
て説明する。

バーコードを表示したラベルとしては、第１図に示すよ
うに、８桁ラベル１と、第２図に示すように13桁ラベル
２の２種類のラベルがある。

８桁ラベル１は、第１図に示すように、レフトガードバ
ー（LGB）３、センターバー（CB）４およびライトガー
ドバー（RGB）５を有し、２つのブロック６および７に
より構成されている。そして２つのブロック６及び７は
それぞれ規格値が４桁のデータで構成されている。

一方、13桁ラベル２は第２図に示すように、レフトガー
ドバー３、センターバー４およびライトガードバー５を
有し、２つのブロック８および９により構成され、２つ
のブロック８および９はそれぞれ規格値が６桁のデータ
で構成されている。

これらの８桁ラベル１および13桁ラベル２の読み取り
は、次のようにして行なわれる。

すなわち、バーコードリーダによりバーコードをデジタ
ル信号に変換した後に、復調したデータをバッファメモ
リ内に保持する。光ビームの走査速度は高速であるた
め、バーコードリーダによりバーコードを右から左また
は左から右に１回だけなぞる一度の読取り操作により、
バーコードラベルに記されたバーコードを複数回走査し
て読取ることが多い。したがって、前述のバッファメモ
リ10内には、第３図に示すように１回の読取り操作に対
応して左右のブロックのデータを一対とする複数対のデ
ータが格納されており、第３図では13桁ラベル２の１回
の読取り操作で走査がｎ回行なわれた結果、バッファメ
モリ10内には、ｎ対のデータが格納されている。同図で
○で囲んだ数字は実際に読取られた桁数を表わし、例え
ば、第１回目の走査では、左ブロックは本来６桁である
筈のデータ中の４桁のみが読取られ、右ブロックは６桁
が正しく読取られたことを意味する。なおバッファメモ
リ10内の左、右各ブロックのバーコードデータには、読
取ったデータの桁数を示すフラグが付されている（第７
図参照）。バッファメモリ10内に保持された復調データ
の桁数はCPUがこのフラグに示される桁数を認識するこ
とにより判別され４桁メモリ部および６桁メモリ部にそ
れぞれ区分されて格納される。

復調部から出力されたデータに４桁および６桁以外の桁
数のデータが存在する場合は、読取りエラーとして左、
右ブロックのデータともCPUにより除去される。CPUは４
桁メモリ部または６桁メモリ部内のデータのモジュラス
チェックおよびパリティチェックを行なってこのチェッ
クをパスしたデータを正しいデータとして取り出す。そ
の後、モジュラスチェックおよびパリティチェックをパ
スしたデータの内、左右の桁数が等しい対になるデータ
（つまり、左ブロックと右ブロックの各データ）をCPU
で検索し、この対のデータはインタフェース部を介して
上位装置（例えばバーコードデータの処理、管理を行な
うプロセッサを有するデータ処理装置）に送られる。

しかしながら、このような従来のバーコード読取方式に
あっては、13桁ラベルを読み取りする際に、ビームの振
り方によって一対のデータの左右両ブロック共に６桁デ
ータが４桁データとして読み取られて、４桁メモリ部に
格納されることがあり（第３図の第２回目の読取りおよ
び第ｎ回目の読取りの場合）、この結果13桁ラベルを８
桁ラベルと誤読するという問題点があった。

本発明は、上記の問題点にかんがみ、13桁ラベルの読取
り時に、４桁ラベルがバッファメモリに存在している場
合は、その読取り操作によってバッファメモリに格納さ
れたデータのすべてを誤りとして廃棄するという構想に
基づき、バーコードの読取りにおける誤読率を低下させ
ることを目的とする。

第４図は本発明の一態様によるバーコード読取り方式を
示すブロック図である。

第４図において、11はバーコードの１回の読取り操作に
より複数のバーブロックデータを生成するバーブロック
データ生成手段、21N1,21N2…21Nlはバーコードラベル
のバーコードを構成する左、右ブロックのバーコードデ
ータをその桁数N1,N2,…Nlに応じて格納するバーブロッ
クデータメモリ部、22は桁数検知手段、23は前記バーコ
ードデータメモリ部21N1,21N2…21Nlの内の少なくとも
１つのバーブロックデータ格納領域21Ni（ｉ＝1,2…
ｌ）にデータが存在するか否かを検出するデータ有無検
出手段である。

第４図において、バーブロックデータ生成手段11は、桁
数が予め定められた複数の規格値の一つであるバーコー
ドの１回の読取り操作で複数のバーブロックデータを生
成する。

桁数検知手段22は、各バーブロックデータの桁数Ni（ｉ
＝1,2,…,l）を検知し、その桁数に対応したバーブロッ
クデータメモリ部21Niにそのバーブロックデータを格納
する。

１回の読取り操作で得られた複数のバーブロックデータ
のすべてが、バーブロックデータメモリ部のいずれかに
格納された後に、データ有無検出手段23は、複数のバー
ブロックデータメモリ部にデータが存在するかどうかを
判定する。そして、単一のバーブロックデータメモリ部
にのみデータが存在し、他のバーブロックデータメモリ
部にはデータが存在しないときのみ、正常にデータが読
取られた判定して上位装置に通知し、複数のバーブロッ
クデータメモリ部にデータが存在するときは読取り誤り
としてバーブロックデータメモリ部の内容をクリアす
る。バーブロックデータメモリ部21Niに替えて、それぞ
れの桁数のバーブロックデータ数を格納する手段を設け
てもよい。この場合は、異なる桁数のバーブロックデー
タがバーブロックデータ数格納手段に格納されていると
きは、読取り誤りとしてバーブロックデータ数格納手段
の内容をクリアする。

したがって、バーコードを表示したラベルが例えば13桁
ラベル又は８桁ラベルのいずれかである場合、第４図の
例ではバーブロックデータ格納領域21Niとして４桁デー
タと６桁データを格納する領域21N1,21N2が設けられ、
バーコード読取り操作時、左又は右ブロックの内の少な
くとも一方のブロックを正常に６桁バーコードデータと
して読み取られると、この６桁バーコードデータは格納
領域21N2にのみ格納され、格納領域21N1には格納されな
いのでデータ有無検出手段23により、格納領域21N1内に
データが存在しないことを検出すれば、読取り対象のバ
ーコードは13桁であることが判明し、このバーコードを
８桁のバーコードとして誤読することは防止され、その
分、誤読率は低減される。

第５図は第４図に示した態様に対応する本発明の一実施
例を示す図である。

第５図において、11はバーコードリーダ、12はバーコー
ドリーダ11内に設けられた発光部である。発光部12はレ
ーザ光を出力し、レーザ光は図外のポリゴンモータによ
って所定のビームパターンとされ、バーコードに当って
反射される。なお、バーコードは８桁と13桁しかないも
のとする。13は受光部であり、受光部13は集光された反
射光を受光してバーコードを電気信号に変換する。

14はA/D変換部であって受光部13の出力を微分し、デジ
タル信号に変換する。15は量子化を行なうバー幅カウン
タであって、ディジタル信号で表わされたバーコードの
白黒のバー幅をカウントしてカウント値を出力する。

16は復調部であって、バー幅カウンタ15の出力であるデ
ジタル信号を10進数の数字を表わすディジタル信号に復
調する。17はバー幅構成チェック部であって、復調と同
時にバー幅構成をチェックして、８桁及び13のデータの
みをバッファメモリ18に格納させる。したがって、バッ
ファメモリ18には復調され、かつバー幅構成がチェック
された８桁及び13桁のデータのみが保持される。

発光部13、A/D変換器14、バー幅カウンタ15、復調部1
6、及びバー幅構成チェック部17は、第４図に示したバ
ーコードデータ生成手段を構成する。

19は中央処理装置（CPU）であり、メモリ20内にはCPUの
動作に必要なプログラムの他にモジュラスチェックを行
なうためのプログラム20bが格納されており、またバー
コードデータ格納領域として４桁メモリ部21と６桁メモ
リ部211がそれぞれ設けられている。メモリ20には更
に、本発明によりデータ有無検出プログラム20aが格納
されている。バッファメモリ18から読出されたデータに
付加されている桁数は左又は右ブロック毎にCPU19によ
り判別され、その桁数に応じて、データは４桁メモリ部
21または６桁メモリ部211にそれぞれ格納される。４桁
メモリ部21または６桁メモリ部211に格納されたデータ
に対して、メモリ20に格納されているモジュラスチェッ
ク用プログラム20bを用いてCPU19はデータのモジュラス
チェックを行なって、このチェックをパスしたデータの
みを取り出す。23は４桁用比較部であり、予め４桁分の
データ“0"が格納されているレジスタ24内のデータと４
桁メモリ部21から読出されたデータが格納されるレジス
タ25内のデータでモジュラスチェックを通過したものと
を比較し、全桁が一致すれば、すなわち、４桁メモリ部
21のデータがオール“0"であれば“1"を出力し、１桁で
も異なれば、“0"を出力する。26は６桁用比較部であ
り、予め６桁分のデータ“0"が格納されているレジスタ
27内のデータと６桁メモリ部211から読出されたデータ
が格納されるレジスタ28内のデータでモジュラスチェッ
クをパスしたものとを比較し、全桁が一致すれば“1"を
出力し、１桁でも異なれば“0"を出力する。比較部23、
レジスタ24,25および比較部26、レジスタ27,28を用いて
データ有無検出用プログラム20aによりCPU19は４桁デー
タおよび６桁データの有無を検出する。そして、４桁デ
ータが存在していないときのみ、６桁データを上位装置
に送る。こうして、最終的に正しい６桁データの対を１
対のデータとして、インタフェースを介して上位装置
（例えば、バーコードデータの処理、管理を行なうプロ
セッサを有するデータ処理装置）へ送られる。

尚、片ブロックが４桁のバーコードの読取り時には、６
桁データが読取られることはありえないので、６桁デー
タの有無の検出は行わなくてもよい。

次に、動作を更に詳細に説明する。

１回の読取り操作により、バーコードはｎ回走査され、
バーコードに当ったビームの反射光は受光部13で電気信
号に変換され、A/D変換部14によりデジタル信号に変換
される。このデジタル信号はバー幅カウンタ15によりバ
ー幅がカウントされた後、復調部16で10進数を表わすデ
ィジタル信号に復調されるとともに、バー幅構成チェッ
ク部17によってバー幅構成がチェックされて、片ブロッ
クが４桁または６桁のデータのみがバッファメモリ18内
に格納される。バッファメモリ18に格納されているデー
タの形式は第３図に示したものと同様である。

８桁ラベルの読取り操作の場合には、片ブロックが４桁
データで構成されているため、ビームの振らせ方のいか
んにかかわらず６桁データと読み取られることがないの
で、バッファメモリ18に格納されているバーコードデー
タの内、４桁データでモジュラスチェックをパスしたも
のは４桁メモリ部21内にすべて格納される。モジュラス
チェックを行なうに際しては、CPU19は８桁用のモジュ
ラスプログラムを用いる。

したがって、６桁メモリ部211にデータが存在しないた
め、比較部26からは、信号“1"が出力される。つまり、
６桁メモリ部211からはレジスタ28へデータが入力され
ないので、レジスタ28には６桁分の初期値“0"が入力さ
れており、レジスタ27に予め予定されている“0"との比
較結果が一致するため比較部26からは６桁データが存在
しないことを意味する信号“1"が出力される。この信号
“1"によ読取られたバーコードは８桁であることが判明
する。

一方、13桁ラベルの読取り操作の場合には、ビームの振
り方により、片ブロックの６桁データが４桁データとし
て読み取られ、４桁メモリ部21内に格納される場合が生
じることがあり、一度の読取り操作により例えば第３図
に示す如くバッファメモリ18に６桁データと４桁データ
が混在して格納されることがある。

本実施例では、13桁ラベルの読取り操作時に、４桁メモ
リ部21にデータが存在しているかどうかを検出し、存在
していればバッファメモリ18のデータはすべて誤りとし
てクリアするようにしている。つまり、第３図の例で
は、バッファメモリ18に格納されている第１回目、第４
回目…第ｎ回目の読取りデータには６桁データが存在す
るので、CPU19によりこれら６桁データには６桁メモリ
部211に格納される。データ有無検出プログラム20aを用
いてCPU19は４桁メモリ部21から４桁データを読出し
て、レジスタ25へ格納し、比較部23によりレジスタ24の
値と桁対応に比較する。レジスタ24には予めオール“0"
が格納されている。レジスタ25に格納されている４桁デ
ータには「０」でない値が存在するので、比較結果は一
致せず比較部23から信号「０」が出力されるのでCPU19
は４桁メモリ部21には４桁データが存在していることを
検出できる。

この結果、13桁ラベルのバーコードの読取りは誤りであ
ると判別され、バッファメモリ18、４桁メモリ部21及び
６桁メモリ部211の内容はクリアされる。

要約すると、CPU19はモジュラスチェックを行なうに際
して４桁メモリ部21内のデータについては８桁用モジュ
ラスプログラムを用い、６桁メモリ部211内のデータに
ついては、13桁用モジュラスプログラム（これらのプロ
グラムはいずれもモジュラスチェックプログラムとして
メモリ20内に格納されている。）を用いる。モジュラス
チェックをパスしたデータの内、４桁のデータをCPU19
で検索するが、前述の如く、４桁メモリ部21にデータが
格納されていることが検出されているので、13桁のバー
コードの読取り操作は誤りであったことが判明している
ため、バッファメモリ18、６桁メモリ部211及び４桁メ
モリ部21内のデータはCPU19によりクリアされる。

このようにして８桁ラベルと誤認される恐れのあるデー
タは除外される結果、13桁ラベルのバーコードを８桁ラ
ベルのバーコードとして誤読されることが防止される。

第６図はバッファメモリ18に格納されているデータの片
ブロックの形式を詳細に示す図である。同図において、
からの６桁の片ブロックデータがバッファメモリ18
に格納され、そのデータ（データＡと称する）の先頭
に、桁数６を示すフラグが配置されている。データＡの
中の各桁のデータの構成は、データＢとして表わされて
いるように、偶数パリティか奇数パリティかを識別する
パリティフラグと、左ブロックデータか右ブロックデー
タかを識別する左／右フラグと、そのブロックのデータ
数値（１〜９の１つ）をディジタル表示したデータ数値
とからなっている。４桁データの場合のデータＡは、桁
数フラグが４で、からのデータが格納される。１回
の読取り操作により、第７図に示したデータＡの形式の
データが複数個得られ、それぞれに４桁または６桁の桁
数フラグが付されてバッファメモリ18に格納される。

第７図は１回の読取り操作によりバッファメモリ18に格
納されたデータＡを示す図である。同図に示すように、
ｎ回の走査の各々について、桁数を示すフラグとその片
ブロックデータとが対応付けられて格納される。

第８図は６桁メモリ211の左右のブロック及び４桁メモ
リ21の左右のブロックの内容を示す図である。図示のよ
うに、各メモリには、偶／奇パリティフラグと、左／右
ブロックを示すフラグと、バーコードデータとが格納さ
れる。

第９図は第５図に示したCPU19の動作を説明するフロー
チャートである。同図において、ステップ101で復調部1
6から１回の読取り操作で得られた全データを読み出
し、ステップ102でバー幅構成チェック部17により片ブ
ロックが４桁または６桁のデータかどうかを判別し、４
桁と６桁のデータ以外はステップ103において廃棄され
る。そしてステップ104では、バッファメモリ18に、片
ブロックが４桁または６桁のデータのみが格納される。
こうして、バッファメモリ18には、左右で合計ｎブロッ
クのデータが格納される。次いでステップ105で、バッ
ファメモリ18から各ブロック毎にデータを読み出し、ス
テップ106でこのデータが４桁か６桁かを桁フラグによ
り判定する。４桁の場合は、ステップ107で右ブロック
か左ブロックかを左右フラグにより判別し、右ブロック
の場合はステップ108で４桁メモリ部21の右ブロック領
域（Ｒ−４データメモリと称する）にこのデータを格納
し、左ブロックの場合はステップ109で４桁メモリ部21
の左ブロック領域（Ｌ−４データメモリと称する）にこ
のデータを格納する。次いでステップ110でモジュラス
チェックを行い、ステップ111でパリティチェックを行
う。そしてステップ112でこれらのチェック結果がNGで
あれば、読取り誤りとしてステップ115にてバッファメ
モリ18およびＲ−４データメモリＬ−４データメモリの
内容をクリアして再度読取り操作を行う。

ステップ112でチェックOKであると、今読出したデータ
ブロックがメモリ18内のブロックの最後かどうか判定
し、最後でなければ、ステップ105から113を繰り返す。
最後のブロックについてステップ105から113の処理を終
了するとステップ114で６桁メモリ部211にデータがある
かどうかを判別する。４桁データの読取り時には通常は
６桁データが読取られることはあり得ないので、ステッ
プ116に進み４桁メモリ部21の左右のブロックのデータ
を上位装置に通知する。８桁ラベルの読取り時は、ステ
ップ114は省略してもよい。

ステップ106で６桁データであると判別された時、ステ
ップ117から126が実行される。即ち、ステップ117で左
右いずれのブロックかが判別され、左ブロックなら６桁
メモリ部211の左ブロック領域（Ｌ−６データメモリ）
に格納され、右ブロックなら６桁メモリ部211の右ブロ
ック領域（Ｒ−６データメモリ）に格納される。そして
モジュラスチェック、パリティチェックをステップ120,
121でそれぞれ行い、ステップ122でチェックがOKかどう
か判別し、チェックNGであればバッファメモリ18及び６
桁メモリ部の内容をクリアする。チェックOKであれば、
ステップ123に進みバッファメモリ18内のデータブロッ
クの終りになる迄ステップ105から123を繰り返す。ブロ
ックの終りになると124でＲ−４データメモリ又はＬ−
４データメモリ内にデータが存在するかどうかを調べ
る。４桁データが存在していれば、６桁データの読出し
時に、誤って４桁データがデータＡ内に存在しているこ
とを意味するので、ステップ125でバッファメモリ18、
６桁メモリ211及び４桁メモリ21をすべてクリアして、
再度読取り操作を行う。ステップ124でＲ−４データ、
Ｌ−４データが存在しない場合にのみ、Ｒ−６データ、
Ｌ−６データ内の６桁データの対を上位装置に通知す
る。

なお前述の実施例では４桁メモリ部21、６桁メモリ部21
1を別個に設けたが、１つのメモリ部内に４桁データ、
６桁データを格納してもよい。この場合、４桁データ、
６桁データが格納される格納領域のアドレスを予め定め
ておく。そしてCPU19は、６桁データが格納されている
格納領域のアドレスに基づいて、その格納領域からデー
タを読出し、レジスタ25へ格納し前述の比較を行う。

また前述の実施例では、４桁メモリ部（又は４桁データ
格納領域）、６桁メモリ部（又は６桁データ格納領域）
を設けたが、本発明はこれに限定させることはなく４桁
データ及び６桁データの数を検知することによってバー
コードの読取り操作が正しいか否かを判定してもよい。

この実施例を第10図に示す。

第10図において、第５図の実施例と同一部分には同一参
照符号を付してある。第５図と異なるところは、メモリ
201に格納されているプログラムは、第５図のデータ有
無検出プログラム20に代えて、桁数有無検出プログラム
30となっていること、および、第５図の４桁データその
ものの有無および６桁データそのものの有無を判定する
ためのレジスタ24,25,27,28および比較部23,26に代え
て、４桁データの数および６桁データの数の有無を判定
するためのレジスタ31,32,34,35と比較部29,33を設けた
ことである。

第10図に示した実施例の動作を第11図のフローチャート
により説明する。

第11図において、ステップ201から206までは第10図のス
テップ101から106と同一である。ステップ206で、４桁
か６桁かの判別に応じてそれぞれ、ステップ207または2
18でデータ数をカウントする。次いでステップ208から2
14、またはステップ219から225を、第９図のステップ10
7から113またはステップ117から123と同様に実行し、読
取ったデータブロックが４桁の場合は、ステップ215
で、６桁データカウンタ35の値が０かどうかを判定す
る。０でなければこの読取り操作による読取りデータは
誤りとして、バッファメモリ等をクリアし、０のときの
み、上位装置に読取りデータを通知する。同様に読取っ
たデータが６桁の場合はステップ226で４桁データカウ
ンタ31の値が０かどうかを判定し、０のときのみ上位装
置に読取りデータを通知する。

なお、本発明はバーコードとして８桁、13桁バーコード
に限らず、適宜の桁数のバーコードであってもよく、さ
らに、バーコードを構成するブロック数も前述の実施例
の如く２個に限られることはない。

〔産業上の利用可能性〕

以上説明してきたように、本発明によれば、読取られた
バーコードデータの桁数を検出し、この結果に基づいて
バーコードデータを処理するため、バーコードデータの
誤読率が低下する。

Claims (38)

【特許請求の範囲】
1. 【請求項１】桁数が予め定められた複数の規格値の一つ
   であるバーコードの１回の読み取り操作により該バーコ
   ードについて複数のバーブロックデータを生成するステ
   ップ（101−105）、 該複数のバーブロックデータのそれぞれの桁数を検出す
   るステップ（102,106）、 検出されたバーブロックデータの桁数に対応する格納領
   域に該バーブロックデータを格納するステップ（108,10
   9,118,119）、 該格納領域の異なる二つにバーブロックデータが格納さ
   れたか否かを検出するステップ（114,124）、および 該格納領域の異なる二つにバーブロックデータが格納さ
   れている場合は該バーコードの読み取り操作を誤りであ
   ったと判定するステップ（115,125）を備えていること
   を特徴とするバーコード読み取り方法。
2. 【請求項２】該複数のバーブロックデータを生成するス
   テップ（101−105）では、複数の左バーブロックデータ
   と複数の右バーブロックデータとを生成することを特徴
   とする請求項の１に記載のバーコード読み取り方法。
3. 【請求項３】該格納領域に該バーブロックデータを格納
   するステップ（108,109,118,119）では、検出されたバ
   ーブロックデータの桁数および生成されたバーブロック
   データが左バーブロックデータか右バーブロックデータ
   かに応じて対応する桁数の左バーブロックデータ格納領
   域及び右バーブロックデータ格納領域に格納するステッ
   プを含むことを特徴とする請求項の２に記載のバーコー
   ド読み取り方法。
4. 【請求項４】該桁数を検出するステップ（102,106）で
   は、該予め定められた複数の規格値のいずれとも不一致
   の桁数を有するバーブロックデータを廃棄するステップ
   （102,103）を含むことを特徴とする請求項の１に記載
   のバーコード読み取り方法。
5. 【請求項５】該複数のバーブロックデータを生成するス
   テップ（101−105）では、生成した複数のバーブロック
   データをバッファメモリに格納するステップ（104）を
   含むことを特徴とする請求項の１に記載のバーコード読
   み取り方法。
6. 【請求項６】該格納領域に該バーブロックデータを格納
   するステップ（108,109,118,119）の次に、格納された
   バーブロックデータについてモジュラス10チェック及び
   パリティチェック（110,111,120,121）を行うことを特
   徴とする請求項の１に記載のバーコード読み取り方法。
7. 【請求項７】該複数のバーブロックデータを１つづつ該
   バッファメモリから読み出してその桁数を検出する（10
   6）ようにしたことを特徴とする請求項の５に記載のバ
   ーコード読み取り方法。
8. 【請求項８】検出されたバーブロックデータの桁数に対
   応する格納領域に該バーブロックデータを格納するステ
   ップ（108,109,118,119）の次に、該バッファメモリ内
   の全てのバーブロックデータが読み出されたか否かを判
   定するステップ（113）を有し、否であれば該複数のバ
   ーブロックデータのそれぞれの桁数を検出するステップ
   （106）および該検出されたバーブロックデータの桁数
   に対応する格納領域に該バーブロックデータを格納する
   ステップ（108,109,118,119）を繰り返し、肯であれば
   該格納領域の異なる二つにバーブロックデータが格納さ
   れたか否かを検出するステップ（114,124）および該格
   納領域の異なる二つにバーブロックデータが格納されて
   いる場合は該バーコードの読み取り操作を誤りであった
   と判定するステップ（115,125）を実行することを特徴
   とする請求項の７に記載のバーコード読み取り方法。
9. 【請求項９】該格納領域の異なる二つにバーブロックデ
   ータが格納されている場合は該バッファメモリの内容を
   クリアするステップ（115,125）を含む請求項の５に記
   載のバーコード読み取り方法。
10. 【請求項１０】該格納領域の異なる二つにバーブロック
    データが格納されていない場合は、該バーコードの読み
    取り操作が正しいと判定して、読み取ったデータを上位
    装置に通知するステップ（116,126）を含むことを特徴
    とする請求項の５記載のバーコード読み取り方法。
11. 【請求項１１】桁数が予め定められた複数の規格値の一
    つであるバーコードの１回の読み取り操作により該バー
    コードについて複数のバーブロックデータを生成するス
    テップ（201−205）、 該複数のバーブロックデータのそれぞれの桁数を検出す
    るステップ（202,206）、 検出されたバーブロックデータの桁数毎に該バーブロッ
    クデータ数をカウントするステップ（207）、 異なる二つの桁数のバーブロックデータ数がカウントさ
    れたか否かを検出するステップ（215,226）、および 異なる二つの桁数のバーブロックデータ数がカウントさ
    れている場合は該バーコードを読み取り操作を誤りであ
    ったと判定するステップを備えていることを特徴とする
    バーコード読み取り方法。
12. 【請求項１２】該複数のバーブロックデータを生成する
    ステップ（201−205）では、複数の左バーブロックデー
    タと複数の右バーブロックデータとを生成することを特
    徴とする請求項の11に記載のバーコード読み取り方法。
13. 【請求項１３】該バーブロックデータ数をカウントする
    ステップ（207）では、検出されたバーブロックデータ
    の桁数および生成されたバーブロックデータが左バーブ
    ロックデータか右バーブロックデータかに応じて対応す
    る桁数の左バーブロックデータ数格納領域及び右バーブ
    ロックデータ数格納領域にバーブロックデータを格納す
    るステップ（209,210,220,221）を含むことを特徴とす
    る請求項の12に記載のバーコード読み取り方法。
14. 【請求項１４】該桁数を検出するステップ（202,206）
    では、該予め定められた複数の規格値のいずれとも不一
    致の桁数を有するバーブロックデータを廃棄するステッ
    プ（203）を含むことを特徴とする請求項の11に記載の
    バーコード読み取り方法。
15. 【請求項１５】該複数のバーブロックデータを生成する
    ステップ（201−205）では、生成した複数のバーブロッ
    クデータをバッファメモリに格納するステップ（204）
    を含むことを特徴とする請求項の11に記載のバーコード
    読み取り方法。
16. 【請求項１６】該バーブロックデータ数をカウントする
    ステップ（207）の次に、格納されたバーブロックデー
    タについてモジュラス10チェック及びパリティチェック
    （211,212,222,223）を行うことを特徴とする請求項の1
    3に記載のバーコード読み取り方法。
17. 【請求項１７】該複数のバーブロックデータを１つづつ
    該バッファメモリから読み出してその桁数を検出するよ
    うにした（205）ことを特徴とする請求項の15に記載の
    バーコード読み取り方法。
18. 【請求項１８】該バーブロックデータ数をカウントする
    ステップ（207）の次に、該バッファメモリ内の全ての
    バーブロックデータが読み出されたか否かを判定するス
    テップ（214,225）を有し、否であれば該複数のバーブ
    ロックデータのそれぞれの桁数を検出するステップ（20
    6）および該検出されたバーブロックデータの桁数に対
    応する該バーブロックデータ数をカウントするステップ
    を繰り返し、肯であれば異なる二つのバーブロックデー
    タ数がカウントされたか否かを検出するステップ（215,
    226）および異なる二つのバーブロックデータ数がカウ
    ントされている場合は該バーコードの読み取り操作を誤
    りであったと判定するステップ（216,227）を実行する
    ことを特徴とする請求項の17に記載のバーコード読み取
    り方法。
19. 【請求項１９】異なる二つのバーブロックデータ数がカ
    ウントされている場合は該バッファメモリの内容をクリ
    アするステップ（216,227）を含む請求項の15に記載の
    バーコード読み取り方法。
20. 【請求項２０】異なる二つのバーブロックデータ数がカ
    ウントされていない場合は、該バーコードの読み取り操
    作が正しいと判定して、読み取ったデータを上位装置に
    通知するステップ（217,228）を含むことを特徴とする
    請求項の15に記載のバーコード読み取り方法。
21. 【請求項２１】桁数が予め定められた複数の規格値の一
    つであるバーコードの１回の読み取り操作により該バー
    コードについて複数のバーブロックデータを生成するバ
    ーブロックデータ生成手段（11）、 該バーブロックデータ生成手段により得られた複数のバ
    ーブロックデータのそれぞれの桁数を検出する桁数検出
    手段（22）、 該複数の規定値にそれぞれ対応して設けられた複数のバ
    ーブロックデータ格納手段（21Ni）、および 該複数のバーブロックデータ格納手段の少なくとも異な
    る二つにバーブロックデータが存在するか否かを検出す
    るデータ有無検出手段（23）を具備し、 該バーブロックデータ生成手段（13）から出力されるバ
    ーブロックデータの各々を、該桁数検出手段（22）の出
    力に得られる桁数に対応する該バーブロックデータ格納
    手段に格納し、 該データ有無検出手段（23）により該複数のバーブロッ
    クデータ格納手段の少なくとも異なる二つにバーブロッ
    クデータが存在すると判定されたときは該バーコードの
    読み取り操作は誤りであると判定するようにしたことを
    特徴とするバーコード読み取り装置。
22. 【請求項２２】該バーブロックデータ格納手段（21Ni）
    は、検出されたバーブロックデータの桁数に応じて該バ
    ーブロックデータを格納するための対応する桁数のレジ
    スタ（25,28）と、オール０を予め格納する同一桁数の
    レジスタ（24,27）と、比較手段（23,26）とをそれぞれ
    の桁数に対応して備えており、該データ有無検出手段
    （23）は、各桁数毎にレジスタの内容を比較することに
    よりデータの有無を検出するようにしたことを特徴とす
    る請求項の21に記載のバーコード読み取り装置。
23. 【請求項２３】該桁数検出手段（22）は、該予め定めら
    れた複数の規格値のいずれとも不一致の桁数を有するバ
    ーブロックデータを廃棄する手段を含むことを特徴とす
    る請求項の21に記載のバーコード読み取り装置。
24. 【請求項２４】該複数のバーブロックデータ生成手段
    は、生成した複数のバーブロックデータを格納するバッ
    ファメモリ（18）を含むことを特徴とする請求項の21に
    記載のバーコード読み取り装置。
25. 【請求項２５】該格納領域に該バーブロックデータを格
    納した後に、格納されたバーブロックデータについてモ
    ジュラスチェック及びパリティチェックを行う手段（20
    b）を具備することを特徴とする請求項の21に記載のバ
    ーコード読み取り装置。
26. 【請求項２６】該桁数検出手段は、該複数のバーブロッ
    クデータを１つづつ該バッファメモリ（18）から読み出
    してその桁数を検出するものであることを特徴とする請
    求項の24に記載のバーコード読み取り装置。
27. 【請求項２７】データ有無検出手段は、該バッファメモ
    リ（18）内の全てのバーブロックデータが読み出された
    か否かを判定する手段を有し、否であれば該複数のバー
    ブロックデータのそれぞれの桁数を検出し該検出された
    バーブロックデータの桁数に対応する格納領域に該バー
    ブロックデータを格納することを繰り返す手段と、肯で
    あれば該格納領域の異なる二つにバーブロックデータが
    格納されたか否かを検出する手段および該格納領域の異
    なる二つにバーブロックデータが格納されている場合は
    該バーコードの読み取り操作を誤りであったと判定する
    手段とを具備することを特徴とする請求項の26に記載の
    バーコード読み取り装置。
28. 【請求項２８】該格納領域の異なる二つにバーブロック
    データが格納されている場合は該バッファメモリの内容
    をクリアする手段を含む請求項の24に記載のバーコード
    読み取り方法。
29. 【請求項２９】該格納領域の異なる二つにバーブロック
    データが格納されていない場合は、該バーコードの読み
    取り操作が正しいと判定して、読み取ったデータを上位
    装置に通知する手段を含むことを特徴とする請求項の24
    に記載のバーコード読み取り装置。
30. 【請求項３０】桁数が予め定められた複数の規格値の一
    つであるバーコードの１回の読み取り操作により該バー
    コードについて複数のバーブロックデータを生成するバ
    ーブロックデータ生成手段（11）、 該バーブロックデータ生成手段により得られた複数のバ
    ーブロックデータのそれぞれの桁数を検出する桁数検出
    手段（22）、 該複数の規定値にそれぞれ対応して設けられた複数のバ
    ーブロックデータ数カウンタ手段、および 該複数のバーブロックデータ数カウント手段の少なくと
    も異なる二つにバーブロックデータ数が存在するか否か
    を検出する桁数有無検出手段（23）を具備し、 該バーブロックデータ生成手段（11）から出力されるバ
    ーブロックデータの数の各々を、該桁数有無検出手段
    （30）によりカウントする該バーブロックデータ数格納
    手段に格納し、 該桁数有無検出手段（30）により異なる桁数の複数のバ
    ーブロックデータの少なくとも二つのバーブロックデー
    タ数がカウントされていると判定されたときは該バーコ
    ードの読み取り操作は誤りであると判定するようにした
    ことを特徴とするバーコード読み取り装置。
31. 【請求項３１】該バーブロックデータ数カウント手段
    は、検出されたバーブロックデータの桁数に応じて該バ
    ーブロックデータ数を格納するためのレジスタと、オー
    ル０を予め格納するレジスタと、比較手段とをそれぞれ
    の桁数に対応して備えており、該桁数有無検出手段（3
    0）は、各桁数毎にレジスタの内容を比較することによ
    り異なる桁数の有無を検出するようにしたことを特徴と
    する請求項の30に記載のバーコード読み取り装置。
32. 【請求項３２】該桁数有無検出手段（30）は、該予め定
    められた複数の規格値のいずれとも不一致の桁数を有す
    るバーブロックデータを廃棄する手段を含むことを特徴
    とする請求項の30に記載のバーコード読み取り装置。
33. 【請求項３３】該複数のバーブロックデータ生成手段
    は、生成した複数のバーブロックデータを格納するバッ
    ファメモリ（18）を含むことを特徴とする請求項の30に
    記載のバーコード読み取り装置。
34. 【請求項３４】該バーブロックデータ生成手段（13）か
    ら出力されたバーブロックデータについてモジュラスチ
    ェック及びパリティチェックを行う手段（20b）を具備
    することを特徴とする請求項の30に記載のバーコード読
    み取り装置。
35. 【請求項３５】該桁数検出手段は、該複数のバーブロッ
    クデータを１つづつ該バッファメモリ（18）から読み出
    してその桁数を検出するものであることを特徴とする請
    求項の33に記載のバーコード読み取り装置。
36. 【請求項３６】該桁数有無検出手段（30）は、該バッフ
    ァメモリ（18）内の全てのバーブロックデータが読み出
    されたか否かを判定する手段を有し、否であれば該複数
    のバーブロックデータのそれぞれの桁数を検出し該検出
    されたバーブロックデータの桁数に対応する該バーブロ
    ックデータ数をカウントすることを繰り返す手段と、肯
    であれば異なる二つのバーブロックデータ数がカウント
    されたか否かを検出する手段および異なる二つにバーブ
    ロックデータ数がカウントされている場合は該バーコー
    ドの読み取り操作を誤りであったと判定する手段とを具
    備することを特徴とする請求項の35に記載のバーコード
    読み取り装置。
37. 【請求項３７】異なる二つのバーブロックデータ数がカ
    ウントされている場合は該バッファメモリ（18）の内容
    をクリアする手段を含む請求項の33に記載のバーコード
    読み取り方法。
38. 【請求項３８】異なる二つのバーブロックデータ数がカ
    ウントされていない場合は、該バーコードの読み取り操
    作が正しいと判定して、読み取ったデータを上位装置に
    通知する手段を含むことを特徴とする請求項の33に記載
    のバーコード読み取り装置。