JPH0736744A

JPH0736744A - データ監視方式

Info

Publication number: JPH0736744A
Application number: JP5183124A
Authority: JP
Inventors: Masaki Kira; 正樹吉良; Hiroyuki Kadozono; 浩幸門園
Original assignee: Fujitsu Ltd; Fujitsu Kyushu Communication Systems Ltd
Current assignee: Fujitsu Ltd; Fujitsu Kyushu Communication Systems Ltd
Priority date: 1993-07-26
Filing date: 1993-07-26
Publication date: 1995-02-07

Abstract

(57)【要約】【目的】被制御装置から収集するデータの変化を監視
する制御装置におけるデータ監視方式の改良に関し、被
制御装置数、監視項目が増加しても、制御装置の処理能
力の圧迫を防止可能とすることを目的とする。【構成】被制御装置（２）から周期的に収集する最新
のデータを複数の部分データに分割して記憶する第一の
記憶手段（１０１）と、新たに収集したデータを前回収
集済のデータと部分データ単位に比較し、相違の有無を
識別する変化表示情報を各部分データ毎に生成する比較
手段（１０２）と、各変化表示情報を記憶する第二の記
憶手段（１０３）と、記憶済の各変化表示情報を周期的
に監視し、前回データとの相違を示す変化表示情報を検
出した場合に、対応する部分データを第一の記憶手段
（１０１）から抽出して解析するデータ解析手段（１０
４）とを設ける様に構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、被制御装置から周期的
に収集するデータの変化を監視する制御装置におけるデ
ータ監視方式の改良に関する。

【０００２】

【従来の技術】図６は従来ある制御装置の一例を示す図
であり、図７は図６におけるデータメモリの一例を示す
図である。

【０００３】図６および図７において、本発明の対象と
なる制御装置（１）は、８組の被制御装置（２）に通信
回線（３）を経由して接続されており、各被制御装置
（２）の動作状態を監視するものとする。

【０００４】各被制御装置（２）は、各自装置の動作状
態を示す、それぞれ２５６バイトから成る状態データ
（Ｄ）〔個々の被制御装置（２）の状態データを
（Ｄ_i），但しｉは１乃至８を示す、以下同様〕を周期
的に生成し、通信回線（３）を経由して直列データ（ｄ
_S）形式で、制御装置（１）に送出する。

【０００５】制御装置（１）においては、各被制御装置
（２）に対応して設けられている直並列変換部（１１）
が、各被制御装置（２）から通信回線（３）を経由して
転送される直列データ（ｄ_S）を、８ビットから成る並
列データ（ｄ_P）形式に変換し、多重化部（１２）に伝
達する。

【０００６】多重化部（１２）は、各直並列変換部（１
１）から伝達される並列データ（ｄ _P）形式の状態デー
タ（Ｄ₁）乃至（Ｄ₈）を多重化し、データメモリ（１
３）に格納する。

【０００７】データメモリ（１３）は、図７に示す如
く、２０４８バイトの記憶容量を有し、各被制御装置
（２）から転送される２５６バイトから成る状態データ
（Ｄ_i）を格納する為に、８組の格納領域（Ａ₁）乃至
（Ａ₈）に区分されており、多重化部（１２）から伝達
される各状態データ（Ｄ_i）を、それぞれ対応する格納
領域（Ａ_i）に格納する。

【０００８】なおデータメモリ（１３）の各格納領域
（Ａ_i）に格納される状態データ（Ｄ _i）は、各被制御
装置（２）から状態データ（Ｄ_i）が周期的に転送され
る度に、最新の状態データ（Ｄ_i）に更新される。

【０００９】一方プロセッサ（１４）は、データメモリ
（１３）に格納される各状態データ（Ｄ_i）を周期的に
参照し、前回参照した各状態データ（Ｄ_i）との間に変
化の有無を監視し、変化が検出された状態データ
（Ｄ_i）に該当する被制御装置（２）に発生した状態変
化を解析する。

【００１０】

【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある制御装置は、監視対象とする各被制御
装置から転送される総ての状態データ（Ｄ）を周期的に
監視している為、被制御装置（２）の台数が増加し、ま
た各被制御装置（２）の監視項目の増加して各被制御装
置（２）から転送される状態データ（Ｄ）の情報量が増
大するに伴い、状態データ（Ｄ）の監視に要する時間が
増大し、他の処理能力を圧迫する問題があった。

【００１１】本発明は、監視対象とする被制御装置数お
よび各被制御装置の監視項目が増加しても、制御装置の
処理能力の圧迫を防止可能とすることを目的とする。

【００１２】

【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、（１）は本発明の対象とな
る制御装置、（２）は制御装置（１）により監視される
被制御装置（２）である。

【００１３】（１０１）は、本発明により制御装置
（１）に設けられた第一の記憶手段である。（１０２）
は、本発明により制御装置（１）に設けられた比較手段
である。

【００１４】（１０３）は、本発明により制御装置
（１）に設けられた第二の記憶手段である。（１０４）
は、本発明により制御装置（１）に設けられたデータ解
析手段である。

【００１５】

【作用】第一の記憶手段（１０１）は、被制御装置
（２）から周期的に収集する最新のデータを、複数の部
分データに分割して記憶する。

【００１６】比較手段（１０２）は、被制御装置（２）
から新たなデータが収集された場合に、第一の記憶手段
（１０１）に記憶済の前回収集済のデータと部分データ
単位に比較し、前回データとの相違の有無を識別する変
化表示情報を、各部分データ毎に生成する。

【００１７】第二の記憶手段（１０３）は、比較手段
（１０２）の生成する各変化表示情報を記憶する。デー
タ解析手段（１０４）は、第二の記憶手段（１０３）に
記憶済の各変化表示情報を周期的に監視し、前回データ
との相違を示す変化表示情報を検出した場合に、検出し
た変化表示情報に対応する部分データを第一の記憶手段
（１０１）から抽出して解析する。

【００１８】なお比較手段（１０２）は、各変化表示情
報を１ビットで構成し、対応する部分データに変化を検
出するか否かにより、１ビットの論理値を変更すること
が考慮される。

【００１９】またデータ解析手段（１０４）は、第二の
記憶手段（１０３）から前回データとの相違を示す変化
表示情報を検出した場合に、第二の記憶手段（１０３）
内の該当変化表示情報を前回データとの相違を示さない
状態に設定し直すことが考慮される。

【００２０】従って、制御装置は各被制御装置の各部分
データに対応する変化表示情報のみを常時監視し、変化
検出を表示する変化検出情報を検出した場合に、対応す
る部分データ全体を分析することとなり、毎回総てのデ
ータを監視する従来ある制御装置に比して監視用の負荷
が大幅に減少し、制御装置の処理能力が大幅に活用可能
となる。

【００２１】

【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例による制御装置を示す図で
あり、図３は図２におけるデータメモリの一例を示す図
であり、図４は図２におけるフラグメモリの一例を示す
図であり、図５は図２におけるデータ監視過程の一例を
示す図である。なお、全図を通じて同一符号は同一対象
物を示す。

【００２２】図２においては、図１における第一の記憶
手段（１０１）としてデータメモリ（１３）が設けら
れ、また図１における比較手段（１０２）として変化検
出部（１５）が設けられ、また図１における第二の記憶
手段（１０３）としてフラグメモリ（１６）が設けら
れ、更に図１におけるデータ解析手段（１０４）として
プロセッサ（１４）が設けられている。

【００２３】データメモリ（１３）は、図３に例示され
る如く、従来ある制御装置（１）におけると同様に、２
０４８バイトの記憶容量を有し、それぞれ２５６バイト
から成る状態データ（Ｄ₁）乃至（Ｄ₈）を格納する格
納領域（Ａ₁）乃至（Ａ₈）に区分されている。

【００２４】但し各状態データ（Ｄ₁）乃至（Ｄ₈）
は、それぞれ３２バイトから成る部分データに８分割さ
れている〔以後部分データをデータブロック（ＤＢ）と
称し、状態データ（Ｄ_i）のｊ番目〔但しｊは１乃至８
の何れか〕のデータブロックを（ＤＢ_ij）と称する。

【００２５】またフラグメモリ（１６）は、各データブ
ロック（ＤＢ_ij）に対応する１ビットから成る変化フラ
グ（ｆ_ij）を、全被制御装置（２）分〔即ち８×８変化
フラグ（ｆ₁₁）乃至（ｆ₈₈）分〕格納する。

【００２６】なお各被制御装置（２_i）に対応する８変
化フラグ（ｆ_i1）乃至（ｆ_i8）で変化フラグ語（Ｆ_i）
を構成し、フラグメモリ（１６）の各アドレスａ〔＝０
乃至７〕に格納する。

【００２７】図２乃至図５において、各被制御装置
（２）は、前述と同様に、各自装置の動作状態を示す、
それぞれ２５６バイトから成る状態データ（Ｄ_i）を周
期的に生成し、通信回線（３）を経由して直列データ
（ｄ_S）形式で、制御装置（１）に送出する。

【００２８】制御装置（１）においては、各被制御装置
（２）に対応する直並列変換部（１１）が、前述と同様
に、各被制御装置（２）から通信回線（３）を経由して
転送される直列データ（ｄ_S）を、８ビットから成る並
列データ（ｄ_P）形式に変換し、多重化部（１２）に伝
達する。

【００２９】多重化部（１２）は、各直並列変換部（１
１）から伝達される並列データ（ｄ _P）形式の状態デー
タ（Ｄ₁）乃至（Ｄ₈）を多重化し、データメモリ（１
３）に格納すると共に、変化検出部（１５）にも伝達す
る。

【００３０】変化検出部（１５）は、多重化部（１２）
から各状態データ（Ｄ_i）を構成する各並列データ（ｄ
_P）が転送されるのと同期して、該当する並列データ
（ｄ_P）がデータメモリ（１３）に格納される直前に、
データメモリ（１３）の該当するアドレスａに前回格納
されている並列データ（ｄ_P）〔以後前回データ
（ｄ_L）と称する〕を抽出し、直後に多重化部（１２）
から伝達される並列データ（ｄ _P）と照合し、並列デー
タ（ｄ_P）と前回データ（ｄ_L）との相違の有無を検査
する。

【００３１】変化検出部（１５）は、以上の照合結果を
各データブロック（ＤＢ_ij）毎に保持し、一状態データ
（Ｄ_i）分の並列データ（ｄ_P）を照合し終わると、状
態データ（Ｄ_i）に含まれる各データブロック（Ｄ
Ｂ_i1）乃至（ＤＢ_i8）の内、不一致の並列データ
（ｄ_P）を含むデータブロック（ＤＢ_ij）が何れかを確
認する。

【００３２】次に変化検出部（１５）は、フラグメモリ
（１６）のアドレスａ〔＝ｉ〕に格納されている変化フ
ラグ語（Ｆ_i）を抽出し、前回データ（ｄ_L）と相違す
る並列データ（ｄ_P）を含むデータブロック（ＤＢ_ij）
に対応する変化フラグ（ｆ_ij）のみを変化表示状態〔例
えば論理“１”〕に設定し、前回データ（ｄ_L）と相違
する並列データ（ｄ_P）を含まないデータブロック（Ｄ
Ｂ_ij）に対応する変化フラグ（ｆ_ij）はフラグメモリ
（１６）から抽出した儘の状態とし、再びフラグメモリ
（１６）の元のアドレスａ〔＝ｉ〕に格納する。

【００３３】以上により、データメモリ（１３）には、
各被制御装置（２）から通信回線（３）を経由して転送
された最新の状態データ（Ｄ_i）が格納され、またフラ
グメモリ（１６）には、データメモリ（１３）に格納さ
れている各状態データ（Ｄ_i）の内、変化が検出された
部分をデータブロック（ＤＢ_ij）単位に表示する変化フ
ラグ（ｆ_ij）が格納される。

【００３４】一方プロセッサ（１４）は、フラグメモリ
（１６）に格納されている各変化フラグ語（Ｆ_i）を周
期的に参照し、変化フラグ語（Ｆ_i）内に変化表示状態
〔＝論理“１”〕に設定されている変化フラグ（ｆ_ij）
の有無を検査し、変化表示状態〔＝論理“１”〕に設定
されている変化フラグ（ｆ_ij）を検出すると、検出した
変化フラグ（ｆ_ij）〔＝論理“１”〕を変化非表示状態
〔＝論理“０”〕に更新した後、再びフラグメモリ（１
６）の元のアドレスａ〔＝ｉ〕に格納する。

【００３５】次にプロセッサ（１４）は、データメモリ
（１３）を参照し、変化表示状態〔＝論理“１”〕に設
定されていることを検出した変化フラグ（ｆ_ij））に対
応するデータブロック（ＤＢ_ij）に含まれる各並列デー
タ（ｄ_P）を抽出し、該当する被制御装置（２_i）に発
生した状態変化を解析する。

【００３６】以上の説明から明らかな如く、本実施例に
よれば、各被制御装置（２）から転送された状態データ
（Ｄ_i）がデータメモリ（１３）に格納される度に、変
化の有無をデータブロック（ＤＢ_ij）単位に表示する変
化フラグ（ｆ_ij）がフラグメモリ（１６）内に格納さ
れ、プロセッサ（１４）はフラグメモリ（１６）内の各
変化フラグ（ｆ_ij）を周期的に監視し、変化表示状態
〔＝論理“１”〕に設定されている変化フラグ（ｆ_ij）
を検出した場合に限り、データメモリ（１３）内の状態
データ（Ｄ_i）をデータブロック（ＤＢ_ij）単位に分析
する為、プロセッサ（１４）の負荷は、データメモリ
（１３）内の総ての状態データ（Ｄ_i）を参照する従来
ある制御装置（１）に比し、大幅に削減可能となる。

【００３７】なお、図２乃至図５はあく迄本発明の一実
施例に過ぎず、例えば変化検出部（１５）はフラグメモ
リ（１６）から抽出した変化フラグ語（Ｆ_i）を、変化
表示状態〔＝論理“１”〕に設定した変化フラグ
（ｆ_ij）の有無に拘らず、元のアドレスａ〔＝ｉ〕に格
納するものに限定されることは無く、変化表示状態〔＝
論理“１”〕に設定した変化フラグ（ｆ_ij）が存在する
場合に限り格納し直し、変化表示状態〔＝論理“１”〕
に設定した変化フラグ（ｆ_ij）が一つも存在しなかった
場合には格納し直さないことも考慮されるが、かかる場
合にも本発明の効果は変わらない。またプロセッサ（１
４）は、フラグメモリ（１６）から変化フラグ語
（Ｆ_i）を抽出した後、変化表示状態〔＝論理“１”〕
に設定されている変化フラグ（ｆ_ij）を変化非表示状態
〔＝論理“０”〕に設定し直してフラグメモリ（１６）
に格納し直すものに限定されることは無く、フラグメモ
リ（１６）に抽出された変化フラグ語（Ｆ_i）の各変化
フラグ（ｆ_ij）を強制的に論理“０”に設定して格納す
る機能を具備させる等、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。また被
制御装置（２）の台数、各状態データ（Ｄ_i）のデータ
量、各状態データ（Ｄ_i）に含まれるデータブロック
（ＤＢ _ij）のデータ量は図示されるものに限定されるこ
とは無く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。更に本発明の対象とす
る制御装置（１）の構成は、図示されるものに限定され
ぬことは言う迄も無い。

【００３８】

【発明の効果】以上、本発明によれば、制御装置は各被
制御装置の各部分データに対応する変化表示情報のみを
常時監視し、変化検出を表示する変化検出情報を検出し
た場合に、対応する部分データ全体を分析することとな
り、毎回総てのデータを監視する従来ある制御装置に比
して監視用の負荷が大幅に減少し、制御装置の処理能力
が大幅に活用可能となる。

【図面の簡単な説明】

【図１】本発明の原理を示す図

【図２】本発明の一実施例による制御装置を示す図

【図３】図２におけるデータメモリの一例を示す図

【図４】図２におけるフラグメモリの一例を示す図

【図５】図２におけるデータ監視過程の一例を示す図

【図６】従来ある制御装置の一例を示す図

【図７】図６におけるデータメモリの一例を示す図

【符号の説明】

１制御装置２被制御装置３通信回線１１直並列変換部１２多重化部１３データメモリ１４プロセッサ１５変化検出部１６フラグメモリ１０１第一の記憶手段１０２比較手段１０３第二の記憶手段１０４データ解析手段

Claims

【特許請求の範囲】

【請求項１】被制御装置（２）から周期的に収集する
データの変化を監視する制御装置（１）において、前記被制御装置（２）から周期的に収集する最新のデー
タを複数の部分データに分割して記憶する第一の記憶手
段（１０１）と、前記被制御装置（２）から新たなデータが収集された場
合に、前記第一の記憶手段（１０１）に記憶済の前回収
集済のデータと前記部分データ単位に比較し、前回デー
タとの相違の有無を識別する変化表示情報を、前記各部
分データ毎に生成する比較手段（１０２）と、前記比較手段（１０２）の生成する前記各変化表示情報
を記憶する第二の記憶手段（１０３）と、前記第二の記憶手段（１０３）に記憶済の前記各変化表
示情報を周期的に監視し、前回データとの相違を示す変
化表示情報を検出した場合に、検出した変化表示情報に
対応する部分データを前記第一の記憶手段（１０１）か
ら抽出して解析するデータ解析手段（１０４）とを設け
ることを特徴とするデータ監視方式。
【請求項２】前記比較手段（１０２）は、前記各変化
表示情報を１ビットで構成し、対応する前記部分データ
に変化を検出するか否かにより、前記１ビットの論理値
を変更することを特徴とする請求項１記載のデータ監視
方式。
【請求項３】前記データ解析手段（１０４）は、前記
第二の記憶手段（１０３）から前回データとの相違を示
す変化表示情報を検出した場合に、前記第二の記憶手段
（１０３）内の該当変化表示情報を前回データとの相違
を示さない状態に設定し直すことを特徴とする請求項１
記載のデータ監視方式。