JPH0738028A - 電子回路デバイス・パッケージ - Google Patents
電子回路デバイス・パッケージInfo
- Publication number
- JPH0738028A JPH0738028A JP13440991A JP13440991A JPH0738028A JP H0738028 A JPH0738028 A JP H0738028A JP 13440991 A JP13440991 A JP 13440991A JP 13440991 A JP13440991 A JP 13440991A JP H0738028 A JPH0738028 A JP H0738028A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit device
- power
- finger
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/474—Batteries in combination with leadframes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/304—Protecting a component during manufacturing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Battery Mounting, Suspending (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
ＩＣパッケージ10は、揮発性メモリ・チップ12と、主電
源の停電時にデータを保持するバックアップ電池32とを
封入している。中央のベース・プレート支持リード28が
相互接続領域22内でオフセットされた状態で非導電材製
のパッケージ本体30内に封入されたフィンガー・リード
集合体20を、ＩＣパッケージ10は有している。電池32の
一方の端子32Ｐはオフセットされたフィンガー・リード
28に溶接され、ＩＣチップ12は他方の電池端子32Ｎ上に
直接接着されている。ＩＣチップ12，電池32及びベース
・フィンガー・リード28の積層体は、相互接続領域22内
で長手方向及び垂直方向の中央に配置されており、これ
により積層体は、全体のスタンドオフを増すことなく、
パッケージ本体30内に完全に封入されている。
源の停電時にデータを保持するバックアップ電池32とを
封入している。中央のベース・プレート支持リード28が
相互接続領域22内でオフセットされた状態で非導電材製
のパッケージ本体30内に封入されたフィンガー・リード
集合体20を、ＩＣパッケージ10は有している。電池32の
一方の端子32Ｐはオフセットされたフィンガー・リード
28に溶接され、ＩＣチップ12は他方の電池端子32Ｎ上に
直接接着されている。ＩＣチップ12，電池32及びベース
・フィンガー・リード28の積層体は、相互接続領域22内
で長手方向及び垂直方向の中央に配置されており、これ
により積層体は、全体のスタンドオフを増すことなく、
パッケージ本体30内に完全に封入されている。
Description
【０００１】
【産業上の利用分野】この発明は、一般的に半導体デバ
イスのパッケージングに関し、特にメモリ・チップなど
の半導体集積回路と、主電源の停電時にメモリ・データ
を保持するためのバックアップ電池とを封入するための
集積回路パッケージ、即ちＩＣパッケージに関するもの
である。
イスのパッケージングに関し、特にメモリ・チップなど
の半導体集積回路と、主電源の停電時にメモリ・データ
を保持するためのバックアップ電池とを封入するための
集積回路パッケージ、即ちＩＣパッケージに関するもの
である。
【０００２】
【従来の技術】半導体ＩＣチップ用の通常の電子回路パ
ッケージは、チップ・デバイスの封入や密封に適合され
ており、同時に、放熱、構造的な支持、外部ピン・コネ
クタへのデバイスのリードの電気的な取付、及びパッケ
ージ内の他のデバイスとの電気的な相互接続を行ってい
る。このようなパッケージは、通常、１層以上の非導電
材層及びそれらのうちの１層に埋め込まれた半導体チッ
プから構成される。デバイス入出力端子を主電子回路の
プリント回路基板ソケットに接続するため、フレキシブ
ル金属リードが、半導体チップを囲む相互接続領域から
基板端部に設けられたコネクタ・ピンに延ばされてい
る。
ッケージは、チップ・デバイスの封入や密封に適合され
ており、同時に、放熱、構造的な支持、外部ピン・コネ
クタへのデバイスのリードの電気的な取付、及びパッケ
ージ内の他のデバイスとの電気的な相互接続を行ってい
る。このようなパッケージは、通常、１層以上の非導電
材層及びそれらのうちの１層に埋め込まれた半導体チッ
プから構成される。デバイス入出力端子を主電子回路の
プリント回路基板ソケットに接続するため、フレキシブ
ル金属リードが、半導体チップを囲む相互接続領域から
基板端部に設けられたコネクタ・ピンに延ばされてい
る。
【０００３】ＩＣパッケージ内に封入されたＩＣチップ
上に実施される重要なＩＣ製品は、低消費電力及び高記
憶素子密度で特徴付けられたスタティックＲＡＭ（ＳＲ
ＡＭ）のような揮発性半導体メモリを含んでいる。揮発
性メモリ素子を持っているようなＩＣメモリ内の有効論
理信号の発生及びデータの維持は、電源電圧の維持にそ
の特定限界内で幾分か依存している。通常のＩＣメモリ
・デバイスにおいては、確実な動作に十分かどうかを決
定するために、供給された外部電源電圧を内部回路が検
知する。低電圧状態に対しては、能動チップを選択させ
ず待機状態に維持する制御信号が発生される。これは通
常、低電圧状態が直るまでリード／ライト動作を避ける
真のチップ選択信号（ＣＳ）及び相補のチップ選択信号
上に実施される重要なＩＣ製品は、低消費電力及び高記
憶素子密度で特徴付けられたスタティックＲＡＭ（ＳＲ
ＡＭ）のような揮発性半導体メモリを含んでいる。揮発
性メモリ素子を持っているようなＩＣメモリ内の有効論
理信号の発生及びデータの維持は、電源電圧の維持にそ
の特定限界内で幾分か依存している。通常のＩＣメモリ
・デバイスにおいては、確実な動作に十分かどうかを決
定するために、供給された外部電源電圧を内部回路が検
知する。低電圧状態に対しては、能動チップを選択させ
ず待機状態に維持する制御信号が発生される。これは通
常、低電圧状態が直るまでリード／ライト動作を避ける
真のチップ選択信号（ＣＳ）及び相補のチップ選択信号
【外１】 により実施される。
【０００４】メモリ・チップが選択されない状態の間
は、記憶させたデータが残るように、揮発性メモリ素子
内の記憶コンデンサの電荷レベルを維持することが必要
である。そうしないと、メモリ素子に記憶された情報
（プログラム及びデータを含む）は、主電源が停電した
ときには失われることになる。停電はメモリ回路にダメ
ージを与えるわけではないが、記憶された情報が消失す
ると、処理を再開する前にプログラム及びデータをメモ
リに再ロードしなければならない。
は、記憶させたデータが残るように、揮発性メモリ素子
内の記憶コンデンサの電荷レベルを維持することが必要
である。そうしないと、メモリ素子に記憶された情報
（プログラム及びデータを含む）は、主電源が停電した
ときには失われることになる。停電はメモリ回路にダメ
ージを与えるわけではないが、記憶された情報が消失す
ると、処理を再開する前にプログラム及びデータをメモ
リに再ロードしなければならない。
【０００５】従来、メモリ素子内のデータを維持するた
めにメモリ半導体回路上に追加のピン端子を設け、これ
に遠隔電源からのバックアップ電力を供給することによ
り、データ消失の問題を解決することが為されてきた。
しかし、現在はたいていのＩＣメモリ用に標準化された
ピン・パターンが確立しており、そのため、遠隔のバッ
クアップ電源専用の他のピンの追加は、標準化されたピ
ン・パターンと両立できず、現存の回路を大幅に設計し
直す必要がある。よって、ソケット領域と標準ピン形状
とが冒されず、かつ主電源の停電にも拘わらず記憶され
たデータが維持される、メモリ・チップ及びバックアッ
プ電池を封入するための半導体メモリ・パッケージの必
要性が存在する。
めにメモリ半導体回路上に追加のピン端子を設け、これ
に遠隔電源からのバックアップ電力を供給することによ
り、データ消失の問題を解決することが為されてきた。
しかし、現在はたいていのＩＣメモリ用に標準化された
ピン・パターンが確立しており、そのため、遠隔のバッ
クアップ電源専用の他のピンの追加は、標準化されたピ
ン・パターンと両立できず、現存の回路を大幅に設計し
直す必要がある。よって、ソケット領域と標準ピン形状
とが冒されず、かつ主電源の停電にも拘わらず記憶され
たデータが維持される、メモリ・チップ及びバックアッ
プ電池を封入するための半導体メモリ・パッケージの必
要性が存在する。
【０００６】パッケージされたチップのコストや大きさ
の実質的な部分は、パッケージ構造に帰し、確実な電気
的接続を行うことの他の２つの重要な設計基準として、
コストの効果性及びスペースの有効性がある。このよう
に、ＩＣチップ及びバックアップ電池の安全な支持のた
めの改良されたデバイス・パッケージの必要性が存在
し、標準プリント回路基板ソケットとのプラグ・イン両
立性のために形成されたピン・コネクタがパッケージに
設けられ、バックアップ電池を支持するためのパッケー
ジングのスペースをできるだけ小さくすることが要求さ
れている。
の実質的な部分は、パッケージ構造に帰し、確実な電気
的接続を行うことの他の２つの重要な設計基準として、
コストの効果性及びスペースの有効性がある。このよう
に、ＩＣチップ及びバックアップ電池の安全な支持のた
めの改良されたデバイス・パッケージの必要性が存在
し、標準プリント回路基板ソケットとのプラグ・イン両
立性のために形成されたピン・コネクタがパッケージに
設けられ、バックアップ電池を支持するためのパッケー
ジングのスペースをできるだけ小さくすることが要求さ
れている。
【０００７】ＩＣメモリ・デバイスのためのパッケージ
には、２分割パッケージの一方の（第１の）ハーフ・セ
クション内にモールドされた電池を有するものがある。
このような構造においては、チップはリード・フレーム
（フィンガー・リード集合体）のベース・プレート上に
載せられ、Ｉ／Ｏパッドとそれぞれの内部リードとの間
にワイヤが接着されている。そして、金型が加熱され、
モールド用樹脂が加熱された金型キャビティ内に注入さ
れる。この結果、リード・フレーム及びＩＣチップは、
モールドされた一方のハーフ・セクション内に樹脂によ
り封入される。小形の電池及びその他の個々の部品（例
えば結晶）は、他方の（第２の）ハーフ・セクション内
に封入される。第２のハーフ・セクションは、第１のハ
ーフ・セクションのリード・フレーム内のフィンガー・
リードとの結合のために正確に位置決めされたコネクタ
・ピンを有している。二重セクション構造は、多くの製
品分野においてよく用いられている。しかし、第２のハ
ーフ・セクションにより付加される高さによって、スペ
ースの制限が厳しい製品分野においては、パッケージが
設定された最高の高さの限度を越えてしまうことがあ
る。
には、２分割パッケージの一方の（第１の）ハーフ・セ
クション内にモールドされた電池を有するものがある。
このような構造においては、チップはリード・フレーム
（フィンガー・リード集合体）のベース・プレート上に
載せられ、Ｉ／Ｏパッドとそれぞれの内部リードとの間
にワイヤが接着されている。そして、金型が加熱され、
モールド用樹脂が加熱された金型キャビティ内に注入さ
れる。この結果、リード・フレーム及びＩＣチップは、
モールドされた一方のハーフ・セクション内に樹脂によ
り封入される。小形の電池及びその他の個々の部品（例
えば結晶）は、他方の（第２の）ハーフ・セクション内
に封入される。第２のハーフ・セクションは、第１のハ
ーフ・セクションのリード・フレーム内のフィンガー・
リードとの結合のために正確に位置決めされたコネクタ
・ピンを有している。二重セクション構造は、多くの製
品分野においてよく用いられている。しかし、第２のハ
ーフ・セクションにより付加される高さによって、スペ
ースの制限が厳しい製品分野においては、パッケージが
設定された最高の高さの限度を越えてしまうことがあ
る。
【０００８】従って、電子回路デバイス（半導体回路デ
バイス），フィンガー・リード集合体（リード・フレー
ム集合体）及びバックアップ電池が、単体で成形された
非導電材製のパッケージ本体内に封入されており、かつ
高さ寸法が、バックアップ電池を含まない通常のデバイ
ス・パッケージの高さより大きくならないような改良さ
れたデバイス・パッケージが必要とされている。
バイス），フィンガー・リード集合体（リード・フレー
ム集合体）及びバックアップ電池が、単体で成形された
非導電材製のパッケージ本体内に封入されており、かつ
高さ寸法が、バックアップ電池を含まない通常のデバイ
ス・パッケージの高さより大きくならないような改良さ
れたデバイス・パッケージが必要とされている。
【０００９】
【発明の概要】この発明は、バックアップ電池を有し、
ＩＣデバイスを封入するための改良されたパッケージを
提供し、またバックアップ電池の一方の端子の上にＩＣ
デバイスを搭載し、かつフィンガー・リード集合体のベ
ース・プレート・フィンガー・リード上に他方の端子を
搭載することにより、上述したバックアップ電池の制限
を取り除くものである。好ましい実施例においては、ベ
ース・プレート・フィンガー・リード（ベース・プレー
ト支持リード）が、フィンガー・リード集合体の平面に
対して非同一平面関係になるように垂直方向にオフセッ
トされており、バックアップ電池の端子のうちの一つ
が、オフセットされた部分に導電接着されている。チッ
プ基板は、導電接着剤の層により、バックアップ電池の
他の端子に接着されている。このようなオフセット構造
により、バックアップ電池及びＩＣチップは、パッケー
ジの高さを増したり、ソケット領域やピン配列を変更し
たりすることなく、パッケージ本体内のフィンガー・リ
ード集合体に対して、それぞれ垂直方向及び長手方向の
中央に配置される。
ＩＣデバイスを封入するための改良されたパッケージを
提供し、またバックアップ電池の一方の端子の上にＩＣ
デバイスを搭載し、かつフィンガー・リード集合体のベ
ース・プレート・フィンガー・リード上に他方の端子を
搭載することにより、上述したバックアップ電池の制限
を取り除くものである。好ましい実施例においては、ベ
ース・プレート・フィンガー・リード（ベース・プレー
ト支持リード）が、フィンガー・リード集合体の平面に
対して非同一平面関係になるように垂直方向にオフセッ
トされており、バックアップ電池の端子のうちの一つ
が、オフセットされた部分に導電接着されている。チッ
プ基板は、導電接着剤の層により、バックアップ電池の
他の端子に接着されている。このようなオフセット構造
により、バックアップ電池及びＩＣチップは、パッケー
ジの高さを増したり、ソケット領域やピン配列を変更し
たりすることなく、パッケージ本体内のフィンガー・リ
ード集合体に対して、それぞれ垂直方向及び長手方向の
中央に配置される。
【００１０】他の実施例においては、バックアップ電池
の一方の端子がベース・プレート・フィンガー・リード
上に搭載されており、かつバックアップ電池の他方の端
子上にセラミック結合基板が搭載されている。ＩＣ基板
は、非導電性エポキシの層によりセラミック結合基板上
に接着されており、かつ経由導体により下にあるバック
アップ電池の端子に電気的に接触される。セラミック結
合基板の表面は、よく研磨され、滑らかな仕上がりにな
っており、これにより、ラフで不揃いな端子表面を持つ
バックアップ電池の陽極端子又は陰極端子のいずれかと
の電気的な接触のために、異なるサイズのＩＣチップを
支持している。
の一方の端子がベース・プレート・フィンガー・リード
上に搭載されており、かつバックアップ電池の他方の端
子上にセラミック結合基板が搭載されている。ＩＣ基板
は、非導電性エポキシの層によりセラミック結合基板上
に接着されており、かつ経由導体により下にあるバック
アップ電池の端子に電気的に接触される。セラミック結
合基板の表面は、よく研磨され、滑らかな仕上がりにな
っており、これにより、ラフで不揃いな端子表面を持つ
バックアップ電池の陽極端子又は陰極端子のいずれかと
の電気的な接触のために、異なるサイズのＩＣチップを
支持している。
【００１１】この発明の動作上の要点及び長所は、添付
の図面とともに以下の詳しい記載を読むことにより、当
業者であれば理解できるであろう。
の図面とともに以下の詳しい記載を読むことにより、当
業者であれば理解できるであろう。
【００１２】
【実施例】以下の説明において、同様部分には、図中と
文中とを通してそれぞれ同一符号が付されている。一例
として、この発明は、Ｎ形シリコン半導体チップ上にモ
ノリシックＣＭＯＳ／ＬＳＩ技術により実施されたスタ
ティックＲＡＭ（ＳＲＡＭ）との組み合わせとして示さ
れている。この発明のパッケージ組立体は、交換可能な
バックアップ電池を集積デバイスと同様に封入して、そ
の電力を個別部品に供給するために使用されるが、しか
し、多数の入出力接続点を持つ揮発性メモリＩＣのため
に特別の効用を持っていることが認められるであろう。
従って、バックアップ電源を必要とする１つ以上の回路
デバイス（個別部品に限定されない）、マイクロ分離及
び集積回路部分、並びにデバイスと集積デバイスとのハ
イブリッド組み合わせを組み入れるモールド可能なパッ
ケージが、広義的にはこの発明に含まれていることが理
解されるはずである。
文中とを通してそれぞれ同一符号が付されている。一例
として、この発明は、Ｎ形シリコン半導体チップ上にモ
ノリシックＣＭＯＳ／ＬＳＩ技術により実施されたスタ
ティックＲＡＭ（ＳＲＡＭ）との組み合わせとして示さ
れている。この発明のパッケージ組立体は、交換可能な
バックアップ電池を集積デバイスと同様に封入して、そ
の電力を個別部品に供給するために使用されるが、しか
し、多数の入出力接続点を持つ揮発性メモリＩＣのため
に特別の効用を持っていることが認められるであろう。
従って、バックアップ電源を必要とする１つ以上の回路
デバイス（個別部品に限定されない）、マイクロ分離及
び集積回路部分、並びにデバイスと集積デバイスとのハ
イブリッド組み合わせを組み入れるモールド可能なパッ
ケージが、広義的にはこの発明に含まれていることが理
解されるはずである。
【００１３】図１及び図２には、この発明に含まれる一
例としてのＩＣパッケージ（半導体チップ・パッケー
ジ）10が示されている。このＩＣパッケージ10は、入出
力接続点14を持つＩＣチップ12を支持し封入している。
ＩＣチップ12は、例えば２Ｋ×８個のスタティック・ラ
ンダム・アクセス・メモリ（ＳＲＡＭ）回路でよい。こ
のＳＲＡＭは、低消費電力，高記憶素子密度で特徴付け
られ、かつ相補型金属酸化膜半導体（ＣＭＯＳ）技術で
作られる。
例としてのＩＣパッケージ（半導体チップ・パッケー
ジ）10が示されている。このＩＣパッケージ10は、入出
力接続点14を持つＩＣチップ12を支持し封入している。
ＩＣチップ12は、例えば２Ｋ×８個のスタティック・ラ
ンダム・アクセス・メモリ（ＳＲＡＭ）回路でよい。こ
のＳＲＡＭは、低消費電力，高記憶素子密度で特徴付け
られ、かつ相補型金属酸化膜半導体（ＣＭＯＳ）技術で
作られる。
【００１４】一例としてのＩＣパッケージ10は、その長
さ方向の縁部に沿って１.５２ｃｍ（６００ｍｉｌ）の
間隔で２列平行に配置された24本の外部コネクタ・ピン
16を含む通常のデュアルインライン・ピン構造を持って
いる。ＩＣチップ12の入出力接続点14は、図１に示すよ
うなフィンガー・リード集合体20（リード・フレーム集
合体）の導電性のフィンガー・リード18により、選ばれ
たコネクタ・ピン16に電気的に接続されている。
さ方向の縁部に沿って１.５２ｃｍ（６００ｍｉｌ）の
間隔で２列平行に配置された24本の外部コネクタ・ピン
16を含む通常のデュアルインライン・ピン構造を持って
いる。ＩＣチップ12の入出力接続点14は、図１に示すよ
うなフィンガー・リード集合体20（リード・フレーム集
合体）の導電性のフィンガー・リード18により、選ばれ
たコネクタ・ピン16に電気的に接続されている。
【００１５】図１及び図２において、フィンガー・リー
ド18（インナー・リード・フィンガー）は、中央の相互
接続領域22に対してそれぞれ径方向に間隔を置いて配置
され、かつコネクタ・ピン16と一体に形成されている。
フィンガー・リード集合体20の接続部分20Ｌは、製造中
に最終的には削除され、これにより各フィンガー・リー
ド18は、１本のコネクタ・ピン16に電気的に接続され
る。フィンガー・リード集合体（リード・フレーム）20
の外周のレール・ストリップ24，26（輸送側レール・ス
トリップ）も、モールディングが為された後、製造工程
の最終段階の切取・成形工程の際に削除される。
ド18（インナー・リード・フィンガー）は、中央の相互
接続領域22に対してそれぞれ径方向に間隔を置いて配置
され、かつコネクタ・ピン16と一体に形成されている。
フィンガー・リード集合体20の接続部分20Ｌは、製造中
に最終的には削除され、これにより各フィンガー・リー
ド18は、１本のコネクタ・ピン16に電気的に接続され
る。フィンガー・リード集合体（リード・フレーム）20
の外周のレール・ストリップ24，26（輸送側レール・ス
トリップ）も、モールディングが為された後、製造工程
の最終段階の切取・成形工程の際に削除される。
【００１６】フィンガー・リード18（導電性フィンガ
ー）の内先端は、相互接続領域22に対して対称的に間隔
を置かれている。フィンガー・リード18の内先端は、他
の部分と比べて幅が狭くなっており、フィンガー・リー
ド18は、相互接続領域22から外側へ放射状に延びてい
る。フィンガー・リード集合体20は、ＩＣパッケージ10
の長軸Ｚに整列して延びるベース・プレート支持リード
28を有している。好適な一実施例によれば、ベース・プ
レート支持リード28は、その中間部で切断され、図２に
示すようにフィンガー・リード集合体20の面に対してオ
フセットされており、これにより分離された連結棒部分
（tie bar segment）28Ａ，28Ｂをつくっている。連結
棒部分28Ａ，28Ｂは、フィンガー・リード18に対してそ
れぞれ寸法Ａだけ垂直に間隔をおいている。
ー）の内先端は、相互接続領域22に対して対称的に間隔
を置かれている。フィンガー・リード18の内先端は、他
の部分と比べて幅が狭くなっており、フィンガー・リー
ド18は、相互接続領域22から外側へ放射状に延びてい
る。フィンガー・リード集合体20は、ＩＣパッケージ10
の長軸Ｚに整列して延びるベース・プレート支持リード
28を有している。好適な一実施例によれば、ベース・プ
レート支持リード28は、その中間部で切断され、図２に
示すようにフィンガー・リード集合体20の面に対してオ
フセットされており、これにより分離された連結棒部分
（tie bar segment）28Ａ，28Ｂをつくっている。連結
棒部分28Ａ，28Ｂは、フィンガー・リード18に対してそ
れぞれ寸法Ａだけ垂直に間隔をおいている。
【００１７】コネクタ・ピン16及びフィンガー・リード
18は、モールディング中の初めは同一平面内に位置して
いる。モールディングの後、切取・成形工程の際に、コ
ネクタ・ピン16は、パッケージの長手方向の側面に沿っ
て、９０°に折り曲げられる。
18は、モールディング中の初めは同一平面内に位置して
いる。モールディングの後、切取・成形工程の際に、コ
ネクタ・ピン16は、パッケージの長手方向の側面に沿っ
て、９０°に折り曲げられる。
【００１８】ＩＣパッケージ10は、ＩＣチップ12の入出
力接続点14を、ホスト電子システムのプリント回路基板
上やいくつかの他の半導体パッケージ上のソケットに電
気的に接続するための標準的なピン・パターンを提供す
る。ＩＣパッケージ10は、非導電材、例えばポリエーテ
ルイミド又はエポキシ樹脂などのポリマーからなるモー
ルディングされたパッケージ本体30を有している。この
構造においては、フィンガー・リード集合体20，ＩＣチ
ップ12及びバックアップ電池32は、パッケージ本体30内
に埋め込まれ封入されている。
力接続点14を、ホスト電子システムのプリント回路基板
上やいくつかの他の半導体パッケージ上のソケットに電
気的に接続するための標準的なピン・パターンを提供す
る。ＩＣパッケージ10は、非導電材、例えばポリエーテ
ルイミド又はエポキシ樹脂などのポリマーからなるモー
ルディングされたパッケージ本体30を有している。この
構造においては、フィンガー・リード集合体20，ＩＣチ
ップ12及びバックアップ電池32は、パッケージ本体30内
に埋め込まれ封入されている。
【００１９】バックアップ電池32には、トランスファー
成形機の高温状態にさらされたときにその電解液が蒸発
しないように、ハーメチック・シールが施されるのが好
ましい。加えて、バックアップ電池32は、短絡電流に応
じて高い抵抗値になる非線形内部インピーダンスを持つ
のが好ましい。これは、フィンガー・リード集合体20
（リード・フレーム）が切り取られるまでの組立中（ト
ランスファー成形中）に、バックアップ電池32がフィン
ガー・リード集合体32により短絡されるためである。あ
る種の用途では、ハーメチック・シールが施されること
や短絡保護手段を持つことに加えて、バックアップ電池
32が、組立及び切取完了後にその電荷レベルを定格値に
戻せるように再充電可能にもなっていることが望まし
い。
成形機の高温状態にさらされたときにその電解液が蒸発
しないように、ハーメチック・シールが施されるのが好
ましい。加えて、バックアップ電池32は、短絡電流に応
じて高い抵抗値になる非線形内部インピーダンスを持つ
のが好ましい。これは、フィンガー・リード集合体20
（リード・フレーム）が切り取られるまでの組立中（ト
ランスファー成形中）に、バックアップ電池32がフィン
ガー・リード集合体32により短絡されるためである。あ
る種の用途では、ハーメチック・シールが施されること
や短絡保護手段を持つことに加えて、バックアップ電池
32が、組立及び切取完了後にその電荷レベルを定格値に
戻せるように再充電可能にもなっていることが望まし
い。
【００２０】一実施例では、バックアップ電池32は、直
径１２.５ｍｍの３.２Ｖ直流電池である。バックアップ
電池32は、ワイヤ・ボンディング及びトランスファー成
形中に高温にさらされるので、定格が高温負荷用になっ
ていることが必要である。もしそうでなければ、バック
アップ電池32内の電解液は蒸発し、電池電荷は破壊され
るであろう。好ましいバックアップ電池32の一例として
は、レイオバック社（Ｒayovac Ｃorporation）製のリ
チウム炭素モノフルロイド電池（品番ＢＲ１２２５ＵＨ
Ｔ）がある。このレイオバック電池は、その定格が３.
２Ｖ直流で３５ｍＡ時であり、１０年の７０℃貯蔵寿命
を持ち、２２５℃の高温状態で故障なしで３〜５分間存
在でき、ここで意図されているトランスファー成形機に
対して十分なものである。バックアップ電池32は、誘電
絶縁層32Ｑの環状の層によりそれぞれ互いに絶縁されて
いる電力端子、即ち陽極端子32Ｐ及び陰極端子32Ｎを有
している。
径１２.５ｍｍの３.２Ｖ直流電池である。バックアップ
電池32は、ワイヤ・ボンディング及びトランスファー成
形中に高温にさらされるので、定格が高温負荷用になっ
ていることが必要である。もしそうでなければ、バック
アップ電池32内の電解液は蒸発し、電池電荷は破壊され
るであろう。好ましいバックアップ電池32の一例として
は、レイオバック社（Ｒayovac Ｃorporation）製のリ
チウム炭素モノフルロイド電池（品番ＢＲ１２２５ＵＨ
Ｔ）がある。このレイオバック電池は、その定格が３.
２Ｖ直流で３５ｍＡ時であり、１０年の７０℃貯蔵寿命
を持ち、２２５℃の高温状態で故障なしで３〜５分間存
在でき、ここで意図されているトランスファー成形機に
対して十分なものである。バックアップ電池32は、誘電
絶縁層32Ｑの環状の層によりそれぞれ互いに絶縁されて
いる電力端子、即ち陽極端子32Ｐ及び陰極端子32Ｎを有
している。
【００２１】ＩＣチップ12は、アミコン（Ａmicon）Ｃ
Ｔ−５０４７−２のような銀充填エポキシ接着剤の導電
性付着物により、陰極端子32Ｎに接着され電気的に接続
されている。入出力接続点14は、直径０.００３３ｃｍ
（１.３ｍｉｌ）の細い金ワイヤ34により、フィンガー
・リード18のうちの選択されたものに電気的に接続され
ている。フィンガー・リード18及び入出力接続点14への
金ワイヤ34のボンディングは、通常の超音波併用熱圧着
ボールボンディング技術により行うのが好ましい。
Ｔ−５０４７−２のような銀充填エポキシ接着剤の導電
性付着物により、陰極端子32Ｎに接着され電気的に接続
されている。入出力接続点14は、直径０.００３３ｃｍ
（１.３ｍｉｌ）の細い金ワイヤ34により、フィンガー
・リード18のうちの選択されたものに電気的に接続され
ている。フィンガー・リード18及び入出力接続点14への
金ワイヤ34のボンディングは、通常の超音波併用熱圧着
ボールボンディング技術により行うのが好ましい。
【００２２】バックアップ電池32の陽極端子32Ｐは、好
ましくは抵抗溶接又ははんだ付けにより、封入前に連結
棒部分28Ａ，28Ｂに電気的に付着される。図２に見られ
るように、連結棒部分28Ａ，28Ｂは、長手方向のギャッ
プにより分離されており、陽極端子32Ｐは、ギャップを
中心にして両方の連結棒部分28Ａ，28Ｂに結合してい
る。連結棒部分28Ａ，28Ｂの端部の間の長手方向のギャ
ップが重要なものではないこと、そしてそのギャップ
は、ベース・プレート支持リード28を切断した後に連結
棒部分28Ａ，28Ｂを形成したことによる付随的な結果で
あることを理解されたい。
ましくは抵抗溶接又ははんだ付けにより、封入前に連結
棒部分28Ａ，28Ｂに電気的に付着される。図２に見られ
るように、連結棒部分28Ａ，28Ｂは、長手方向のギャッ
プにより分離されており、陽極端子32Ｐは、ギャップを
中心にして両方の連結棒部分28Ａ，28Ｂに結合してい
る。連結棒部分28Ａ，28Ｂの端部の間の長手方向のギャ
ップが重要なものではないこと、そしてそのギャップ
は、ベース・プレート支持リード28を切断した後に連結
棒部分28Ａ，28Ｂを形成したことによる付随的な結果で
あることを理解されたい。
【００２３】連結棒部分28Ａ，28Ｂの垂直のオフセット
量Ａは、バックアップ電池32及びＩＣチップ12が相互接
続領域22内で垂直方向及び長手方向の中心に位置される
ことを可能にする。さらに、この構造は、フィンガー・
リード集合体20，バックアップ電池32，ＩＣチップ12及
び金ワイヤ34のパッケージ本体30内への完全な封入も可
能にする。しかし、連結棒部分28Ａ，28Ｂが、フィンガ
ー・リード18及びベース・プレート支持リード28に対し
てそれぞれ垂直にオフセットされる連続したフィンガー
・リード・ストリップに一体形成できるように、フィン
ガー・リード集合体（リード・フレーム材料）20が十分
な延性を持つように選択されることを理解すべきであ
る。
量Ａは、バックアップ電池32及びＩＣチップ12が相互接
続領域22内で垂直方向及び長手方向の中心に位置される
ことを可能にする。さらに、この構造は、フィンガー・
リード集合体20，バックアップ電池32，ＩＣチップ12及
び金ワイヤ34のパッケージ本体30内への完全な封入も可
能にする。しかし、連結棒部分28Ａ，28Ｂが、フィンガ
ー・リード18及びベース・プレート支持リード28に対し
てそれぞれ垂直にオフセットされる連続したフィンガー
・リード・ストリップに一体形成できるように、フィン
ガー・リード集合体（リード・フレーム材料）20が十分
な延性を持つように選択されることを理解すべきであ
る。
【００２４】連結棒部分28Ａ，28Ｂにバックアップ電池
32が電気的に付着された後に、ＩＣチップ12は、陰極端
子32Ｎに接着される。そして、金ワイヤ34の端部が、入
出力接続点14とそれぞれのフィンガー・リード18との間
に接続される。金ワイヤ34Ｐは、陽極のベース・プレー
ト支持リード28とＩＣチップ12の陽バックアップ電圧接
続点14Ｐとの間に接着される。適当な陰バックアップ電
圧接続点14Ｎは、金ワイヤ34Ｎにより、陰極端子32Ｎに
電気的に接続される。
32が電気的に付着された後に、ＩＣチップ12は、陰極端
子32Ｎに接着される。そして、金ワイヤ34の端部が、入
出力接続点14とそれぞれのフィンガー・リード18との間
に接続される。金ワイヤ34Ｐは、陽極のベース・プレー
ト支持リード28とＩＣチップ12の陽バックアップ電圧接
続点14Ｐとの間に接着される。適当な陰バックアップ電
圧接続点14Ｎは、金ワイヤ34Ｎにより、陰極端子32Ｎに
電気的に接続される。
【００２５】その後、フィンガー・リード集合体20は、
数個取金型内に配置される。金型キャビティは、トラン
スファー成形機内に密閉され、ポリフェノレン硫化物の
ような非導電性封入材が、細かいペレットのかたちでノ
ズルから注入される。この注入が行われる際の圧力は、
ワイヤ・ボンドへのダメージを避けるために、正確に調
整される。適切な圧力及び温度の下で、ペレットは、溶
けて金型内の流路を流れ、フィンガー・リード集合体20
のまわりのキャビティを満たす。これにより、フィンガ
ー・リード集合体20，バックアップ電池32，ＩＣチップ
12及び金ワイヤ34が完全に封入される。樹脂は、加えら
れた熱及び圧力により、金型内にある間に硬化される。
さらなる硬化は、オーブン内で行われる。
数個取金型内に配置される。金型キャビティは、トラン
スファー成形機内に密閉され、ポリフェノレン硫化物の
ような非導電性封入材が、細かいペレットのかたちでノ
ズルから注入される。この注入が行われる際の圧力は、
ワイヤ・ボンドへのダメージを避けるために、正確に調
整される。適切な圧力及び温度の下で、ペレットは、溶
けて金型内の流路を流れ、フィンガー・リード集合体20
のまわりのキャビティを満たす。これにより、フィンガ
ー・リード集合体20，バックアップ電池32，ＩＣチップ
12及び金ワイヤ34が完全に封入される。樹脂は、加えら
れた熱及び圧力により、金型内にある間に硬化される。
さらなる硬化は、オーブン内で行われる。
【００２６】上述のトランスファー成形処理の結果とし
て、ＩＣパッケージ10は、細長い長方形のパッケージ本
体30の形につくられる。金型からの除去の後、フィンガ
ー・リード集合体20の隣接するコネクタ・ピン16間の接
続部分20Ｌは切り取られ、コネクタ・ピン16やフィンガ
ー・リード18がそれぞれ互いに離されて電気的に絶縁さ
れる。加えて、レール・ストリップ24，26もモールドさ
れた組立体から切り離される。
て、ＩＣパッケージ10は、細長い長方形のパッケージ本
体30の形につくられる。金型からの除去の後、フィンガ
ー・リード集合体20の隣接するコネクタ・ピン16間の接
続部分20Ｌは切り取られ、コネクタ・ピン16やフィンガ
ー・リード18がそれぞれ互いに離されて電気的に絶縁さ
れる。加えて、レール・ストリップ24，26もモールドさ
れた組立体から切り離される。
【００２７】フィンガー・リード集合体20の材料は、錫
めっきされたニッケル又は鉄合金のような慣用の金属合
金、或はＣＤＡ１９４のような錫めっきされた銅合金が
好ましい。組立中に、連続した金属片から好適に打ち抜
かれた接続部分20Ｌ及びレール・ストリップ24，26によ
ってコネクタ・ピン16及びフィンガー・リード18が構造
的に相互に接続されていることが認められるであろう。
これらの接続部分は、取り扱い目的だけのためにコネク
タ・ピン16に付けられたまま残されたものであり、最終
的な使用時の前に切り離される。
めっきされたニッケル又は鉄合金のような慣用の金属合
金、或はＣＤＡ１９４のような錫めっきされた銅合金が
好ましい。組立中に、連続した金属片から好適に打ち抜
かれた接続部分20Ｌ及びレール・ストリップ24，26によ
ってコネクタ・ピン16及びフィンガー・リード18が構造
的に相互に接続されていることが認められるであろう。
これらの接続部分は、取り扱い目的だけのためにコネク
タ・ピン16に付けられたまま残されたものであり、最終
的な使用時の前に切り離される。
【００２８】コネクタ・ピン16のうちの１本は、電圧Ｖ
ｃｃ（典型的には直流＋５Ｖ）を供給する一次電力供給
接続点に接続されることが理解されるであろう。同様
に、もう１本のコネクタ・ピン16が、グランド基準ＧＮ
Ｄを与えるために、ホスト電子システムのアース接続点
に接続される。その他のコネクタ・ピン16は、ホスト電
子回路により発生される他の種々のＩ／Ｏ信号と同様
に、真のチップ選択信号（ＣＳ）及び相補のチップ選択
信号
ｃｃ（典型的には直流＋５Ｖ）を供給する一次電力供給
接続点に接続されることが理解されるであろう。同様
に、もう１本のコネクタ・ピン16が、グランド基準ＧＮ
Ｄを与えるために、ホスト電子システムのアース接続点
に接続される。その他のコネクタ・ピン16は、ホスト電
子回路により発生される他の種々のＩ／Ｏ信号と同様
に、真のチップ選択信号（ＣＳ）及び相補のチップ選択
信号
【外２】 、並びにＩＣチップ12に対する同期刻時データのための
信号ＣＬＫに供される。コンパレータ及びスイッチング
回路（図示せず）は、ホスト電子回路の一次電力供給源
からの電圧Ｖｃｃを、バックアップ電池36の電圧と比較
し、ＩＣチップ12に給電するために検出電圧の１番高い
ものを自動的に印加する。
信号ＣＬＫに供される。コンパレータ及びスイッチング
回路（図示せず）は、ホスト電子回路の一次電力供給源
からの電圧Ｖｃｃを、バックアップ電池36の電圧と比較
し、ＩＣチップ12に給電するために検出電圧の１番高い
ものを自動的に印加する。
【００２９】以下、図４，図５及び図６について説明す
る。この発明の他の実施例によれば、ＩＣパッケージ40
は、ＩＣチップ12がバックアップ電池32の陽極端子32Ｐ
上に搭載されるように、ＩＣチップ12及びバックアップ
電池32を支持し封入する。図６に示すように、金ワイヤ
34Ｎは、ベース・プレート支持リード28とＩＣチップ12
の陰バックアップ電圧接続点14Ｎとの間に電気的に接続
され、また金ワイヤ34Ｐは、ＩＣチップ12の陽バックア
ップ電圧接続点14Ｐと陽極端子32Ｐとの間に接着され
る。バックアップ電池32の陰極端子32Ｎは、抵抗溶接に
より、連結棒部分28Ａ，28Ｂに電気的に接続される。バ
ックアップ電池32の極性を反転した以外、ＩＣパッケー
ジ40は図１〜図３に示されたＩＣパッケージ10と事実上
同じである。
る。この発明の他の実施例によれば、ＩＣパッケージ40
は、ＩＣチップ12がバックアップ電池32の陽極端子32Ｐ
上に搭載されるように、ＩＣチップ12及びバックアップ
電池32を支持し封入する。図６に示すように、金ワイヤ
34Ｎは、ベース・プレート支持リード28とＩＣチップ12
の陰バックアップ電圧接続点14Ｎとの間に電気的に接続
され、また金ワイヤ34Ｐは、ＩＣチップ12の陽バックア
ップ電圧接続点14Ｐと陽極端子32Ｐとの間に接着され
る。バックアップ電池32の陰極端子32Ｎは、抵抗溶接に
より、連結棒部分28Ａ，28Ｂに電気的に接続される。バ
ックアップ電池32の極性を反転した以外、ＩＣパッケー
ジ40は図１〜図３に示されたＩＣパッケージ10と事実上
同じである。
【００３０】ＩＣチップ12は、例えばアミコンＣＴ−５
０４７−２のような銀充填エポキシ接着剤の導電性付着
物により、陽極端子32Ｐに電気的に接着されている。垂
直方向へのオフセット量Ａにより、バックアップ電池32
及びＩＣチップ12の積層された組み合わせは、相互接続
領域22内で垂直方向及び長手方向の中心に位置されてい
る。この構造により、フィンガー・リード集合体20，バ
ックアップ電池32，ＩＣチップ12及び金ワイヤ34が、パ
ッケージ本体30内に完全に封入されている。従って、Ｉ
Ｃパッケージ40は、図２の電池方向に対してバックアッ
プ電池32が倒置されている点だけがＩＣパッケージ10と
異なっており、パッケージのスタンドオフ高さは同じで
あるということは明らかであろう。
０４７−２のような銀充填エポキシ接着剤の導電性付着
物により、陽極端子32Ｐに電気的に接着されている。垂
直方向へのオフセット量Ａにより、バックアップ電池32
及びＩＣチップ12の積層された組み合わせは、相互接続
領域22内で垂直方向及び長手方向の中心に位置されてい
る。この構造により、フィンガー・リード集合体20，バ
ックアップ電池32，ＩＣチップ12及び金ワイヤ34が、パ
ッケージ本体30内に完全に封入されている。従って、Ｉ
Ｃパッケージ40は、図２の電池方向に対してバックアッ
プ電池32が倒置されている点だけがＩＣパッケージ10と
異なっており、パッケージのスタンドオフ高さは同じで
あるということは明らかであろう。
【００３１】以下、図７，図８，図９及び図１０につい
て説明する。この発明のさらに他の実施例は、ＩＣパッ
ケージ50により提供される。このＩＣパッケージ50にお
いては、バックアップ電池32が抵抗溶接により連結棒部
分28Ａ，28Ｂに電気的に接着され、ＩＣチップ12は、セ
ラミック結合基板52により陰極端子32Ｎ上に機械的に搭
載されている。この構造では、ＩＣチップ12は、導電性
エポキシ接着剤の付着によりセラミック結合基板52に付
着される。セラミック結合基板52は、非導電性エポキシ
接着剤の層により、陰極端子32Ｎに接着される。ＩＣチ
ップ12上の陰バックアップ電圧接続点14Ｎは、図１０の
拡大図に示すように、経由導体（via conductor）34Ｖ
により陰極端子32Ｎに電気的に接続されている。経由導
体34Ｖは、セラミック結合基板52に交差した経由開口、
即ち開口52Ａを通って延びている。
て説明する。この発明のさらに他の実施例は、ＩＣパッ
ケージ50により提供される。このＩＣパッケージ50にお
いては、バックアップ電池32が抵抗溶接により連結棒部
分28Ａ，28Ｂに電気的に接着され、ＩＣチップ12は、セ
ラミック結合基板52により陰極端子32Ｎ上に機械的に搭
載されている。この構造では、ＩＣチップ12は、導電性
エポキシ接着剤の付着によりセラミック結合基板52に付
着される。セラミック結合基板52は、非導電性エポキシ
接着剤の層により、陰極端子32Ｎに接着される。ＩＣチ
ップ12上の陰バックアップ電圧接続点14Ｎは、図１０の
拡大図に示すように、経由導体（via conductor）34Ｖ
により陰極端子32Ｎに電気的に接続されている。経由導
体34Ｖは、セラミック結合基板52に交差した経由開口、
即ち開口52Ａを通って延びている。
【００３２】セラミック結合基板52の目的は、ＩＣチッ
プ12のための安定した一様な支持面を提供することであ
る。典型的には、陽極及び陰極端子32Ｐ，32Ｎは、ラフ
で不揃いであり、この結果電池表面に対する一様な装着
は達成しにくい。ＩＣチップ12内に生じてＬＳＩ回路に
損傷を与える機械的な応力の影響を避けるために、ＩＣ
チップ12と支持面とが、滑らかでかつ大面積で接触する
ことが必要である。加えて、セラミック結合基板52は、
異なるＩＣチップサイズの機械的な結合を行うために十
分に広いボンディング表面積を与えるべきである。例え
ば、陰極端子32Ｎの表面積よりも広い結合表面積を持つ
ＩＣチップ12を結合することが望ましい。従って、ＩＣ
チップ12と陰極端子32Ｎとの間にセラミック結合基板52
が挿入されている点においてＩＣパッケージ50がＩＣパ
ッケージ10と異なっていることは明らかであろう。バッ
クアップ電池32，セラミック結合基板52及びＩＣチップ
12の合計の積層高さは、パッケージ本体30内に完全に封
入されるのに十分な小ささのままである。
プ12のための安定した一様な支持面を提供することであ
る。典型的には、陽極及び陰極端子32Ｐ，32Ｎは、ラフ
で不揃いであり、この結果電池表面に対する一様な装着
は達成しにくい。ＩＣチップ12内に生じてＬＳＩ回路に
損傷を与える機械的な応力の影響を避けるために、ＩＣ
チップ12と支持面とが、滑らかでかつ大面積で接触する
ことが必要である。加えて、セラミック結合基板52は、
異なるＩＣチップサイズの機械的な結合を行うために十
分に広いボンディング表面積を与えるべきである。例え
ば、陰極端子32Ｎの表面積よりも広い結合表面積を持つ
ＩＣチップ12を結合することが望ましい。従って、ＩＣ
チップ12と陰極端子32Ｎとの間にセラミック結合基板52
が挿入されている点においてＩＣパッケージ50がＩＣパ
ッケージ10と異なっていることは明らかであろう。バッ
クアップ電池32，セラミック結合基板52及びＩＣチップ
12の合計の積層高さは、パッケージ本体30内に完全に封
入されるのに十分な小ささのままである。
【００３３】以下、図１１及び図１２について説明す
る。ＩＣパッケージ60は、電力リードであるベース・プ
レート・フィンガー・リード62のベース支持部であるベ
ース・プレート支持部62Ａ上にバックアップ電池32の陽
極端子32Ｐが搭載されているとともに、ＩＣチップ12を
支持し封入している。ベース・プレート・フィンガー・
リード62及びベース・プレート支持部62Ａは、フィンガ
ー・リード18と同一平面内にあり、相互接続領域22を通
っている。この同一平面構成の利点は、図２及び図５に
示されたフィンガー・リード集合体20に比べて、超音波
併用熱圧着ワイヤボンディングが容易に行えることであ
る。まっすぐな同一平面のベース・プレート・フィンガ
ー・リード62の使用上の問題は、それによりわずかに厚
いパッケージ本体30がつくられることである。それ以外
については、ＩＣパッケージ60は、図２に示されたＩＣ
パッケージと同様に組み立てられる。
る。ＩＣパッケージ60は、電力リードであるベース・プ
レート・フィンガー・リード62のベース支持部であるベ
ース・プレート支持部62Ａ上にバックアップ電池32の陽
極端子32Ｐが搭載されているとともに、ＩＣチップ12を
支持し封入している。ベース・プレート・フィンガー・
リード62及びベース・プレート支持部62Ａは、フィンガ
ー・リード18と同一平面内にあり、相互接続領域22を通
っている。この同一平面構成の利点は、図２及び図５に
示されたフィンガー・リード集合体20に比べて、超音波
併用熱圧着ワイヤボンディングが容易に行えることであ
る。まっすぐな同一平面のベース・プレート・フィンガ
ー・リード62の使用上の問題は、それによりわずかに厚
いパッケージ本体30がつくられることである。それ以外
については、ＩＣパッケージ60は、図２に示されたＩＣ
パッケージと同様に組み立てられる。
【００３４】図１３及び図１４には、まっすぐな同一平
面のベース・プレート・フィンガー・リード62上に、バ
ックアップ電池32の陰極端子32Ｎが搭載されている例が
示されている。ＩＣパッケージ70の構造は、図１３のバ
ックアップ電池32が図１１のバックアップ電池32に対し
て反転されている点を除いて、図１１に示されたＩＣパ
ッケージ60と同じである。
面のベース・プレート・フィンガー・リード62上に、バ
ックアップ電池32の陰極端子32Ｎが搭載されている例が
示されている。ＩＣパッケージ70の構造は、図１３のバ
ックアップ電池32が図１１のバックアップ電池32に対し
て反転されている点を除いて、図１１に示されたＩＣパ
ッケージ60と同じである。
【００３５】図１５，図１６，図１７及び図１８には、
この発明のさらに他の実施例としてデュアルインライン
形の表面実装形ＩＣパッケージ80が示されている。この
構造においては、オフセットされた連結棒部分28Ａ，28
Ｂ上にバックアップ電池32が搭載されている。図１８の
断面図には連結棒部分28Ｂのみが示されているが、図２
に示すのと同じ方法で、両方の連結棒部分28Ａ，28Ｂ上
にバックアップ電池32が搭載されることを理解された
い。金ワイヤ34は、超音波溶接接着（thermosonic weld
bonds）により、図３に示された方法と同様に、対応す
るフィンガー・リード18に接着される。表面実装形ＩＣ
パッケージ80において、フィンガー・リード18は、Ｊリ
ード82と一体に形成される。このＪリード82は、好まし
くは、パッケージ本体30の下部で巻かれ、かつポケット
84内に入れられた端部82Ａを有する自立従動形（freest
anding, compliant type）のものである。Ｊリード82
は、はんだ用ランド86に結合した曲線部82Ｂも有してい
る。
この発明のさらに他の実施例としてデュアルインライン
形の表面実装形ＩＣパッケージ80が示されている。この
構造においては、オフセットされた連結棒部分28Ａ，28
Ｂ上にバックアップ電池32が搭載されている。図１８の
断面図には連結棒部分28Ｂのみが示されているが、図２
に示すのと同じ方法で、両方の連結棒部分28Ａ，28Ｂ上
にバックアップ電池32が搭載されることを理解された
い。金ワイヤ34は、超音波溶接接着（thermosonic weld
bonds）により、図３に示された方法と同様に、対応す
るフィンガー・リード18に接着される。表面実装形ＩＣ
パッケージ80において、フィンガー・リード18は、Ｊリ
ード82と一体に形成される。このＪリード82は、好まし
くは、パッケージ本体30の下部で巻かれ、かつポケット
84内に入れられた端部82Ａを有する自立従動形（freest
anding, compliant type）のものである。Ｊリード82
は、はんだ用ランド86に結合した曲線部82Ｂも有してい
る。
【００３６】はんだ用ランド86は、絶縁基板88の表面に
接着されている。絶縁基板88としては、高いガラス転移
温度（ＴG）を有し（例えばＧ−３０ポリアミド）、か
つ良好な積層コンプライアンス（laminate complianc
y）を有するもの（例えばケブラー（商標名）・エポキ
シ又はケブラー・ポリアミド繊維などにより提供され
る。）が好ましい。
接着されている。絶縁基板88としては、高いガラス転移
温度（ＴG）を有し（例えばＧ−３０ポリアミド）、か
つ良好な積層コンプライアンス（laminate complianc
y）を有するもの（例えばケブラー（商標名）・エポキ
シ又はケブラー・ポリアミド繊維などにより提供され
る。）が好ましい。
【００３７】はんだ用ランド86は、Ｊリード82の曲線部
82Ｂによる表面接触のために、間隔をおいた平行なパタ
ーンとして慎重に整列される。Ｊリード82は、はんだに
よりそれぞれ予めコーティングされている。そして、は
んだ接続は、例えばデュアル・ウェーブ・リフローはん
だ付け技術などのバッチ式はんだ付け工程により、それ
ぞれのＪリード／ランド境界に形成される。リフローは
んだ付け工程の間、表面実装形パッケージ80は、はんだ
槽からの熱の輻射にさらされる。この熱の輻射は、例え
ば共晶ＳＮ６３−Ｐｂ３６はんだの溶融点である１８４
℃（３６３°Ｆ）又はそれに近い温度になる。Ｊリード
82及びフィンガー・リード18を通る熱伝導、及びはんだ
槽からの熱放射により、モールドされたポリマーのパッ
ケージ本体30に熱が移動する。この結果、バックアップ
電池32は、リフローはんだ付け工程中に、高い温度を受
けることになる。
82Ｂによる表面接触のために、間隔をおいた平行なパタ
ーンとして慎重に整列される。Ｊリード82は、はんだに
よりそれぞれ予めコーティングされている。そして、は
んだ接続は、例えばデュアル・ウェーブ・リフローはん
だ付け技術などのバッチ式はんだ付け工程により、それ
ぞれのＪリード／ランド境界に形成される。リフローは
んだ付け工程の間、表面実装形パッケージ80は、はんだ
槽からの熱の輻射にさらされる。この熱の輻射は、例え
ば共晶ＳＮ６３−Ｐｂ３６はんだの溶融点である１８４
℃（３６３°Ｆ）又はそれに近い温度になる。Ｊリード
82及びフィンガー・リード18を通る熱伝導、及びはんだ
槽からの熱放射により、モールドされたポリマーのパッ
ケージ本体30に熱が移動する。この結果、バックアップ
電池32は、リフローはんだ付け工程中に、高い温度を受
けることになる。
【００３８】表面実装形の重要な特徴により、はんだ槽
からの輻射熱は、例えばアルミニウム，銅又はニッケル
などの熱反射金属層90により、パッケージ本体30から反
射される。熱反射金属層90は、パッケージ本体30の下面
30Ａに接着剤により接着された研磨されたアルミニウム
の薄葉体又は箔が好ましい。或は、熱反射金属層90は、
例えばボシュ・アンド・ロム社（Ｂausch＆Ｌomb Ｉn
c.）製の９０−８（商標名）反射コーティングなど、有
機接着材料を混合した反射金属粒子の薄いコーティング
でもよい。
からの輻射熱は、例えばアルミニウム，銅又はニッケル
などの熱反射金属層90により、パッケージ本体30から反
射される。熱反射金属層90は、パッケージ本体30の下面
30Ａに接着剤により接着された研磨されたアルミニウム
の薄葉体又は箔が好ましい。或は、熱反射金属層90は、
例えばボシュ・アンド・ロム社（Ｂausch＆Ｌomb Ｉn
c.）製の９０−８（商標名）反射コーティングなど、有
機接着材料を混合した反射金属粒子の薄いコーティング
でもよい。
【００３９】幾つかの特定の実施例について、かつＩＣ
デバイスのためのバックアップ電池を封入し提供するＩ
Ｃパッケージについて、この発明を説明したが、この発
明は、上述したものに限定されるものではない。ここに
開示された前もってモールドされた交換可能なバックア
ップ電池の種々の変更やその代用は、上述した内容及び
図面により、当業者が容易に考えられるであろう。この
ため、特許請求の範囲は、この発明の範囲内のいかなる
変形，変更をも含むものである。
デバイスのためのバックアップ電池を封入し提供するＩ
Ｃパッケージについて、この発明を説明したが、この発
明は、上述したものに限定されるものではない。ここに
開示された前もってモールドされた交換可能なバックア
ップ電池の種々の変更やその代用は、上述した内容及び
図面により、当業者が容易に考えられるであろう。この
ため、特許請求の範囲は、この発明の範囲内のいかなる
変形，変更をも含むものである。
【図１】この発明の第１の実施例によりバックアップ電
池の陰極端子上に搭載されたＩＣチップを有するフィン
ガー・リード集合体を示す平面図である。
池の陰極端子上に搭載されたＩＣチップを有するフィン
ガー・リード集合体を示す平面図である。
【図２】１個のＩＣパッケージのバックアップ電池及び
フィンガー・リード集合体を一部断面で示す側面図であ
る。
フィンガー・リード集合体を一部断面で示す側面図であ
る。
【図３】図２のバックアップ電池及びフィンガー・リー
ド集合体を一部切り欠いて示す平面図である。
ド集合体を一部切り欠いて示す平面図である。
【図４】バックアップ電池の陽極端子上に搭載されたＩ
Ｃチップを有するフィンガー・リード集合体を示す平面
図である。
Ｃチップを有するフィンガー・リード集合体を示す平面
図である。
【図５】１個のＩＣパッケージ内に封入された図４のフ
ィンガー・リード集合体，バックアップ電池及びＩＣチ
ップを一部断面で示す側面図である。
ィンガー・リード集合体，バックアップ電池及びＩＣチ
ップを一部断面で示す側面図である。
【図６】図５のＩＣパッケージを一部切り欠いて示す平
面図である。
面図である。
【図７】この発明の他の実施例によりフィンガー・リー
ド集合体上に搭載されたＩＣチップ及びバックアップ電
池を示す平面図である。
ド集合体上に搭載されたＩＣチップ及びバックアップ電
池を示す平面図である。
【図８】図７のフィンガー・リード集合体上に搭載され
１個のＩＣパッケージ内に封入されたバックアップ電
池，セラミック結合基板及びＩＣチップを有するＩＣパ
ッケージを一部断面で示す側面図である。
１個のＩＣパッケージ内に封入されたバックアップ電
池，セラミック結合基板及びＩＣチップを有するＩＣパ
ッケージを一部断面で示す側面図である。
【図９】図８のＩＣチップ，セラミック結合基板，バッ
クアップ電池及びフィンガー・リード集合体を一部切り
欠いて示す拡大平面図である。
クアップ電池及びフィンガー・リード集合体を一部切り
欠いて示す拡大平面図である。
【図１０】図８の１個のＩＣパッケージの一部を示す拡
大断面図である。
大断面図である。
【図１１】１個のＩＣパッケージ内に封入され、まっす
ぐなフィンガー・リード集合体により支持されているバ
ックアップ電池及びＩＣパッケージを一部断面で示す側
面図である。
ぐなフィンガー・リード集合体により支持されているバ
ックアップ電池及びＩＣパッケージを一部断面で示す側
面図である。
【図１２】図１１のＩＣチップ，バックアップ電池及び
フィンガー・リード集合体を一部切り欠いて示す平面図
である。
フィンガー・リード集合体を一部切り欠いて示す平面図
である。
【図１３】バックアップ電池の陰極端子がまっすぐなフ
ィンガー・リード集合体上に搭載され、バックアップ電
池の陽極端子上にＩＣチップが搭載されている図１１と
同様の側面図である。
ィンガー・リード集合体上に搭載され、バックアップ電
池の陽極端子上にＩＣチップが搭載されている図１１と
同様の側面図である。
【図１４】図１３のＩＣチップ，バックアップ電池及び
フィンガー・リード集合体を示す平面図である。
フィンガー・リード集合体を示す平面図である。
【図１５】ランドが設けられた絶縁基板上にはんだ付け
されたＪリードを有するデュアルインライン形の表面実
装形ＩＣパッケージを示す側面図である。
されたＪリードを有するデュアルインライン形の表面実
装形ＩＣパッケージを示す側面図である。
【図１６】図１５の表面実装形ＩＣパッケージの右側面
図である。
図である。
【図１７】図１５の１７−１７線に沿う矢視断面図であ
る。
る。
【図１８】図１６の１８−１８線に沿う矢視断面図であ
る。
る。
10 ＩＣパッケージ（電子回路デバイス・パッケー
ジ） 12 ＩＣチップ（電子回路デバイス） 14 入出力接続点 14Ｐ 陽バックアップ電圧接続点（陽極電力接続点） 14Ｎ 陰バックアップ電圧接続点（陰極電力接続点） 16 コネクタ・ピン（コネクタ・リード） 18 フィンガー・リード 20 フィンガー・リード集合体 22 相互接続領域 28 ベース・プレート支持リード（電力リード） 28Ａ 第１の連結棒部分（ベース支持部） 28Ｂ 第２の連結棒部分（ベース支持部） 30 パッケージ本体 32 バックアップ電池（電池） 32Ｐ 陽極端子（陽極電力端子，陽極接触端子） 32Ｎ 陰極端子（陰極電力端子，陰極接触端子） 34 金ワイヤ（ワイヤ導体） 52 セラミック結合基板（結合基板） 52Ａ 開口（経由開口） 62 ベース・プレート・フィンガー・リード（電力
リード） 62Ａ ベース・プレート支持部（ベース支持部）
ジ） 12 ＩＣチップ（電子回路デバイス） 14 入出力接続点 14Ｐ 陽バックアップ電圧接続点（陽極電力接続点） 14Ｎ 陰バックアップ電圧接続点（陰極電力接続点） 16 コネクタ・ピン（コネクタ・リード） 18 フィンガー・リード 20 フィンガー・リード集合体 22 相互接続領域 28 ベース・プレート支持リード（電力リード） 28Ａ 第１の連結棒部分（ベース支持部） 28Ｂ 第２の連結棒部分（ベース支持部） 30 パッケージ本体 32 バックアップ電池（電池） 32Ｐ 陽極端子（陽極電力端子，陽極接触端子） 32Ｎ 陰極端子（陰極電力端子，陰極接触端子） 34 金ワイヤ（ワイヤ導体） 52 セラミック結合基板（結合基板） 52Ａ 開口（経由開口） 62 ベース・プレート・フィンガー・リード（電力
リード） 62Ａ ベース・プレート支持部（ベース支持部）
【手続補正書】
【提出日】平成３年７月２２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図５】
【図６】
【図９】
【図１６】
【図４】
【図７】
【図８】
【図１０】
【図１２】
【図１４】
【図１５】
【図１８】
【図１１】
【図１３】
【図１７】 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年８月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 電子回路デバイス・パッケージ
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】 図１，図２及び図３には、この発明に含
まれる一例としてのＩＣパッケージ（半導体チップ・パ
ッケージ）１０が示されている。このＩＣパッケージ１
０は、入出力接続点１４を持つＩＣチップ１２を支持し
封入している。ＩＣチップ１２は、例えば２Ｋ×８個の
スタティック・ランダム・アクセス・メモリ（ＳＲＡ
Ｍ）回路でよい。このＳＲＡＭは、低消費電力，高記憶
素子密度で特徴付けられ、かつ相補型金属酸化膜半導体
（ＣＭＯＳ）技術で作られる。
まれる一例としてのＩＣパッケージ（半導体チップ・パ
ッケージ）１０が示されている。このＩＣパッケージ１
０は、入出力接続点１４を持つＩＣチップ１２を支持し
封入している。ＩＣチップ１２は、例えば２Ｋ×８個の
スタティック・ランダム・アクセス・メモリ（ＳＲＡ
Ｍ）回路でよい。このＳＲＡＭは、低消費電力，高記憶
素子密度で特徴付けられ、かつ相補型金属酸化膜半導体
（ＣＭＯＳ）技術で作られる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】 図１，図２及び図３において、フィンガ
ー・リード１８（インナー・リード・フィンガー）は、
中央の相互接続領域２２に対してそれぞれ径方向に間隔
を置いて配置され、かつコネクタ・ピン１６と一体に形
成されている。フィンガー・リード集合体２０の接続部
分２０Ｌは、製造中に最終的には削除され、これにより
各フィンガー・リード１８は、１本のコネクタ・ピン１
６に電気的に接続される。フィンガー・リード集合体
（リード・フレーム）２０の外周のレール・ストリップ
２４，２６（輸送側レール・ストリップ）も、モールデ
ィングが為された後、製造工程の最終段階の切取・成形
工程の際に削除される。
ー・リード１８（インナー・リード・フィンガー）は、
中央の相互接続領域２２に対してそれぞれ径方向に間隔
を置いて配置され、かつコネクタ・ピン１６と一体に形
成されている。フィンガー・リード集合体２０の接続部
分２０Ｌは、製造中に最終的には削除され、これにより
各フィンガー・リード１８は、１本のコネクタ・ピン１
６に電気的に接続される。フィンガー・リード集合体
（リード・フレーム）２０の外周のレール・ストリップ
２４，２６（輸送側レール・ストリップ）も、モールデ
ィングが為された後、製造工程の最終段階の切取・成形
工程の際に削除される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・キングストン・ロビンソン アメリカ合衆国、テキサス州、ウエスト ン、ピー・オー・ボックス 156 (72)発明者 キミ・シェリー・フッス アメリカ合衆国、テキサス州、ケラー、ス ウィートガム・サークル 1390
Claims (11)
- 【請求項１】 電子回路デバイスに電力を供給する電子
回路デバイス・パッケージであって、 非導電材製のパッケージ本体、 このパッケージ本体に封入され、複数本の導電性のフィ
ンガー・リードを有し、これらフィンガー・リードのう
ちの一本が電力リードになっているフィンガー・リード
集合体、 陽極電力端子と陰極電力端子とを有し、これら電力端子
のうちの一方が前記電力リード上に搭載された電池、及
び前記パッケージ本体に封入されているとともに、他方
の前記電力端子上に搭載されている電子回路デバイスを
組み合わせて備え、 前記電力リードは、前記フィンガー・リード集合体に対
して非同一平面内にオフセットされており、前記電池
は、前記オフセットされた電力リード上に搭載されてい
る電子回路デバイス・パッケージ。 - 【請求項２】 前記電力リードは、長手方向のギャップ
により分離されている第１及び第２の連結棒部分を有し
ており、前記電池は、少なくとも一方の前記連結棒部分
の上に搭載されている請求項１記載の電子回路デバイス
・パッケージ。 - 【請求項３】 前記フィンガー・リードは、相互接続領
域のまわりに間隔をおいて配置されており、前記電力リ
ードは、前記相互接続領域を通るオフセットされたベー
ス支持部を有しており、前記一方の電力端子は、前記ベ
ース支持部上に搭載されて電気的に接続されている請求
項１記載の電子回路デバイス・パッケージ。 - 【請求項４】 前記電子回路デバイスは、半導体チップ
上に実施された集積回路であり、前記半導体チップは、
前記他方の電力端子上に積層された状態で機械的に搭載
されて電気的に接続されており、前記集積回路は、複数
の入出力接続点及びこれらの入出力接続点を前記フィン
ガー・リードに接続している複数のワイヤ導体を有して
いるとともに、前記半導体チップが搭載された電力端子
と前記オフセットされた電力リードとに前記ワイヤ導体
によりそれぞれ電気的に接続された陽極電力接続点と陰
極電力接続点とを有している請求項１記載の電子回路デ
バイス・パッケージ。 - 【請求項５】 前記電池は、陽極接触端子及び陰極接触
端子を有しており、前記陰極接触端子は、前記オフセッ
トされた電力リード上に搭載されて電気的に接続されて
いる請求項１記載の電子回路デバイス・パッケージ。 - 【請求項６】 前記電池は、陽極接触端子及び陰極接触
端子を有しており、前記陽極接触端子は、前記オフセッ
トされた電力リード上に搭載されて電気的に接続されて
いる請求項１記載の電子回路デバイス・パッケージ。 - 【請求項７】 前記電子回路デバイスと前記他方の電力
端子との間に介在された非導電性の結合基板を有してい
る請求項１記載の電子回路デバイス・パッケージ。 - 【請求項８】 前記結合基板は、経由開口により交差さ
れており、前記電子回路デバイスは、半導体チップ上に
実施された集積回路であり、前記半導体チップは、前記
結合基板上に積層された状態で搭載されており、前記集
積回路は、複数の入出力接続点及びこれらの入出力接続
点を前記フィンガー・リードに接続している複数のワイ
ヤ導体を有しているとともに、前記結合基板が搭載され
た電力端子と前記電力リードとに前記ワイヤ導体により
それぞれ電気的に接続された陽極電力接続点と陰極電力
接続点とを有しており、前記ワイヤ導体のうちの１本
が、前記集積回路から前記経由開口を通って前記結合基
板が搭載された電力端子に延びている請求項７記載の電
子回路デバイス・パッケージ。 - 【請求項９】 前記電池にハーメチック・シールが施さ
れている請求項１記載の電子回路デバイス・パッケー
ジ。 - 【請求項１０】 非導電材製のパッケージ本体内に封入
され多数の入出力接続点を有している電子回路デバイ
ス、前記パッケージ本体上に搭載され前記パッケージ本
体から外周部に突出している複数のコネクタ・リード、
及び前記パッケージ本体内に封入され前記入出力接続点
を前記コネクタ・リードに電気的に接続している導電性
の複数のフィンガー・リードを有しているフィンガー・
リード集合体を備えた形の電子回路デバイス・パッケー
ジにおいて、 複数の前記フィンガー・リードは、相互接続領域のまわ
りに間隔をおいて配置された内端部を有しており、 前記フィンガー・リードのうちの１本は、電力リードに
なっており、かつ前記相互接続領域を通るベース支持部
を有しており、このベース支持部は、前記フィンガー・
リード集合体に対して非同一平面内にオフセットされて
おり、 陽極電力端子及び陰極電力端子を有している電池であっ
て、前記電力端子の一方が、前記電力リードの前記ベー
ス支持部上に搭載されて電気的に接続されており、前記
電子回路デバイスが他方の電力端子上に搭載されている
電池を備えている電子回路デバイス・パッケージ。 - 【請求項１１】 電子回路デバイス及びこの電子回路デ
バイスに電力を供給するための電池をパッケージングす
るための電子回路デバイス・パッケージのパッケージン
グ方法であって、 同一平面状のフィンガー・リード集合体の相互接続領域
のまわりに間隔をおいて配置されたフィンガー・リード
を配列する工程、 前記フィンガー・リード集合体に対して非同一平面内に
オフセットされるように、前記相互接続領域内に電力リ
ードを支持する工程、 オフセットされた電力リード上に電池の電力端子を搭載
する工程、 前記電池の他方の電力端子上に前記電子回路デバイスを
搭載する工程、及び前記電子回路デバイス，電池，電力
リード及びフィンガー・リード集合体の積層体を、非導
電材製のパッケージ本体内に封入する工程を含んでいる
電子回路デバイス・パッケージのパッケージング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/534,151 US5089877A (en) | 1990-06-06 | 1990-06-06 | Zero power ic module |
| US534151 | 1995-09-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738028A true JPH0738028A (ja) | 1995-02-07 |
Family
ID=24128888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13440991A Pending JPH0738028A (ja) | 1990-06-06 | 1991-06-05 | 電子回路デバイス・パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5089877A (ja) |
| EP (1) | EP0460801A3 (ja) |
| JP (1) | JPH0738028A (ja) |
| KR (1) | KR100206533B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011140365A (ja) * | 2010-01-05 | 2011-07-21 | Asahi Organic Chemicals Industry Co Ltd | 搬送用ローラ及びこれを用いたベルトコンベア |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008776A (en) * | 1990-06-06 | 1991-04-16 | Sgs-Thomson Microelectronics, Inc. | Zero power IC module |
| US5323150A (en) * | 1992-06-11 | 1994-06-21 | Micron Technology, Inc. | Method for reducing conductive and convective heat loss from the battery in an RFID tag or other battery-powered devices |
| US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
| US20050062492A1 (en) * | 2001-08-03 | 2005-03-24 | Beaman Brian Samuel | High density integrated circuit apparatus, test probe and methods of use thereof |
| TW270213B (ja) * | 1993-12-08 | 1996-02-11 | Matsushita Electric Industrial Co Ltd | |
| US5751629A (en) * | 1995-04-25 | 1998-05-12 | Irori | Remotely programmable matrices with memories |
| US6331273B1 (en) | 1995-04-25 | 2001-12-18 | Discovery Partners International | Remotely programmable matrices with memories |
| US5874214A (en) | 1995-04-25 | 1999-02-23 | Irori | Remotely programmable matrices with memories |
| US6329139B1 (en) | 1995-04-25 | 2001-12-11 | Discovery Partners International | Automated sorting system for matrices with memory |
| US6017496A (en) | 1995-06-07 | 2000-01-25 | Irori | Matrices with memories and uses thereof |
| US6416714B1 (en) | 1995-04-25 | 2002-07-09 | Discovery Partners International, Inc. | Remotely programmable matrices with memories |
| EP0895287A3 (en) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
| US6075742A (en) * | 1997-12-31 | 2000-06-13 | Stmicroelectronics, Inc. | Integrated circuit for switching from power supply to battery, integrated latch lock, and associated method for same |
| US6109530A (en) * | 1998-07-08 | 2000-08-29 | Motorola, Inc. | Integrated circuit carrier package with battery coin cell |
| DE19927285C2 (de) * | 1999-06-15 | 2003-05-22 | Eupec Gmbh & Co Kg | Niederinduktives Halbleiterbauelement |
| US7034402B1 (en) * | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
| US7230321B2 (en) * | 2003-10-13 | 2007-06-12 | Mccain Joseph | Integrated circuit package with laminated power cell having coplanar electrode |
| US7557433B2 (en) | 2004-10-25 | 2009-07-07 | Mccain Joseph H | Microelectronic device with integrated energy source |
| US7180171B1 (en) | 2004-01-08 | 2007-02-20 | Smart Modular Technologies, Inc. | Single IC packaging solution for multi chip modules |
| TW202236570A (zh) * | 2021-03-12 | 2022-09-16 | 華東科技股份有限公司 | 系統級封裝 |
| TWI791200B (zh) * | 2021-03-12 | 2023-02-01 | 華東科技股份有限公司 | 薄型系統級封裝 |
| US20250174531A1 (en) * | 2023-11-28 | 2025-05-29 | Nxp Usa, Inc. | Electronic package with a battery secured by a bent leadframe |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142287A (en) * | 1976-12-27 | 1979-03-06 | Amp Incorporated | Electrical devices such as watches and method of construction thereof |
| JPS57109183A (en) * | 1980-12-26 | 1982-07-07 | Hitachi Ltd | Non-volatile memory |
| US4616655A (en) * | 1984-01-20 | 1986-10-14 | Cordis Corporation | Implantable pulse generator having a single printed circuit board and a chip carrier |
| JPS61108160A (ja) * | 1984-11-01 | 1986-05-26 | Nec Corp | コンデンサ内蔵型半導体装置及びその製造方法 |
| US5008776A (en) * | 1990-06-06 | 1991-04-16 | Sgs-Thomson Microelectronics, Inc. | Zero power IC module |
-
1990
- 1990-06-06 US US07/534,151 patent/US5089877A/en not_active Expired - Lifetime
-
1991
- 1991-04-30 EP EP19910303899 patent/EP0460801A3/en not_active Withdrawn
- 1991-06-05 KR KR1019910009440A patent/KR100206533B1/ko not_active Expired - Fee Related
- 1991-06-05 JP JP13440991A patent/JPH0738028A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011140365A (ja) * | 2010-01-05 | 2011-07-21 | Asahi Organic Chemicals Industry Co Ltd | 搬送用ローラ及びこれを用いたベルトコンベア |
Also Published As
| Publication number | Publication date |
|---|---|
| US5089877A (en) | 1992-02-18 |
| KR100206533B1 (ko) | 1999-07-01 |
| EP0460801A2 (en) | 1991-12-11 |
| KR920001692A (ko) | 1992-01-30 |
| EP0460801A3 (en) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008776A (en) | Zero power IC module | |
| US5089877A (en) | Zero power ic module | |
| US5196374A (en) | Integrated circuit package with molded cell | |
| US5153710A (en) | Integrated circuit package with laminated backup cell | |
| US5124782A (en) | Integrated circuit package with molded cell | |
| US5161304A (en) | Method for packaging an electronic circuit device | |
| US5043534A (en) | Metal electronic package having improved resistance to electromagnetic interference | |
| US7514776B2 (en) | Semiconductor/printed circuit board assembly, and computer system | |
| US7112878B2 (en) | Die stacking scheme | |
| US5294829A (en) | IC package having direct attach backup battery | |
| US7327021B2 (en) | Multi-level semiconductor module | |
| US5289034A (en) | IC package having replaceable backup battery | |
| US5451715A (en) | Molded package integrated circuit with electrochemical cell | |
| US7217597B2 (en) | Die stacking scheme | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| EP0490499B1 (en) | Integrated circuit package with molded battery cell | |
| JP3314950B2 (ja) | 直接装着型バックアップバッテリを有するｉｃパッケージ | |
| JP4174008B2 (ja) | 半導体装置 | |
| JP3013809B2 (ja) | 半導体装置およびその製造方法 | |
| CN121057278A (zh) | 一种光伏模块封装装置及其制作方法 | |
| JP2022051530A (ja) | 低容量ｔｖｓのためのパッケージ構造 |