JPH0738235A - 混成集積回路およびその製造方法 - Google Patents
混成集積回路およびその製造方法Info
- Publication number
- JPH0738235A JPH0738235A JP18287593A JP18287593A JPH0738235A JP H0738235 A JPH0738235 A JP H0738235A JP 18287593 A JP18287593 A JP 18287593A JP 18287593 A JP18287593 A JP 18287593A JP H0738235 A JPH0738235 A JP H0738235A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- integrated circuit
- hybrid integrated
- conductive path
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 導電路のパターンショートを防止する。
【構成】 絶縁基板（１）上に所望形状の導電路（２）
を設け、その導電路（２）が延在される複数の先端部に
設けられた接続パッド（３）と半導体素子を接続した混
成集積回路の接続パッド（３）近傍に低分子量で、且
つ、無溶剤型の熱硬化性樹脂（５）を設ける。
を設け、その導電路（２）が延在される複数の先端部に
設けられた接続パッド（３）と半導体素子を接続した混
成集積回路の接続パッド（３）近傍に低分子量で、且
つ、無溶剤型の熱硬化性樹脂（５）を設ける。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路およびその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】従来の混成集積回路は、図７に示す如
く、アルミニウム基板（３０）上に絶縁樹脂層（図示し
ない）を介して形成された導電路（３１）の延在される
先端部に設けられた接続パッド（３２）と半導体素子等
の回路素子（図示しない）が電気的に接続され所定の機
能を有した混成集積回路が提供されている。半導体素子
としては、半導体チップあるいはパッケージ化されたＱ
ＦＰ等のものが用いられる。前者の素子は周辺に延在さ
れた導電路とワイヤでボンディング接続され、後者の素
子は、例えばＱＦＰのリード端子と接続パッド（３２）
とが半田（図示しない）を介して半田接続される。
く、アルミニウム基板（３０）上に絶縁樹脂層（図示し
ない）を介して形成された導電路（３１）の延在される
先端部に設けられた接続パッド（３２）と半導体素子等
の回路素子（図示しない）が電気的に接続され所定の機
能を有した混成集積回路が提供されている。半導体素子
としては、半導体チップあるいはパッケージ化されたＱ
ＦＰ等のものが用いられる。前者の素子は周辺に延在さ
れた導電路とワイヤでボンディング接続され、後者の素
子は、例えばＱＦＰのリード端子と接続パッド（３２）
とが半田（図示しない）を介して半田接続される。
【０００３】かかる、基板（３０）上に形成された導電
路（３１）は回路素子と接続される領域を除いて、エポ
キシ樹脂をベースとしたオーバーコート膜（３３）で被
覆形成し、信頼性を向上させている。
路（３１）は回路素子と接続される領域を除いて、エポ
キシ樹脂をベースとしたオーバーコート膜（３３）で被
覆形成し、信頼性を向上させている。
【０００４】
【発明が解決しようとする課題】金属基板、特にアルミ
ニウム基板をベースとした混成集積回路基板の製造方法
では、一般的に、短冊状のアルミニウム基板上に所望形
状の導電路を形成し、個別の基板に分割した後、個々の
基板を製造ライン工程に搬送して、種々の工程を行ない
混成集積回路の製造が行われるために以下のような不具
合が発生する場合がある。すなわち、個別基板を搬送ラ
イン上に搬送すると基板の側面と搬送ラインとが接触し
てアルミニウムのカスが発生し、このカスが基板上の導
電路間に残存すると回路パターンショート不良となる。
このような回路パターンショート不良を抑制するための
１つとして、個別基板に分離した後、上述したオーバー
コート膜を導電路上に被覆してアルミニウムカス等の導
電性不純物による不具合を抑制していた。
ニウム基板をベースとした混成集積回路基板の製造方法
では、一般的に、短冊状のアルミニウム基板上に所望形
状の導電路を形成し、個別の基板に分割した後、個々の
基板を製造ライン工程に搬送して、種々の工程を行ない
混成集積回路の製造が行われるために以下のような不具
合が発生する場合がある。すなわち、個別基板を搬送ラ
イン上に搬送すると基板の側面と搬送ラインとが接触し
てアルミニウムのカスが発生し、このカスが基板上の導
電路間に残存すると回路パターンショート不良となる。
このような回路パターンショート不良を抑制するための
１つとして、個別基板に分離した後、上述したオーバー
コート膜を導電路上に被覆してアルミニウムカス等の導
電性不純物による不具合を抑制していた。
【０００５】しかしながら、オーバーコート膜は、印刷
精度およびにじみを考慮して回路素子が固着あるいは接
続される接続パッドよりもある程度離間した位置で印刷
されるために、オーバーコート膜が形成されない領域の
導電路間に不純物が残存したときはパターンショートに
なる可能性がある。このような不具合は、導電路のパタ
ーンピッチが約３００μｍ程度と比較的余裕がある場合
には、アルミニウムカスの大きさが約３０〜１００μｍ
程度であるために特に問題はない。しかしながら、近年
の高集積小型化の影響により、導電路のパターンピッチ
は約３０〜１００μｍとファインパターンピッチで形成
されるために、上記したような導電性不純物の問題が発
生する。
精度およびにじみを考慮して回路素子が固着あるいは接
続される接続パッドよりもある程度離間した位置で印刷
されるために、オーバーコート膜が形成されない領域の
導電路間に不純物が残存したときはパターンショートに
なる可能性がある。このような不具合は、導電路のパタ
ーンピッチが約３００μｍ程度と比較的余裕がある場合
には、アルミニウムカスの大きさが約３０〜１００μｍ
程度であるために特に問題はない。しかしながら、近年
の高集積小型化の影響により、導電路のパターンピッチ
は約３０〜１００μｍとファインパターンピッチで形成
されるために、上記したような導電性不純物の問題が発
生する。
【０００６】また、接続パッドがファインピッチで形成
され、そのパッド上に半田クリーム層を介してＱＦＰ等
のパッケージ化された半導体素子を半田接続する場合に
は、接続的に接続パッド上に設けられた余剰半田が半田
ボールとなり接続パッドからはみ出し、隣接する接続パ
ッドと接触してショートする不具合があった。さらに、
従来の混成集積回路に形成されるオーバーコート膜は、
製造工程の短縮化に伴い、その焼成工程が１回であるた
めに、オーバーコート膜の架橋密度を向上させることが
できず、耐湿性等を向上させることが困難であった。架
橋密度を向上させるためには焼成時間を長くすれば解決
できるが、焼成時間を長くすれば製造時間のロスになり
生産性が低下する問題がある。
され、そのパッド上に半田クリーム層を介してＱＦＰ等
のパッケージ化された半導体素子を半田接続する場合に
は、接続的に接続パッド上に設けられた余剰半田が半田
ボールとなり接続パッドからはみ出し、隣接する接続パ
ッドと接触してショートする不具合があった。さらに、
従来の混成集積回路に形成されるオーバーコート膜は、
製造工程の短縮化に伴い、その焼成工程が１回であるた
めに、オーバーコート膜の架橋密度を向上させることが
できず、耐湿性等を向上させることが困難であった。架
橋密度を向上させるためには焼成時間を長くすれば解決
できるが、焼成時間を長くすれば製造時間のロスになり
生産性が低下する問題がある。
【０００７】本発明は上述した課題に鑑みて為されたも
ので、この発明の目的は、特に、導電路がファインピッ
チで形成された混成集積回路の製造工程中に発生するア
ルミニウムカス、半田ボールによるパターン間ショート
を防止し、且つ、オーバーコート膜の架橋密度を向上さ
せる混成集積回路およびその製造方法を提供する事であ
る。
ので、この発明の目的は、特に、導電路がファインピッ
チで形成された混成集積回路の製造工程中に発生するア
ルミニウムカス、半田ボールによるパターン間ショート
を防止し、且つ、オーバーコート膜の架橋密度を向上さ
せる混成集積回路およびその製造方法を提供する事であ
る。
【０００８】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる第１の混成集積
回路は、絶縁基板上に所望形状の導電路を設け、その導
電路が延在される複数の先端部に設けられた接続パッド
と半導体素子を接続した混成集積回路の接続パッド近傍
に低分子量で且つ無溶剤型の熱硬化性樹脂を設けたこと
を特徴としている。
目的を達成するため、この発明に係わる第１の混成集積
回路は、絶縁基板上に所望形状の導電路を設け、その導
電路が延在される複数の先端部に設けられた接続パッド
と半導体素子を接続した混成集積回路の接続パッド近傍
に低分子量で且つ無溶剤型の熱硬化性樹脂を設けたこと
を特徴としている。
【０００９】また、この発明に係わる第２の混成集積回
路は、絶縁金属基板上に所望形状の導電路を設け、その
導電が延在される複数の先端部に設けられた接続パッド
を除く領域上に導電路を保護するためのオーバーコート
膜が設けられ、接続パッドと半導体素子を接続した混成
集積回路のオーバーコート膜と接続パッド間に低分子量
で、且つ、無溶剤型の熱硬化性樹脂を設けたことを特徴
としている。
路は、絶縁金属基板上に所望形状の導電路を設け、その
導電が延在される複数の先端部に設けられた接続パッド
を除く領域上に導電路を保護するためのオーバーコート
膜が設けられ、接続パッドと半導体素子を接続した混成
集積回路のオーバーコート膜と接続パッド間に低分子量
で、且つ、無溶剤型の熱硬化性樹脂を設けたことを特徴
としている。
【００１０】一方、この発明に係わる混成集積回路の製
造方法は、絶縁金属基板上に所望形状の導電路を設け、
その導電が延在される複数の先端部に設けられた接続パ
ッドを除く領域上に導電路を保護するためのオーバーコ
ート膜を設けて、接続パッドと半導体素子を接続する混
成集積回路のオーバーコート膜を形成した後、そのオー
バーコート膜と接続パッドに挾まれた領域に低分子量且
つ無溶剤型の熱硬化性樹脂を印刷、熱処理し、その熱処
理工程時に熱硬化性樹脂を導電路方向に流出させ、接続
パッド間に熱硬化性樹脂膜を形成することを特徴として
いる。
造方法は、絶縁金属基板上に所望形状の導電路を設け、
その導電が延在される複数の先端部に設けられた接続パ
ッドを除く領域上に導電路を保護するためのオーバーコ
ート膜を設けて、接続パッドと半導体素子を接続する混
成集積回路のオーバーコート膜を形成した後、そのオー
バーコート膜と接続パッドに挾まれた領域に低分子量且
つ無溶剤型の熱硬化性樹脂を印刷、熱処理し、その熱処
理工程時に熱硬化性樹脂を導電路方向に流出させ、接続
パッド間に熱硬化性樹脂膜を形成することを特徴として
いる。
【００１１】
【作用】以上のように構成される第１の混成集積回路に
おいては、接続パッド近傍に低分子量、且つ、無溶剤型
の熱硬化性樹脂を設けることにより、その熱硬化性樹脂
の熱処理時に熱硬化性樹脂の一部を接続パッド間に介在
させることができる。また、第２の混成集積回路におい
ては、導電路を被覆保護するオーバーコート膜と接続パ
ッド間に低分子量、且つ、無溶剤型の熱硬化性樹脂を設
けることにより、オーバーコート膜がダムとなり、その
熱硬化性樹脂の熱処理時に熱硬化性樹脂の流出を接続パ
ッド方向に強制し、接続パッド間および接続パッドの先
端部まで熱硬化性樹脂を配置することができる。
おいては、接続パッド近傍に低分子量、且つ、無溶剤型
の熱硬化性樹脂を設けることにより、その熱硬化性樹脂
の熱処理時に熱硬化性樹脂の一部を接続パッド間に介在
させることができる。また、第２の混成集積回路におい
ては、導電路を被覆保護するオーバーコート膜と接続パ
ッド間に低分子量、且つ、無溶剤型の熱硬化性樹脂を設
けることにより、オーバーコート膜がダムとなり、その
熱硬化性樹脂の熱処理時に熱硬化性樹脂の流出を接続パ
ッド方向に強制し、接続パッド間および接続パッドの先
端部まで熱硬化性樹脂を配置することができる。
【００１２】さらに、この混成集積回路の製造方法にお
いては、オーバーコート膜を形成した後、そのオーバー
コート膜と接続パッドに挾まれた領域に低分子量、且
つ、無溶剤型の熱硬化性樹脂を印刷・硬化することによ
り、その熱処理工程時にオーバーコート膜の再焼成を同
時にすることができ、オーバーコート膜の架橋密度を向
上させることができる。
いては、オーバーコート膜を形成した後、そのオーバー
コート膜と接続パッドに挾まれた領域に低分子量、且
つ、無溶剤型の熱硬化性樹脂を印刷・硬化することによ
り、その熱処理工程時にオーバーコート膜の再焼成を同
時にすることができ、オーバーコート膜の架橋密度を向
上させることができる。
【００１３】
【実施例】以下に、図１〜図５に示した実施例に基づい
て、本発明の混成集積回路およびその製造方法について
説明する。図１は本発明の混成集積回路を示す要部拡大
平面図であり、（１）は絶縁基板、（２）は導電路、
（３）は導電路（２）の延在された先端部に設けられた
接続パッド、（４）はオーバーコート膜、（５）は接続
パッド（３）の近傍に設けられた熱硬化性樹脂である。
て、本発明の混成集積回路およびその製造方法について
説明する。図１は本発明の混成集積回路を示す要部拡大
平面図であり、（１）は絶縁基板、（２）は導電路、
（３）は導電路（２）の延在された先端部に設けられた
接続パッド、（４）はオーバーコート膜、（５）は接続
パッド（３）の近傍に設けられた熱硬化性樹脂である。
【００１４】絶縁基板（１）としては、アルミニウム基
板の一主面上にエポキシ樹脂を貼着した、絶縁金属基板
が用いられる。例えば、短冊状の基板（１）上にはエポ
キシあるいはポリイミド樹脂をベースとした絶縁樹脂と
銅箔とが一体化されたクラッド材を貼着し、その銅箔を
所望形状にエッチングして導電路（２）を形成する。こ
の導電路は図中からは明らかにされないが、短冊状の基
板に設けられた複数の領域毎に形成されている。さら
に、導電路（２）は混成集積回路を小型化にするため
に、部分的に約３０〜１００μｍピッチのファインパタ
ーン領域を有している。
板の一主面上にエポキシ樹脂を貼着した、絶縁金属基板
が用いられる。例えば、短冊状の基板（１）上にはエポ
キシあるいはポリイミド樹脂をベースとした絶縁樹脂と
銅箔とが一体化されたクラッド材を貼着し、その銅箔を
所望形状にエッチングして導電路（２）を形成する。こ
の導電路は図中からは明らかにされないが、短冊状の基
板に設けられた複数の領域毎に形成されている。さら
に、導電路（２）は混成集積回路を小型化にするため
に、部分的に約３０〜１００μｍピッチのファインパタ
ーン領域を有している。
【００１５】この導電路（２）が延在される先端部に
は、半導体素子（図示しない）と接続される複数の接続
パッド（３）が形成されている。この接続パッド（３）
はＱＦＰ等のパッケージ化された半導体素子と直接され
る場合と、チップ状の半導体素子とワイヤ線で接続され
る場合がある。短冊状の基板上に導電路を形成した後、
所定サイズにプレス金型を用いてプレス打抜きして個別
に分割した後、搬送工程で所定の工程が行われる。
は、半導体素子（図示しない）と接続される複数の接続
パッド（３）が形成されている。この接続パッド（３）
はＱＦＰ等のパッケージ化された半導体素子と直接され
る場合と、チップ状の半導体素子とワイヤ線で接続され
る場合がある。短冊状の基板上に導電路を形成した後、
所定サイズにプレス金型を用いてプレス打抜きして個別
に分割した後、搬送工程で所定の工程が行われる。
【００１６】基板（１）上には、図１および図２に示す
如く、接続パッド（３）を除いた導電路（２）を被覆す
るように、エポキシ樹脂をベースとしたオーバーコート
材をスクリーン印刷して熱硬化処理してオーバーコート
膜（４）を形成する。一般的に絶縁樹脂をスクリーン印
刷で基板上に印刷する場合、印刷時のブリード現象を防
止するために、高分子量約１０００（固形状）の高分子
エポキシ樹脂をベースとし、その高分子エポキシ樹脂を
溶剤で溶解し、その溶液中に印刷性等を向上させるため
にフィラー、硬化剤等を混入してスクリーン印刷してい
る。
如く、接続パッド（３）を除いた導電路（２）を被覆す
るように、エポキシ樹脂をベースとしたオーバーコート
材をスクリーン印刷して熱硬化処理してオーバーコート
膜（４）を形成する。一般的に絶縁樹脂をスクリーン印
刷で基板上に印刷する場合、印刷時のブリード現象を防
止するために、高分子量約１０００（固形状）の高分子
エポキシ樹脂をベースとし、その高分子エポキシ樹脂を
溶剤で溶解し、その溶液中に印刷性等を向上させるため
にフィラー、硬化剤等を混入してスクリーン印刷してい
る。
【００１７】このように高分子量のエポキシ樹脂を溶剤
で溶解し所定の印刷粘度を調整したオーバーコート材を
印刷し焼成すると、図５に示す如き、焼成の温度上昇時
に一時的に粘度は低下するが（Ａ）、溶剤の揮発および
硬化反応（Ｂ）で粘度が急上昇して硬化し、ブリードの
発生はほとんど防止されている。オーバーコート膜
（４）を形成した後、図３に示す如く、オーバーコート
膜（４）と接続パッド（３）間に挾まれた基板（１）領
域上に熱硬化性樹脂（５）を印刷する。この熱硬化性樹
脂（５）は低分子量で且つ無溶剤型タイプのものを用
い、例えば、低分子量エポキシ樹脂は、分子量１００〜
２００で粘度が約２ＰＳのグリシジェーテル系エポキシ
樹脂と分子量２００〜４００で粘度が約２００ＰＳのビ
スフェノール系エポキシ樹脂を混合して、平均分子量を
約５０〜３００、好ましくは約１００〜１５０、粘度を
１５０〜１００ＰＳに調整したものが用いられる。（以
下に、この熱硬化性樹脂（５）を単にブリード用樹脂
（５）という。）このように分子量を約１００〜１５０
に調整した液状エポキシ樹脂５５部、フィラー４５部、
硬化剤５部の割合で混合してブリード用樹脂材を形成す
る。本実施例で用いられる硬化剤は所定温度、例えば１
２０℃まで安定（硬化しない）し、１２０℃以上で急激
に硬化反応するイミダゾール系のものが用いられてい
る。このブリード用樹脂（５）を図３に示す如く、オー
バーコート膜（４）の周端辺と接触するように基板
（１）上にスクリーン印刷し焼成する。
で溶解し所定の印刷粘度を調整したオーバーコート材を
印刷し焼成すると、図５に示す如き、焼成の温度上昇時
に一時的に粘度は低下するが（Ａ）、溶剤の揮発および
硬化反応（Ｂ）で粘度が急上昇して硬化し、ブリードの
発生はほとんど防止されている。オーバーコート膜
（４）を形成した後、図３に示す如く、オーバーコート
膜（４）と接続パッド（３）間に挾まれた基板（１）領
域上に熱硬化性樹脂（５）を印刷する。この熱硬化性樹
脂（５）は低分子量で且つ無溶剤型タイプのものを用
い、例えば、低分子量エポキシ樹脂は、分子量１００〜
２００で粘度が約２ＰＳのグリシジェーテル系エポキシ
樹脂と分子量２００〜４００で粘度が約２００ＰＳのビ
スフェノール系エポキシ樹脂を混合して、平均分子量を
約５０〜３００、好ましくは約１００〜１５０、粘度を
１５０〜１００ＰＳに調整したものが用いられる。（以
下に、この熱硬化性樹脂（５）を単にブリード用樹脂
（５）という。）このように分子量を約１００〜１５０
に調整した液状エポキシ樹脂５５部、フィラー４５部、
硬化剤５部の割合で混合してブリード用樹脂材を形成す
る。本実施例で用いられる硬化剤は所定温度、例えば１
２０℃まで安定（硬化しない）し、１２０℃以上で急激
に硬化反応するイミダゾール系のものが用いられてい
る。このブリード用樹脂（５）を図３に示す如く、オー
バーコート膜（４）の周端辺と接触するように基板
（１）上にスクリーン印刷し焼成する。
【００１８】ブリード用樹脂（５）を焼成炉で焼成する
際、図５に示す如く、ブリード用樹脂（５）は低分子量
かつ無溶剤型であるために、焼成温度の上昇に伴い粘度
が低下しつづけ所定の温度になったときに急激に硬化反
応する。すなわち、焼成温度の上昇に伴ってブリード用
樹脂（５）はブリードを生じ導電路（２）間のパターン
に沿って毛細管現象により導電路（２）間および接続パ
ッド（３）間に流出した後に硬化することになる。ブリ
ードした樹脂（５）の流出は上記した毛細管現象および
オーバーコート膜（４）によって接続パッド（３）方向
に強制され、その結果、接続パッド（３）の先端部まで
樹脂（５）が流出される。従って、導電路（２）間およ
び、接続パッド（３）間にブリード用樹脂（５）の一部
が介在されることになる。（図４参照）。
際、図５に示す如く、ブリード用樹脂（５）は低分子量
かつ無溶剤型であるために、焼成温度の上昇に伴い粘度
が低下しつづけ所定の温度になったときに急激に硬化反
応する。すなわち、焼成温度の上昇に伴ってブリード用
樹脂（５）はブリードを生じ導電路（２）間のパターン
に沿って毛細管現象により導電路（２）間および接続パ
ッド（３）間に流出した後に硬化することになる。ブリ
ードした樹脂（５）の流出は上記した毛細管現象および
オーバーコート膜（４）によって接続パッド（３）方向
に強制され、その結果、接続パッド（３）の先端部まで
樹脂（５）が流出される。従って、導電路（２）間およ
び、接続パッド（３）間にブリード用樹脂（５）の一部
が介在されることになる。（図４参照）。
【００１９】また、本実施例で用いられる焼成炉での温
度プロファイルは、図６に示す如く、一定時間の間は温
度上昇を抑えたプリヒートゾーンＸ設けているために、
上記したブリード用樹脂（５）のブリード効果を安定さ
せている。基板（１）上にオーバーコート膜（４）およ
びブリード用樹脂（５）を形成した後、図示しないが、
例えば接続パッド（３）上にクリーム半田を印刷してＱ
ＦＰ等のパッケージ化された半導体素子を半田固着す
る。
度プロファイルは、図６に示す如く、一定時間の間は温
度上昇を抑えたプリヒートゾーンＸ設けているために、
上記したブリード用樹脂（５）のブリード効果を安定さ
せている。基板（１）上にオーバーコート膜（４）およ
びブリード用樹脂（５）を形成した後、図示しないが、
例えば接続パッド（３）上にクリーム半田を印刷してＱ
ＦＰ等のパッケージ化された半導体素子を半田固着す
る。
【００２０】
【発明の効果】以上に詳述したように、本発明に依れ
ば、接続パッド近傍に低分子量、且つ、無溶剤型のブリ
ード用樹脂を設けることにより、そのブリード用樹脂の
熱処理時に生じるブリード現象によりブリード用樹脂の
一部を接続パッド間に介在させることができる。その結
果、製造工程中にアルミニウムカス等の導電性不純物が
接続パッド間に残存しても回路パターンショートの発生
を抑制することができる。
ば、接続パッド近傍に低分子量、且つ、無溶剤型のブリ
ード用樹脂を設けることにより、そのブリード用樹脂の
熱処理時に生じるブリード現象によりブリード用樹脂の
一部を接続パッド間に介在させることができる。その結
果、製造工程中にアルミニウムカス等の導電性不純物が
接続パッド間に残存しても回路パターンショートの発生
を抑制することができる。
【００２１】また、本発明に依れば、導電路を被覆保護
するオーバーコート膜と接続パッド間に低分子量、且
つ、無溶剤型の熱硬化性樹脂を設けることにより、オー
バーコート膜がダムとなり、その熱硬化性樹脂の熱処理
時に熱硬化性樹脂の流出を接続パッド方向に強制し、接
続パッド間および接続パッドの先端部まで熱硬化性樹脂
を配置することができる。その結果、上記したように回
路パターンショートの発生を抑制することができる。
するオーバーコート膜と接続パッド間に低分子量、且
つ、無溶剤型の熱硬化性樹脂を設けることにより、オー
バーコート膜がダムとなり、その熱硬化性樹脂の熱処理
時に熱硬化性樹脂の流出を接続パッド方向に強制し、接
続パッド間および接続パッドの先端部まで熱硬化性樹脂
を配置することができる。その結果、上記したように回
路パターンショートの発生を抑制することができる。
【００２２】さらに、本発明に依れば、オーバーコート
膜を形成した後、そのオーバーコート膜と接続パッドに
挾まれた領域に低分子量、且つ、無溶剤型の熱硬化性樹
脂を印刷・硬化することにより、その熱処理工程時にオ
ーバーコート膜の再焼成を同時にすることができ、オー
バーコート膜の架橋密度を向上させることができる。そ
の結果、耐湿性、耐薬品性に対して極めて向上したオー
バーコート膜で導電路が保護されるために信頼性の優れ
た混成集積回路基板を提供することができる。
膜を形成した後、そのオーバーコート膜と接続パッドに
挾まれた領域に低分子量、且つ、無溶剤型の熱硬化性樹
脂を印刷・硬化することにより、その熱処理工程時にオ
ーバーコート膜の再焼成を同時にすることができ、オー
バーコート膜の架橋密度を向上させることができる。そ
の結果、耐湿性、耐薬品性に対して極めて向上したオー
バーコート膜で導電路が保護されるために信頼性の優れ
た混成集積回路基板を提供することができる。
【図１】本発明の混成集積回路を示す平面図である。
【図２】本発明の混成集積回路の製造工程を示す図であ
る。
る。
【図３】本発明の混成集積回路の製造工程を示す図であ
る。
る。
【図４】本発明の混成集積回路の製造工程を示す図であ
る。
る。
【図５】粘度特性を示す特性図である。
【図６】温度特性を示す特性図である。
【図７】従来の混成集積回路を示す平面図である。
（１） 基板 （２） 導電路 （３） 接続パッド （４） オーバーコート膜 （５） ブリード用樹脂（熱硬化性樹脂）
Claims (3)
- 【請求項１】 絶縁基板上に所望形状の導電路を設け、
その導電路が延在される複数の先端部に設けられた接続
パッドと半導体素子を接続した混成集積回路において、 前記接続パッド近傍に低分子量で、且つ、無溶剤型の熱
硬化性樹脂を設けたことを特徴とする混成集積回路。 - 【請求項２】 絶縁金属基板上に所望形状の導電路を設
け、その導電が延在される複数の先端部に設けられた接
続パッドを除く領域上に前記導電路を保護するためのオ
ーバーコート膜が設けられ、前記接続パッドと半導体素
子を接続した混成集積回路において、 前記オーバーコート膜と前記接続パッド間に低分子量
で、且つ、無溶剤型の熱硬化性樹脂を設けたことを特徴
とする混成集積回路。 - 【請求項３】 絶縁金属基板上に所望形状の導電路を設
け、その導電が延在される複数の先端部に設けられた接
続パッドを除く領域上に前記導電路を保護するためのオ
ーバーコート膜を設け、前記接続パッドと半導体素子を
接続する混成集積回路の製造方法において、 前記オーバーコート膜を形成した後、そのオーバーコー
ト膜と接続パッドに挾まれた領域に低分子量且つ無溶剤
型の熱硬化性樹脂を印刷、熱処理し、その熱処理工程時
に前記熱硬化性樹脂を導電路方向に流出させ、前記接続
パッド間に前記熱硬化性樹脂膜を形成することを特徴と
する混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18287593A JPH0738235A (ja) | 1993-07-23 | 1993-07-23 | 混成集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18287593A JPH0738235A (ja) | 1993-07-23 | 1993-07-23 | 混成集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738235A true JPH0738235A (ja) | 1995-02-07 |
Family
ID=16125956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18287593A Pending JPH0738235A (ja) | 1993-07-23 | 1993-07-23 | 混成集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191169A (ja) * | 1996-01-10 | 1997-07-22 | Nec Corp | 印刷配線板 |
-
1993
- 1993-07-23 JP JP18287593A patent/JPH0738235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191169A (ja) * | 1996-01-10 | 1997-07-22 | Nec Corp | 印刷配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4088828A (en) | Printed circuit board | |
| US7358445B1 (en) | Circuit substrate and apparatus including the circuit substrate | |
| KR100316375B1 (ko) | 반도체 장치와 그 제조방법 | |
| US7180007B2 (en) | Electronic circuit device and its manufacturing method | |
| JP2814966B2 (ja) | 半導体装置 | |
| EP0907205A2 (en) | Semiconductor package and method for manufacturing the same | |
| JP2004103998A (ja) | 回路部品内蔵モジュール | |
| JP3391282B2 (ja) | 電子部品の製造方法 | |
| US12279380B2 (en) | Method for producing a circuit board arrangement | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| US6326239B1 (en) | Mounting structure of electronic parts and mounting method of electronic parts | |
| JPH0738235A (ja) | 混成集積回路およびその製造方法 | |
| KR20230042242A (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2005340230A (ja) | プリント配線板および部品実装体の製造方法 | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JP2615149B2 (ja) | Ｉｃチップの実装方法 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| US20060037777A1 (en) | Mounting structure of electronic components and mounting method thereof | |
| US20070040279A1 (en) | Switching device for altering built-in function of IC chip | |
| JP2007027242A (ja) | 基板 | |
| JP2017220574A (ja) | 電子部品実装基板の製造方法、基板およびメタルマスク | |
| KR20230115476A (ko) | 기판 및 기판 제조 방법 | |
| JP2523209Y2 (ja) | 混成集積回路 |