JPH0738456A - マイクロ波ミクサ回路 - Google Patents
マイクロ波ミクサ回路Info
- Publication number
- JPH0738456A JPH0738456A JP18053893A JP18053893A JPH0738456A JP H0738456 A JPH0738456 A JP H0738456A JP 18053893 A JP18053893 A JP 18053893A JP 18053893 A JP18053893 A JP 18053893A JP H0738456 A JPH0738456 A JP H0738456A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- drain
- gate
- bias voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 FET の動作点を定める直流バイアスの極性が
一極性だけで，回路構成が簡略であり、 FETの特性のバ
ラツキに対する調整が可能なミクサ回路を提供する。 【構成】 FET のゲートG にインピーダンス整合回路11
を通した無線信号と共に直流バイアス電圧-VGを印加
し、ドレインD には直接に局部搬送波LOinをフィルタ22
とインピーダンス整合回路23とを通して入力し、該局部
搬送波が整流されて該ドレインから接地されたソースS
へ自己整流電流が流れる様に該FET をドレイン電流Id
の非飽和領域で動作させ、該FET の静特性のバラツキに
対しては、該バラツキで変化するドレイン電流Idに含ま
れる中間周波数成分IdIFを定めるゲートのビルトイン電
圧VBとドレインD の直流バイアス電圧+VD と該ゲートG
の直流バイアス電圧-VG との和(VB +VD -VG ) を、該ゲ
ートG の直流バイアス電圧-V Gを変える事で、変化させ
ることにより対応するように構成する。
一極性だけで，回路構成が簡略であり、 FETの特性のバ
ラツキに対する調整が可能なミクサ回路を提供する。 【構成】 FET のゲートG にインピーダンス整合回路11
を通した無線信号と共に直流バイアス電圧-VGを印加
し、ドレインD には直接に局部搬送波LOinをフィルタ22
とインピーダンス整合回路23とを通して入力し、該局部
搬送波が整流されて該ドレインから接地されたソースS
へ自己整流電流が流れる様に該FET をドレイン電流Id
の非飽和領域で動作させ、該FET の静特性のバラツキに
対しては、該バラツキで変化するドレイン電流Idに含ま
れる中間周波数成分IdIFを定めるゲートのビルトイン電
圧VBとドレインD の直流バイアス電圧+VD と該ゲートG
の直流バイアス電圧-VG との和(VB +VD -VG ) を、該ゲ
ートG の直流バイアス電圧-V Gを変える事で、変化させ
ることにより対応するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波受信機のミ
クサ回路に係り、特に其のミクサ素子として電界効果ト
ランジスタFET を用い, 其のソースを接地し,其のドレ
インに局部搬送波を注入して,入力信号の周波数を中間
周波数に変換して出力するドレイン注入型のミクサ回路
に関する。このドレイン注入型ミクサ回路では、FET の
動作点を定める直流バイアス電圧が一つの極性のものだ
けで回路構成が簡略であり，且つ FETの特性のバラツキ
に対する調整が可能であることが望まれている。
クサ回路に係り、特に其のミクサ素子として電界効果ト
ランジスタFET を用い, 其のソースを接地し,其のドレ
インに局部搬送波を注入して,入力信号の周波数を中間
周波数に変換して出力するドレイン注入型のミクサ回路
に関する。このドレイン注入型ミクサ回路では、FET の
動作点を定める直流バイアス電圧が一つの極性のものだ
けで回路構成が簡略であり，且つ FETの特性のバラツキ
に対する調整が可能であることが望まれている。
【０００２】
【従来の技術】図４と図５に従来の FETを用いたドレイ
ン注入型ミクサ回路の構成例を示す。図４の第１の従来
例の回路では、其のソースS が接地された FETのゲート
G に、入力のマイクロ波信号RFinが, インピーダンス整
合回路111を通して入力されると同時に, FET の動作点
を定めるゲートG の負極性の直流バイアス-VG が, 高周
波チョーク121を通して印加される。FETのドレインDに
は、局部搬送波LOinがフィルタ221とインピーダンス整
合回路231とを通して入力されると同時に, 正極性の直
流バイアス+VD が, 高周波のチョーク241を通して印加
される。そして入力のマイクロ波信号RFinと局部搬送波
LOinとが、FET にてミクスされ、生成された差周波数IF
の出力信号IFout が,信号フィルタ211を通して出力され
る。
ン注入型ミクサ回路の構成例を示す。図４の第１の従来
例の回路では、其のソースS が接地された FETのゲート
G に、入力のマイクロ波信号RFinが, インピーダンス整
合回路111を通して入力されると同時に, FET の動作点
を定めるゲートG の負極性の直流バイアス-VG が, 高周
波チョーク121を通して印加される。FETのドレインDに
は、局部搬送波LOinがフィルタ221とインピーダンス整
合回路231とを通して入力されると同時に, 正極性の直
流バイアス+VD が, 高周波のチョーク241を通して印加
される。そして入力のマイクロ波信号RFinと局部搬送波
LOinとが、FET にてミクスされ、生成された差周波数IF
の出力信号IFout が,信号フィルタ211を通して出力され
る。
【０００３】図５の第２の従来例のミクサ回路では、ソ
ースS が接地されたFET のゲートG,ドレインDには、何
の直流バイアス電圧も接続せず，直流抵抗の少ない高周
波チョーク122,242 を用いて、接地GND に直流的に短絡
する様に接続されている。
ースS が接地されたFET のゲートG,ドレインDには、何
の直流バイアス電圧も接続せず，直流抵抗の少ない高周
波チョーク122,242 を用いて、接地GND に直流的に短絡
する様に接続されている。
【０００４】
【発明が解決しようとする課題】上記の従来例の FETを
用いたドレイン注入型ミクサ回路には、次の様な問題点
がある。図４の第１の従来例のミクサ回路は、ソース
S が接地されたFET のゲートG,ドレインDに，それぞれ
負極性の直流バイアス-VG と正極性の直流バイアス+VD
とを接続しなければならない。図５の第２の従来例の
ミクサ回路では、ソースS が接地されたFET のゲートG,
ドレインDに、何も直流バイアス電源を接続しなくて良
いが、その代りに，直流抵抗の少ない高周波チョーク12
2,242 を用いて、ゲートG,ドレインDを接地GND に直流
的に短絡しなければならず、その分だけミクサ回路の構
成が複雑となる。また、図５の第２の従来例のミクサ
回路では、FET の特性のバラツキに対する調整が不可能
であり、逆に FETの特性として、其のゲートG,ドレイン
D の直流バイアス電圧が共に零の時に、低レベルの無線
信号の周波数変換器として必要な非直線特性を示す FET
素子を選別しなければならないと言う問題点があった。
用いたドレイン注入型ミクサ回路には、次の様な問題点
がある。図４の第１の従来例のミクサ回路は、ソース
S が接地されたFET のゲートG,ドレインDに，それぞれ
負極性の直流バイアス-VG と正極性の直流バイアス+VD
とを接続しなければならない。図５の第２の従来例の
ミクサ回路では、ソースS が接地されたFET のゲートG,
ドレインDに、何も直流バイアス電源を接続しなくて良
いが、その代りに，直流抵抗の少ない高周波チョーク12
2,242 を用いて、ゲートG,ドレインDを接地GND に直流
的に短絡しなければならず、その分だけミクサ回路の構
成が複雑となる。また、図５の第２の従来例のミクサ
回路では、FET の特性のバラツキに対する調整が不可能
であり、逆に FETの特性として、其のゲートG,ドレイン
D の直流バイアス電圧が共に零の時に、低レベルの無線
信号の周波数変換器として必要な非直線特性を示す FET
素子を選別しなければならないと言う問題点があった。
【０００５】本発明の目的は、FET の動作点を定める直
流バイアス電圧が一つの極性のものだけで回路構成が簡
略であり，且つ FET素子の特性のバラツキに対する調整
が可能である様な FETを用いたドレイン注入型ミクサ回
路を実現することにある。
流バイアス電圧が一つの極性のものだけで回路構成が簡
略であり，且つ FET素子の特性のバラツキに対する調整
が可能である様な FETを用いたドレイン注入型ミクサ回
路を実現することにある。
【０００６】
【課題を解決するための手段】この目的達成のための本
発明の FETを用いたドレイン注入型ミクサ回路の基本構
成を、図１の原理図に示す。ソースS が接地された FET
のゲートG に、入力の信号RFinのインピーダンス整合回
路11を通した無線信号と共に,直流バイアス電圧-VG を
印加し、ドレインD には、何の直流バイアス電圧も印加
せず高周波チョークも設けずに、中間周波信号IFに周波
数変換する為の局部搬送波LOinをフィルタ22, インピー
ダンス整合回路23を通して入力し該局部搬送波LOinが整
流されて該ドレインD から接地されたソースS へ自己整
流電流が流れる様に該FET をドレイン電流I d の非飽和
領域で動作させ、該FETの静特性のバラツキに対して
は、該バラツキで変化するドレイン電流I d に含まれる
中間周波成分I dIF を定めるゲートG のビルトイン電圧
VB と該ドレインD の直流バイアス電圧+VDと該ゲートG
の負極性の直流バイアス電圧-VGとの和(VB +VD -VG )
を、該ゲートG の負極性の直流バイアス電圧-V Gを変え
る事で、変化させることにより、対応するように構成す
る。
発明の FETを用いたドレイン注入型ミクサ回路の基本構
成を、図１の原理図に示す。ソースS が接地された FET
のゲートG に、入力の信号RFinのインピーダンス整合回
路11を通した無線信号と共に,直流バイアス電圧-VG を
印加し、ドレインD には、何の直流バイアス電圧も印加
せず高周波チョークも設けずに、中間周波信号IFに周波
数変換する為の局部搬送波LOinをフィルタ22, インピー
ダンス整合回路23を通して入力し該局部搬送波LOinが整
流されて該ドレインD から接地されたソースS へ自己整
流電流が流れる様に該FET をドレイン電流I d の非飽和
領域で動作させ、該FETの静特性のバラツキに対して
は、該バラツキで変化するドレイン電流I d に含まれる
中間周波成分I dIF を定めるゲートG のビルトイン電圧
VB と該ドレインD の直流バイアス電圧+VDと該ゲートG
の負極性の直流バイアス電圧-VGとの和(VB +VD -VG )
を、該ゲートG の負極性の直流バイアス電圧-V Gを変え
る事で、変化させることにより、対応するように構成す
る。
【０００７】
【作用】FET をソース接地で使用した場合、ドレイン電
流I d は飽和領域と非飽和領域とで次の様に近似でき
る。飽和領域(Vd ＞U0+Vg -VB )のドレイン電流I
d は、 I d =I S[1 -3(-V g +VB )/U0 + 2｛(-V g +VB )/U0｝
2/3]の式で近似され、非飽和領域(Vd ＜U0+Vg -VB )の
ドレイン電流I d は、 I d =I S[3Vd /U0 -2｛(Vd -V g +VB )/U0｝2/3-｛(-V g +VB )/U0｝2/3] の式で近似される。ここで Vg はゲート電圧、 Vd はド
レイン電圧、 VB はゲートのビルトイン電圧、 Vp はピ
ンチオフ電圧、U0は(VB +Vp ) 、I S は Vg =Vpの時の
ドレイン飽和電流である。ここでドレイン電圧 Vd は、
一般にはドレインDの直流バイアス電圧 VD と局部搬送
波信号V LO= v1Sin ω1tとの和を表し、ゲート電圧 Vg
は、ゲートGの直流バイアス電圧-VG と主信号 VS =vs S
in ωs tとの和( -VG +VS ) を表す。ミクサ動作に関係
する非飽和領域(Vd ＜U0+Vg -VB)のドレイン電流I d の
式の第２項のみのドレイン電流を I′d とすると、I′
d = -A( V X + v1Sinω1t - vs Sin ωs t)2/3 とな
る。ここで A = 2IS/U0 2/3、V X =V B+V D -V Gであ
る。この中 vs の線形項のみを含むものを抜き出しI"d
とすると、 I"d = 3A/2( V X + v1Sin ω1t)2/3 vs Si
n ωs t となる。また、ドレイン電流I d に含まれる中
間周波数成分I dIF は、I dIF = I S v1 vs Cos(ωs -
ω1)t/[4U0 3/2( V B +V D -V G)1/2] となる。この式よ
り、(VB +VD -VG ）＞０を満足する範囲で，(VB +VD -V
G ）の値が小さければ小さいほど，変換された中間周波
数成分I dIF は大きくなり、ミクサ回路の変換損失は小
さくなる。
流I d は飽和領域と非飽和領域とで次の様に近似でき
る。飽和領域(Vd ＞U0+Vg -VB )のドレイン電流I
d は、 I d =I S[1 -3(-V g +VB )/U0 + 2｛(-V g +VB )/U0｝
2/3]の式で近似され、非飽和領域(Vd ＜U0+Vg -VB )の
ドレイン電流I d は、 I d =I S[3Vd /U0 -2｛(Vd -V g +VB )/U0｝2/3-｛(-V g +VB )/U0｝2/3] の式で近似される。ここで Vg はゲート電圧、 Vd はド
レイン電圧、 VB はゲートのビルトイン電圧、 Vp はピ
ンチオフ電圧、U0は(VB +Vp ) 、I S は Vg =Vpの時の
ドレイン飽和電流である。ここでドレイン電圧 Vd は、
一般にはドレインDの直流バイアス電圧 VD と局部搬送
波信号V LO= v1Sin ω1tとの和を表し、ゲート電圧 Vg
は、ゲートGの直流バイアス電圧-VG と主信号 VS =vs S
in ωs tとの和( -VG +VS ) を表す。ミクサ動作に関係
する非飽和領域(Vd ＜U0+Vg -VB)のドレイン電流I d の
式の第２項のみのドレイン電流を I′d とすると、I′
d = -A( V X + v1Sinω1t - vs Sin ωs t)2/3 とな
る。ここで A = 2IS/U0 2/3、V X =V B+V D -V Gであ
る。この中 vs の線形項のみを含むものを抜き出しI"d
とすると、 I"d = 3A/2( V X + v1Sin ω1t)2/3 vs Si
n ωs t となる。また、ドレイン電流I d に含まれる中
間周波数成分I dIF は、I dIF = I S v1 vs Cos(ωs -
ω1)t/[4U0 3/2( V B +V D -V G)1/2] となる。この式よ
り、(VB +VD -VG ）＞０を満足する範囲で，(VB +VD -V
G ）の値が小さければ小さいほど，変換された中間周波
数成分I dIF は大きくなり、ミクサ回路の変換損失は小
さくなる。
【０００８】ゲートのビルトイン電圧 VB は、FET の特
性のバラツキにより変化するので、上記(VB +VD -VG ）
の値を、ゲートG の直流バイアス電圧-VG を変える事
で、変化させて調整を行う。この調整により、ミクサ回
路の変換損失は小さくなる。また、ドレインD に直流バ
イアス電圧V D を印加しないので、ドレインDでは電力
を消費せず, 更に直流バイアス回路も不要となるので、
ミクサ回路の構成が簡単となる。FET の特性のバラツキ
は、ゲートG の負極性のバイアス電圧-VG によって其の
調整を行うが、ゲートG に流れる電流は微小なμA オー
ダーなので、殆ど電力の消費は無い。
性のバラツキにより変化するので、上記(VB +VD -VG ）
の値を、ゲートG の直流バイアス電圧-VG を変える事
で、変化させて調整を行う。この調整により、ミクサ回
路の変換損失は小さくなる。また、ドレインD に直流バ
イアス電圧V D を印加しないので、ドレインDでは電力
を消費せず, 更に直流バイアス回路も不要となるので、
ミクサ回路の構成が簡単となる。FET の特性のバラツキ
は、ゲートG の負極性のバイアス電圧-VG によって其の
調整を行うが、ゲートG に流れる電流は微小なμA オー
ダーなので、殆ど電力の消費は無い。
【０００９】
【実施例】図１の原理図はそのまま、本発明の実施例の
FETを用いたドレイン注入型ミクサ回路の構成を示し、
図２は該実施例のミクサ回路の動作を説明する為の FET
のゲート電圧に対する変換利得の特性を示し、図３は該
実施例のミクサ回路の雑音指数の特性を示す。図１の実
施例の FETを用いたミクサ回路は、入力信号RFをインピ
ーダンス整合回路11を通して FETのゲートG に入力し、
中間周波信号IFに変換する為の局部搬送波LOinをフィル
タ22, インピーダンス整合回路23を通して、ドレインD
に入力してミクスする。そして、FET の有するゲート電
圧とドレイン電圧の非線形特性により生成された差の中
間周波数の信号成分IFを,信号フィルタ21を通して取り
出すドレイン注入型ミクサ回路であり、図１の本発明の
実施例のミクサ回路は、回路的には、図４の第１の従来
例の回路と図５の第２の従来例の回路との中間のミクサ
回路である。図１の実施例の構成では、FET のドレイン
D には、実際に高周波チョークを一切設けず、直流DC的
にも高周波RF的にも開放のオープン状態にしておく。そ
して FETのゲートGに、図４の第１の従来例のミクサ回
路の如く、負極性の直流バイアス電圧-VG を印加し、FE
T素子のバラツキによるミクサ回路の変換特性の調整を
行う。局部搬送波LOinにより、FETのドレインD から接
地されたソースS へ自己整流電流が流れる動作条件の場
合には、ドレインD と直流的に同電位の任意の端子と接
地との間に直流分のみをリターンさせる高周波のチョー
ク回路を接続しなくても、その動作性能は変らない。図
２のFETのゲート電圧に対する変換利得の特性と、図３
の雑音指数の特性とは、共に各特性が最適となるゲート
電圧 Vg が、局部搬送波LOinの電力 PLO= -5dBm〜 +10d
Bmに対し、 Vg = -0.3v〜-0.4v である事を示す。素子F
ET のバラツキにより此の最適ゲート電圧 Vgが変わる
と、ミクサ特性が大幅に劣化して了うので、直流バイア
ス電圧-VG を変える事によるゲート電圧 Vg の調整が有
効となる。
FETを用いたドレイン注入型ミクサ回路の構成を示し、
図２は該実施例のミクサ回路の動作を説明する為の FET
のゲート電圧に対する変換利得の特性を示し、図３は該
実施例のミクサ回路の雑音指数の特性を示す。図１の実
施例の FETを用いたミクサ回路は、入力信号RFをインピ
ーダンス整合回路11を通して FETのゲートG に入力し、
中間周波信号IFに変換する為の局部搬送波LOinをフィル
タ22, インピーダンス整合回路23を通して、ドレインD
に入力してミクスする。そして、FET の有するゲート電
圧とドレイン電圧の非線形特性により生成された差の中
間周波数の信号成分IFを,信号フィルタ21を通して取り
出すドレイン注入型ミクサ回路であり、図１の本発明の
実施例のミクサ回路は、回路的には、図４の第１の従来
例の回路と図５の第２の従来例の回路との中間のミクサ
回路である。図１の実施例の構成では、FET のドレイン
D には、実際に高周波チョークを一切設けず、直流DC的
にも高周波RF的にも開放のオープン状態にしておく。そ
して FETのゲートGに、図４の第１の従来例のミクサ回
路の如く、負極性の直流バイアス電圧-VG を印加し、FE
T素子のバラツキによるミクサ回路の変換特性の調整を
行う。局部搬送波LOinにより、FETのドレインD から接
地されたソースS へ自己整流電流が流れる動作条件の場
合には、ドレインD と直流的に同電位の任意の端子と接
地との間に直流分のみをリターンさせる高周波のチョー
ク回路を接続しなくても、その動作性能は変らない。図
２のFETのゲート電圧に対する変換利得の特性と、図３
の雑音指数の特性とは、共に各特性が最適となるゲート
電圧 Vg が、局部搬送波LOinの電力 PLO= -5dBm〜 +10d
Bmに対し、 Vg = -0.3v〜-0.4v である事を示す。素子F
ET のバラツキにより此の最適ゲート電圧 Vgが変わる
と、ミクサ特性が大幅に劣化して了うので、直流バイア
ス電圧-VG を変える事によるゲート電圧 Vg の調整が有
効となる。
【００１０】
【発明の効果】以上説明した如く、本発明によれば、FE
T のドレインD に直流バイアスを印加しない事により,
FET を用いたミクサ回路の消費電流を小さくする事が出
来るし、ドレインD にバイアス回路を必要としないの
で, 回路を簡略化する事が出来てミクサ回路の小形化が
可能となる。さらに、ゲートG に直流バイアス-VG を印
加する事により, FET のバラツキによるミクサ回路の変
換特性の調整を行うことが出来る効果が得られる。
T のドレインD に直流バイアスを印加しない事により,
FET を用いたミクサ回路の消費電流を小さくする事が出
来るし、ドレインD にバイアス回路を必要としないの
で, 回路を簡略化する事が出来てミクサ回路の小形化が
可能となる。さらに、ゲートG に直流バイアス-VG を印
加する事により, FET のバラツキによるミクサ回路の変
換特性の調整を行うことが出来る効果が得られる。
【図１】 本発明のマイクロ波ミクサ回路の基本構成を
示す原理図
示す原理図
【図２】 本発明の実施例のミクサ回路の動作を説明す
る為の FETのゲート電圧に対する変換利得の特性図
る為の FETのゲート電圧に対する変換利得の特性図
【図３】 本発明の実施例のミクサ回路の動作を説明す
る為の FETのゲート電圧に対する雑音指数の特性図
る為の FETのゲート電圧に対する雑音指数の特性図
【図４】 従来のマイクロ波ミクサ回路の第１の例の構
成図
成図
【図５】 従来のマイクロ波ミクサ回路の第２の例の構
成図
成図
RFinは入力の無線周波数信号、FET はミクサ素子の電界
効果トランジスタ、IFout は周波数変換された中間周波
数の出力信号、-VG はゲートG への負極性の直流バイア
ス電圧、LOinは入力の局部搬送波信号、11は入力の高周
波信号と FETとのインピーダンス整合回路、12は FETの
ゲートG への直流バイアス-VG に対する高周波のチョー
ク、21は出力信号IFout のフィルタ、22は入力の局部搬
送波信号LOinのフィルタ、23はフィルタ22と FETとのイ
ンピーダンス整合回路である。
効果トランジスタ、IFout は周波数変換された中間周波
数の出力信号、-VG はゲートG への負極性の直流バイア
ス電圧、LOinは入力の局部搬送波信号、11は入力の高周
波信号と FETとのインピーダンス整合回路、12は FETの
ゲートG への直流バイアス-VG に対する高周波のチョー
ク、21は出力信号IFout のフィルタ、22は入力の局部搬
送波信号LOinのフィルタ、23はフィルタ22と FETとのイ
ンピーダンス整合回路である。
Claims (1)
- 【請求項１】 ソース(S) が接地された電界効果トラン
ジスタ(FET)のゲート(G)に、入力の信号(RFin)のインピ
ーダンス整合回路(11)を通した無線信号と共に直流バイ
アス電圧(-VG ）を印加し、ドレイン(D)には、中間周波
数の信号(IF)に変換する為の局部搬送波(LOin)をフィル
タ(22)とインピーダンス整合回路(23)とを通して入力し
該局部搬送波が整流されて該ドレイン(D)から接地され
たソース( S)へ自己整流電流が流れる様に該トランジス
タ(FET)をドレイン電流(Id ) の非飽和領域で動作させ、
該トランジスタ(FET)の静特性のバラツキに対しては、
該バラツキで変化するドレイン電流(Id) に含まれる中
間周波数成分(IdIF )を定めるゲートのビルトイン電圧
(VB ) とドレイン(D)の直流バイアス電圧(+VD )と該ゲ
ート(G)の直流バイアス電圧(-VG )との和(VB +VD -VG )
を、該ゲート(G)の直流バイアス電圧(-V G )を変える
事で、変化させることにより対応するようにしたことを
特徴とするマイクロ波ミクサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18053893A JPH0738456A (ja) | 1993-07-22 | 1993-07-22 | マイクロ波ミクサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18053893A JPH0738456A (ja) | 1993-07-22 | 1993-07-22 | マイクロ波ミクサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738456A true JPH0738456A (ja) | 1995-02-07 |
Family
ID=16085023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18053893A Withdrawn JPH0738456A (ja) | 1993-07-22 | 1993-07-22 | マイクロ波ミクサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110401362A (zh) * | 2019-06-28 | 2019-11-01 | 中通服咨询设计研究院有限公司 | 一种l波段双频大功率整流电路 |
-
1993
- 1993-07-22 JP JP18053893A patent/JPH0738456A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110401362A (zh) * | 2019-06-28 | 2019-11-01 | 中通服咨询设计研究院有限公司 | 一种l波段双频大功率整流电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6212369B1 (en) | Merged variable gain mixers | |
| US5768700A (en) | High conversion gain CMOS mixer | |
| US20020111152A1 (en) | Low noise mixer circuit with improved gain | |
| US6989705B2 (en) | High linearity passive mixer and associated LO buffer | |
| US5027163A (en) | High level wide band RF mixer | |
| JPH01194705A (ja) | 信号ミクサ装置 | |
| US7187909B2 (en) | Current mode transmitter | |
| US4912520A (en) | Mixer circuit for use in a tuner of a television set or the like | |
| US20130027017A1 (en) | Voltage to current converting circuit | |
| US4727597A (en) | Mixer arrangement | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| US6278872B1 (en) | Frequency converter with improved linearity | |
| US6388501B2 (en) | MOSFET mixer for low supply voltage | |
| JPH07254821A (ja) | 周波数変換器 | |
| JPH0738456A (ja) | マイクロ波ミクサ回路 | |
| KR101085698B1 (ko) | 주파수 혼합 장치 | |
| US6812770B2 (en) | Mixer with exponentially variable gain | |
| US7652509B2 (en) | Differential input and output transconductance circuit | |
| KR100358358B1 (ko) | 고 대역통과 특성에 의해 디씨 오프셋 특성을 개선한주파수 혼합기 회로 | |
| JPH0586684B2 (ja) | ||
| KR100281065B1 (ko) | 캐스코드방식의주파수혼합기 | |
| KR101034125B1 (ko) | 수동 혼합기 | |
| US8340620B2 (en) | Frequency converting circuit and receiver | |
| KR20010069649A (ko) | 싱글 발란스드 구조 상향 주파수 혼합기 | |
| KR100390544B1 (ko) | 디씨 오프셋 및 선형성이 향상된 하모닉 믹서 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |