JPH073943B2 - Overcurrent protection circuit - Google Patents
Overcurrent protection circuitInfo
- Publication number
- JPH073943B2 JPH073943B2 JP61168640A JP16864086A JPH073943B2 JP H073943 B2 JPH073943 B2 JP H073943B2 JP 61168640 A JP61168640 A JP 61168640A JP 16864086 A JP16864086 A JP 16864086A JP H073943 B2 JPH073943 B2 JP H073943B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- capacitor
- output transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 13
- 230000005856 abnormality Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は過電流保護回路に関し、特に大電流を出力する
集積回路の過電流保護回路に関する。The present invention relates to an overcurrent protection circuit, and more particularly to an overcurrent protection circuit for an integrated circuit that outputs a large current.
従来この種の過電流保護回路は、出力トランジスタの出
力電流を検出していて異常と判断すると出力トランジス
タをオフさせる様になっている。Conventionally, this kind of overcurrent protection circuit detects the output current of the output transistor and turns off the output transistor when it determines that there is an abnormality.
第4図に従来回路の一例を示す。FIG. 4 shows an example of a conventional circuit.
第4図に示す従来回路において、1は入力回路、3は出
力トランジスタQ1を駆動するドライバー回路、4は出力
トランジスタQ1の出力電流を検出しその値に比例した電
流あるいは電圧を出力する電流検出回路、5は電流検出
回路4の出力によってハイ・ロウの信号を出す制御回
路、2は入力回路1の出力と制御回路5の出力の論理和
を出力する論理回路である。ここで制御回路5は、出力
トランジスタQ1の出力電流がある電流値Is以上となった
時にその出力レベルが反転し、出力トランジスタQ1をオ
フさせる信号が出る様に構成されている。In the conventional circuit shown in FIG. 4, 1 is an input circuit, 3 is a driver circuit that drives the output transistor Q 1 , and 4 is a current that detects the output current of the output transistor Q 1 and outputs a current or voltage proportional to the value. The detection circuit 5 is a control circuit that outputs a high / low signal according to the output of the current detection circuit 4, and 2 is a logic circuit that outputs the logical sum of the output of the input circuit 1 and the output of the control circuit 5. Here, the control circuit 5 is configured such that when the output current of the output transistor Q 1 exceeds a certain current value Is, its output level is inverted and a signal for turning off the output transistor Q 1 is output.
また端子Aは入力端子、端子Bは電源端子、端子Cは出
力端子、RLは負荷である。Further, terminal A is an input terminal, terminal B is a power supply terminal, terminal C is an output terminal, and RL is a load.
かかる構成において、負荷に異常(たとえば負荷が小さ
くなったり負荷ショート)が生じて出力電流がIaより大
きくなると、制御回路5より出力トランジスタQ1をオフ
させる信号が出て、出力トランジスタQ1はオフする。In such a configuration, the output current fault in the load (e.g. load becomes or load shorting reduced) is generated is larger than Ia, out signal for turning off the output transistor Q 1 from the control circuit 5, the output transistor Q 1 is turned off To do.
このため出力電流は減少し、Isより小さくなると制御回
路5から出力トランジスタQ1をオンさせる信号が出るた
めに、再び出力トランジスタQ1はオンする。そうすると
再び出力電流は増加し、結果的に上記の動作が繰り返さ
れる。この状態は負荷の異常が解除されるまで継続す
る。Therefore, the output current decreases, and when it becomes smaller than Is, the control circuit 5 outputs a signal for turning on the output transistor Q 1 , so that the output transistor Q 1 is turned on again. Then, the output current increases again, and as a result, the above operation is repeated. This state continues until the load abnormality is removed.
上述の繰り返しの周期及び出力トランジスタQ1のオン時
間・オフ時間は系の遅れやループゲインで決まり、任意
の値に設定することはできない。したがってオン時間の
長さ及びオン時間/オフ時間の値によっては出力トラン
ジスタが破壊する場合がある。The above-mentioned repetition cycle and the on / off time of the output transistor Q 1 are determined by the system delay and loop gain, and cannot be set to arbitrary values. Therefore, the output transistor may be damaged depending on the length of on-time and the value of on-time / off-time.
また、過電流保護回路の制御回路として、ヒステリシス
特性を有する比較回路と、抵抗およびコンデンサとを備
え、コンデンサの充放電時間により、出力トランジスタ
の導通期間と遮断期間とを設定する回路が提案されてい
る(特開昭57−210727号公報)。Further, as a control circuit of an overcurrent protection circuit, there has been proposed a circuit that includes a comparison circuit having a hysteresis characteristic, a resistor and a capacitor, and sets a conduction period and a cutoff period of an output transistor according to a charging / discharging time of the capacitor. (JP-A-57-210727).
しかし、この回路では、出力トランジスタに流れる電流
のゆらぎや振動がある場合に、上記比較回路が敏感に感
応して出力トランジスタの接断を行って誤動作を生ずる
おそれがあった。However, in this circuit, if there is fluctuation or oscillation of the current flowing through the output transistor, the comparator circuit may be sensitive to the connection and disconnection of the output transistor to cause a malfunction.
本発明は、このような出力電流のゆらぎや振動に対して
も誤動作を生ずることのない過電流保護回路を提供する
ことを目的とする。An object of the present invention is to provide an overcurrent protection circuit that does not cause a malfunction even with such fluctuations and vibrations of the output current.
本発明の過電流保護回路は、出力トランジスタに流れる
出力電流を検出する電流検出回路と、この電流検出回路
の検出電流が所定の値を越えたことを検出して、前記出
力トランジスタを断に制御する制御回路とを備えた過電
流保護回路において、前記制御回路は、前記電流検出回
路の検出電流が第一の所定値を越えたときに第二の出力
に反転し、この第一の所定値より低い第二の所定値以下
になったときに第一の出力になるシュミット回路と、こ
のシュミット回路の前記第二の出力によって一定の電流
を流し出すように制御される第一の定電流回路と、この
第一の定電流回路の出力端子に接続されたコンデンサ
と、このコンデンサに並列に接続されて前記シュミット
回路の前記第一の出力で一定の電流を吸い込むように制
御される第二の定電流回路と、ヒステリシスを持ち前記
コンデンサの端子電圧と基準電圧とを比較して前記出力
トランジスタのオン時間およびオフ時間の制御信号を出
力する比較回路とを備えたことを特徴とする。The overcurrent protection circuit of the present invention detects a current detection circuit for detecting an output current flowing through an output transistor, detects that the detection current of the current detection circuit exceeds a predetermined value, and controls the output transistor to be disconnected. In the overcurrent protection circuit including a control circuit for controlling the current, the control circuit inverts to a second output when the detection current of the current detection circuit exceeds a first predetermined value, and the first predetermined value A Schmitt circuit that becomes a first output when it becomes a lower second predetermined value or less, and a first constant current circuit that is controlled by the second output of the Schmitt circuit so as to flow out a constant current. And a capacitor connected to the output terminal of the first constant current circuit, and a second capacitor connected in parallel to the capacitor and controlled to sink a constant current at the first output of the Schmitt circuit. Constant current Characterized by comprising a circuit, a comparison circuit for comparing the terminal voltage and the reference voltage of the capacitor has a hysteresis outputs a control signal for the on-time and off-time of the output transistor.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示すものであり、第 図と
同じ番号、記号は同一のものを示す。第1図において、
6は電流検出回路4の出力によりハイ・ロウの信号を出
すシュミット回路、7はシュミット回路6の出力によっ
て一定の電流を流し出す様に制御される定電流回路、8
はシュミット回路6の出力によって一定の電流を吸い込
む様に制御される定電流回路、9は充放電用のコンデン
サ、10はヒステリシスを持つ比較回路でコンデンサ9の
端子電圧としきい値を比較する。ここでシュミット回路
6は出力電流のゆらぎや振動に対して誤動作しない様に
設けられており、出力電流に換算してIS1,IS2(ただしI
S1>IS2)のしきい値を持っている。一方定電流回路7
及び8は、出力電流がIS2以下の時に7がオフで8がオ
ンであり、出力電流がIS1の時の時に7がオンで8がオ
フとなる様に構成されている。また比較回路10のしきい
値は、VTH(H),VTH(L)(ただしVTH(H)>V
TH(L))に設定されている。FIG. 1 shows an embodiment of the present invention, and the same numbers and symbols as in FIG. In FIG.
6 is a Schmitt circuit that outputs a high / low signal according to the output of the current detection circuit 4, 7 is a constant current circuit that is controlled by the output of the Schmitt circuit 6 to flow out a constant current, 8
Is a constant current circuit controlled to absorb a constant current by the output of the Schmitt circuit 6, 9 is a capacitor for charging / discharging, and 10 is a comparator circuit having hysteresis to compare the terminal voltage of the capacitor 9 with a threshold value. Here, the Schmitt circuit 6 is provided so as not to malfunction due to fluctuations and vibrations of the output current, and I S1 and I S2 (where I
S1 > I S2 ). On the other hand, constant current circuit 7
7 and 8 are configured so that 7 is off and 8 is on when the output current is I S2 or less, and 7 is on and 8 is off when the output current is I s1 . The threshold value of the comparison circuit 10 is V TH (H) , V TH (L) (where V TH (H) > V
TH (L) ).
図1の実施例における各部のタイミングチャートを第2
図に示す。出力電流が正常な時、即ち出力電流がIS1以
下の時(to以前)、定電流回路7がオフ、定電流回路8
がオンであるからコンデンサ9の端子電圧は接地電位と
なり、比較回路10の出力からは出力トランジスタQ1をオ
ンさせる信号が出ている。次にtoにおいて負荷に異常が
生じて出力電流がIS1以上となると、シュミット回路6
の出力が反転して定電流回路7がオン、8がオフとな
る。したがってコンデンサ9への充電が開始されてコン
デンサ9の端子電圧は上昇を始め、時間t1において比較
回路10のしきい値VTH(H)に達する。すると比較回路
10の出力は反転し、出力トランジスタQ1をオフさせる信
号を出す。このために出力トランジスタQ1がオフして出
力電流は減少し、IS2より小さくなるとシュミット回路
6の出力が反転して定電流回路7がオフ、8がオンとな
る。したがってコンデンサ9は放電を開始し、コンデン
サ9の端子電圧を下げ始め時間t2において比較回路10の
しきい値VTH(L)に達する。すると比較回路10の出力
は再び反転し、出力トランジスタQ1をオンさせる信号を
出す。このために出力トランジスタQ1がオンして出力電
流は増加する。この時出力電流がIS1より大きいと、シ
ュミット回路6の出力は再び反転して定電流回路7がオ
ン、8がオフとなり、コンデンサ9の端子電圧は上昇を
始め時間t3においてVTH(H)に達する。するとt1にお
ける動作と同様に出力トランジスタQ1はオフし、コンデ
ンサ9の端子電圧は減少して時間t4においてVTH(L)
に達し、比較回路10の出力は反転して出力トランジスタ
Q1をオンさせる信号を出す。このために出力トランジス
タQ1がオンして出力電流は再び増加する。これらの一連
の動作は負荷に異常がある限り継続される。しかし図2
のt5に示す様に出力電流がIS1まで達しない場合、すな
わち負荷の異常がなくなった場合には、定電流回路7が
オフ、8がオンのままであるためコンデンサ9の端子電
圧は接地電位まで減少し、出力トランジスタQ1は入力信
号に応じて動作する様になる。The second timing chart of each part in the embodiment of FIG.
Shown in the figure. When the output current is normal, that is, when the output current is I S1 or less (before to), the constant current circuit 7 is turned off, and the constant current circuit 8
Is on, the terminal voltage of the capacitor 9 becomes the ground potential, and the output of the comparison circuit 10 outputs a signal for turning on the output transistor Q 1 . Next, when an abnormality occurs in the load at to and the output current exceeds I S1 , the Schmitt circuit 6
Output is inverted, the constant current circuit 7 is turned on, and 8 is turned off. Therefore, the charging of the capacitor 9 is started, the terminal voltage of the capacitor 9 starts to rise, and reaches the threshold value V TH (H) of the comparison circuit 10 at time t 1 . Then the comparison circuit
The output of 10 is inverted, providing a signal that turns off output transistor Q 1 . Therefore, the output transistor Q 1 is turned off and the output current is reduced. When the output current is smaller than I S2 , the output of the Schmitt circuit 6 is inverted and the constant current circuit 7 is turned off and 8 is turned on. Therefore, the capacitor 9 starts discharging, and starts decreasing the terminal voltage of the capacitor 9 and reaches the threshold value V TH (L) of the comparison circuit 10 at time t 2 . Then, the output of the comparison circuit 10 is inverted again, and a signal for turning on the output transistor Q 1 is output. Therefore, the output transistor Q 1 turns on and the output current increases. And this time the output current is greater than I S1, the output constant current circuit 7 inverts again is on the Schmitt circuit 6, 8 is turned off, V TH in the terminal voltage starts to rise time t 3 of the capacitor 9 (H ) Is reached. Then, similarly to the operation at t 1 , the output transistor Q 1 is turned off, the terminal voltage of the capacitor 9 decreases, and V TH (L) at time t 4 .
The output of the comparison circuit 10 is inverted and the output transistor
Send a signal to turn on Q 1 . This causes the output transistor Q 1 to turn on and the output current to increase again. These series of operations are continued as long as the load is abnormal. But Figure 2
When the output current does not reach I S1 as indicated by t 5 in FIG. 5 , that is, when the load abnormality disappears, the terminal voltage of the capacitor 9 is grounded because the constant current circuit 7 remains off and 8 remains on. The potential is reduced to the potential, and the output transistor Q 1 becomes responsive to the input signal.
ここで時間(t2−t1)及び(t3−t2)をそれぞれオフ時
間TOFF,オン時間TONと呼ぶ。これらのオン時間及びオフ
時間は、定電流回路7,8の電流値とコデンサ9の容量値
及び比較回路10のしきい値VTH(H),VTH(L)により
任意に設定できる。Here, the times (t 2 −t 1 ) and (t 3 −t 2 ) are called off time T OFF and on time T ON , respectively. These on time and off time can be arbitrarily set by the current values of the constant current circuits 7 and 8, the capacitance value of the capacitor 9 and the threshold values V TH (H) and V TH (L) of the comparison circuit 10.
しかしオン時間は出力トランジスタQ1の安全動作領域よ
り出力電流の異常値を考慮して設定する必要があり、本
実施例の様に約7Aの出力電流が流れる場合は100μs程
度にしなければならない。一方オフ時間は出力トランジ
スタQ1の消費電力を抑える様にオン時間/オフ時間より
決めなければならない。また回路上の面からは、集積回
路におけるコンデンサ9の容量値や定電流回路7及び8
の設定値の実現性の問題と、比較回路のしきい値V
TH(H),VTH(L)により制約を受ける。However, it is necessary to set the on-time in consideration of the abnormal value of the output current from the safe operation area of the output transistor Q 1 , and when the output current of about 7 A flows like this embodiment, it must be set to about 100 μs. On the other hand, the off-time must be determined from the on-time / off-time so as to suppress the power consumption of the output transistor Q 1 . From the aspect of the circuit, the capacitance value of the capacitor 9 in the integrated circuit and the constant current circuits 7 and 8
And the threshold value V of the comparison circuit
Limited by TH (H) and V TH (L) .
以上より本実施例では、コンデンサ9の容量値C1=60
pF,定電流回路7の設定値I7=1.8μA,定電流回路8の設
定値I8=0.3μA,VTH(H)=3.0v,VTH(L)=1.0vであ
り、オン時間TON及びオフ時間TOFFは の関係よりTON≒70μs,TOFF≒400μsに設定している。
これにより消費電力は、従来例でオン時間=オフ時間と
した時の消費電力に対して約30%に減少する。From the above, in the present embodiment, the capacitance value C 1 = 60 of the capacitor 9
p F , set value of constant current circuit 7 I 7 = 1.8 μA, set value of constant current circuit 8 I 8 = 0.3 μA, V TH (H) = 3.0 v, V TH (L) = 1.0 v Time T ON and off time T OFF are Therefore, T ON ≈ 70 μs and T OFF ≈ 400 μs are set.
As a result, the power consumption is reduced to about 30% of the power consumption when the on time is equal to the off time in the conventional example.
次に第3図に本発明の別の実施例を示す。第1図と同じ
番号、記号は同一のものを示す。第3図において点線内
の4は電流検出回路であり、抵抗R1,R2,R3,ダイオードD
1,トランジスタQ2,及び定電流源I1により構成されてい
る。電源端子Bと出力トランジスタQ1の間に設けた抵抗
R1によって出力電流を検出し、そのR1の両端電圧に比例
した電圧を抵抗R3の両端に発生させている。Next, FIG. 3 shows another embodiment of the present invention. The same numbers and symbols as in FIG. 1 indicate the same. In FIG. 3, 4 in a dotted line is a current detection circuit, which includes resistors R 1 , R 2 , R 3 and a diode D.
1 , a transistor Q 2 , and a constant current source I 1 . Resistor provided between power supply terminal B and output transistor Q 1
Detecting an output current by R 1, and generates a voltage proportional to the voltage across the R 1 across the resistor R 3.
第3図に示す回路の動作は、第1図の実施例で説明した
動作と全く同じである。The operation of the circuit shown in FIG. 3 is exactly the same as the operation described in the embodiment of FIG.
以上説明したように、本発明の過電流保護回路では、出
力トランジスタのオン時間及びオフ時間を決める時定数
回路の動作を出力トランジスタに流れる電流に対してヒ
ステリシスを有するシュミット回路で制御しているた
め、頻繁にコンデンサの充放電が生ずることを防止し、
誤動作が生ずることを防止することができる効果があ
る。As described above, in the overcurrent protection circuit of the present invention, the operation of the time constant circuit that determines the on-time and off-time of the output transistor is controlled by the Schmitt circuit having hysteresis with respect to the current flowing through the output transistor. , Prevent frequent charge and discharge of the capacitor,
There is an effect that it is possible to prevent a malfunction.
第1図は本発明の一実施例を示す回路図、第2図は第1
図の回路における各部のタイミングチャート図、第3図
は本発明の別の実施例を示す回路図である。第4図は従
来例を示す図である。 1……入力回路、2……論理回路、3……ドライバー回
路、4……電流検出回路、5……制御回路、6……シュ
ミット回路、7……定電流回路、8……定電流回路、9
……コンデンサ、10……比較回路、Q1〜Q2……トランジ
スタ、D1……ダイオード、R1〜R3……抵抗、RL……負
荷、I1……定電流源、A……入力端子、B……電源端
子、C……出力端子。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
FIG. 3 is a timing chart of each part in the circuit shown in FIG. 3, and FIG. 3 is a circuit diagram showing another embodiment of the present invention. FIG. 4 is a diagram showing a conventional example. 1 ... Input circuit, 2 ... Logic circuit, 3 ... Driver circuit, 4 ... Current detection circuit, 5 ... Control circuit, 6 ... Schmidt circuit, 7 ... Constant current circuit, 8 ... Constant current circuit , 9
...... Capacitor, 10 …… Comparison circuit, Q 1 to Q 2 …… Transistor, D 1 …… Diode, R 1 to R 3 …… Resistance, RL …… Load, I 1 …… Constant current source, A… … Input terminal, B… power supply terminal, C… output terminal.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−210727(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-57-210727 (JP, A)
Claims (1)
する電流検出回路と、この回路からの検出出力が前記出
力電流が第1の所定値を越えたことを示すことに応答し
て第1の出力を発生し、前記検出出力が前記出力電流が
前記第1の所定値よりも低い第2の所定値以下であるこ
とを示すことに応答して第2の出力を発生するシュミッ
ト回路と、コンデンサと、前記シュミット回路の前記第
1の出力により活性化されて前記コンデンサを充電する
第1の電流回路と、前記シュミット回路の前記第2の出
力により活性化されて前記コンデンサを放電する第2の
電流回路と、第1の閾値およびこの閾値よりも低い第2
の閾値を有し前記コンデンサの両端間電圧が前記第1の
閾値を越えたときに前記出力トランジスタを遮断せしめ
前記両端間電圧が前記第2の閾値以下になると前記出力
トランジスタを導通せしめる駆動信号を前記出力トラン
ジスタに供給する比較回路とを備える過電流保護回路。1. A current detection circuit for detecting an output current flowing through an output transistor, and a first output in response to a detection output from the circuit indicating that the output current exceeds a first predetermined value. A Schmitt circuit for generating a second output in response to the detection output indicating that the output current is less than or equal to a second predetermined value that is lower than the first predetermined value. A first current circuit activated by the first output of the Schmitt circuit to charge the capacitor, and a second current activated by the second output of the Schmitt circuit to discharge the capacitor. A circuit and a first threshold and a second threshold below this threshold
A drive signal for shutting off the output transistor when the voltage across the capacitor exceeds the first threshold and for turning on the output transistor when the voltage across the capacitor becomes equal to or lower than the second threshold. An overcurrent protection circuit comprising: a comparison circuit that supplies the output transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168640A JPH073943B2 (en) | 1986-07-16 | 1986-07-16 | Overcurrent protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168640A JPH073943B2 (en) | 1986-07-16 | 1986-07-16 | Overcurrent protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324716A JPS6324716A (en) | 1988-02-02 |
| JPH073943B2 true JPH073943B2 (en) | 1995-01-18 |
Family
ID=15871786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168640A Expired - Lifetime JPH073943B2 (en) | 1986-07-16 | 1986-07-16 | Overcurrent protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073943B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418551Y2 (en) * | 1989-02-07 | 1992-04-24 | ||
| JP2003008416A (en) * | 2001-06-20 | 2003-01-10 | Sanken Electric Co Ltd | Power element protection circuit |
| CN116015265A (en) * | 2022-11-29 | 2023-04-25 | 天津怡和嘉业医疗科技有限公司 | A control circuit and ventilation therapy equipment |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3121754C1 (en) * | 1981-06-01 | 1982-12-09 | Siemens AG, 1000 Berlin und 8000 München | Circuit breaker with a field effect transistor |
-
1986
- 1986-07-16 JP JP61168640A patent/JPH073943B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6324716A (en) | 1988-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4682278A (en) | Procedure and device for detecting the non-conducting state of turn-off thyristors | |
| US4951171A (en) | Power supply monitoring circuitry for computer system | |
| TWI407657B (en) | Over current protection circuit | |
| JPH0452916A (en) | Semiconductor integrated circuit device | |
| CN114667681A (en) | Gate drive circuit | |
| JP2002084173A (en) | Power semiconductor device and overcurrent protection circuit | |
| JPH073943B2 (en) | Overcurrent protection circuit | |
| CN115173365B (en) | Control method of overvoltage protection device and overvoltage protection device | |
| CN216052961U (en) | Power-down time sequence control circuit | |
| JPH0632186A (en) | On-vehicle power source control device | |
| JPH09149631A (en) | Power supply apparatus | |
| KR19990072223A (en) | Reset Circuit Ensures Proper Reset on Dropping Supplies | |
| US20250219393A1 (en) | Time sequence protection circuit, electronic device and method for controlling controlled circuit | |
| JPH066627Y2 (en) | Malfunction prevention circuit for momentary power failure of the sensor | |
| JP2571589Y2 (en) | Watchdog detection control circuit | |
| JPH0592824U (en) | Overcurrent detection circuit | |
| JPH0625073Y2 (en) | 2-wire signal transmitter | |
| US20250300654A1 (en) | Smart electronic switch | |
| JPH0143650Y2 (en) | ||
| JP2892208B2 (en) | Memory backup circuit | |
| JPH07234799A (en) | Latch-up protection circuit | |
| JPH0311745Y2 (en) | ||
| EP1710661A1 (en) | Monitoring circuit | |
| JPH0746901B2 (en) | Low voltage detection circuit | |
| JP3069182B2 (en) | Detection switch |